高压设备中的静电放电保护的制作方法

文档序号:6857281阅读:221来源:国知局
专利名称:高压设备中的静电放电保护的制作方法
技术领域
本发明总的涉及静电放电(ESD)保护。更特别地,本发明为高压集成电路(IC)提供ESD保护。
背景技术
在具有较高电压容差的高压IC中,通常很难提供ESD保护。高压器件的击穿电压必须比高压IC的工作电压高。ESD保护必须提供比高压IC的工作电压高、比高压器件的击穿电压低的ESD触发电压。高压IC的工作电压通常接近高压器件的击穿电压,从而使得ESD触发电压的容许范围很窄,且很难达到。
常规的IC器件,例如金属氧化物半导体(MOS)、场效应晶体管(MOSFET)和双极结晶体管(BJT),不具有高压IC的所需的电压容差。因此高压器件通常都采用替换技术。这些替换的高压器件可包括横向扩散MOS(LDMOS)晶体管、横向绝缘栅双极晶体管(LIGBT)和其它器件。虽然这些高压器件被设计成能够耐受高压,但是它们不适于用作ESD放电器件。常规的器件不能用来提供ESD保护,因为其工作电压经常超过该常规器件的击穿电压。
硅控整流器(SCR)结构通常用来为高压IC提供ESD保护。SCR器件的缺点在于它的开启(turn on)时间相对较慢。SCR器件的另一个缺点在于它的触发机制。SCR器件的触发由pn结击穿所产生的基体电流引发。但是,这种pn结也被设计成有较高的击穿电压,以用在高压设备中。因此,很难设计出带有能够满足这些相互冲突的设计目标的pn结的SCR器件。当使用低阻基片时,SRC构件的性能将更加有损高压IC的正常使用。
用来制造高压IC的处理步骤也使其它常用的ESD保护技术失效。例如,阶跃恢复MOS器件只能提供很有限的ESD保护,因为在许多制造处理中,它们理想的寄生双极晶体管特性被有意减弱。基于MOS的ESD保护器件遭受特有的高临界电压和高压MOS的通道阻抗,这导致过多的布局开销(layoutoverhead)。基于二极管的ESD保护器件遭受高压处理技术中固有的寄生串联电阻,这也导致过多的布局开销。在高压ESD保护设计中的另一障碍是在ESD保护电路中组装耐高压的电阻和电容。

发明内容
因此,本发明通过充分排除相关技术中的一个或多个缺点,提供用于高压IC的ESD保护。
在本发明的一个方面,提供了一种ESD器件,包括连接到第一触点上的低掺杂阱,和连接到第二触点上的扩散区。低掺杂阱和扩散区之间的基体与第二触点相连。所述基体的掺杂物极性与低掺杂阱和扩散区的掺杂物极性相反。低掺杂阱和扩散区之间的距离决定了ESD器件的触发电压。当向ESD设备施加反偏压时,低掺杂阱与基体之间形成损耗区。当反偏压促使损耗区与扩散区开始接触时,第一触点与第二触点之间形成电流放电路径。
在本发明的另一方面,提供了一种ESD器件,包括连接到第一触点上的低掺杂阱,以及连接到第二触点上的第一扩散区和连接到第三触点上的第二扩散区。所述ESD器件包括低掺杂阱和第一扩散区之间的基体。基体和第二扩散区的掺杂物极性与低掺杂阱和第一扩散区的掺杂物极性相反。低掺杂阱和第一扩散区之间的距离决定了ESD器件的触发电压。当向ESD器件施加反偏压时,低掺杂阱与基体之间形成损耗区。当反偏压促使损耗区与扩散区开始接触时,第一触点与第二触点之间形成电流放电路径。当向ESD器件施加正向偏压时,低掺杂阱与基体之间所形成的pn结被正向偏置。pn结被正向偏压完全偏置并提供正向偏置的ESD放电路径。
在本发明的另一个方面,提供了一种制造ESD器件的方法,所述ESD器件包括基体、位于基体内并连接到第一触点的低掺杂阱、以及位于基体内并连接到第二触点的扩散区。所述基体连接到第二触点,其掺杂物极性与低掺杂阱和扩散区的掺杂物极性相反。低掺杂阱和扩散区之间的距离决定了ESD器件的触发电压。
在本发明的另一方面,提供了一种制造ESD器件的方法,所述ESD器件包括基体、位于基体内并连接到第一触点的低掺杂阱。所述ESD器件还包括位于基体内并连接到第二触点的第一扩散区,以及位于基体内并连接到第三触点的第二扩散区。基体和第二扩散区的掺杂物极性与低掺杂阱和第一扩散区的掺杂物极性相反。低掺杂阱和第一扩散区之间的距离决定了ESD器件的触发电压。
根据本发明的一个方面,提供了一种静电放电(ESD)器件,包括基体;在基体上形成的低掺杂阱,它有第一触点;以及在基体上形成的扩散区,它有与基体相接触的第二触点;其中基体的掺杂物极性与低掺杂阱的掺杂物极性以及扩散区的掺杂物极性相反。
优选地,低掺杂阱和扩散区之间的距离决定了ESD器件的触发电压。
优选地,当向低掺杂阱和基体施加反偏压时,低掺杂阱与基体之间形成损耗区。
优选地,损耗区的宽度随着反偏电压的增长而增长。
优选地,当损耗区与扩散区开始接触时,第一触点与第二触点之间形成电流放电路径。
优选地,ESD器件的触发电压等于促使损耗区开始与扩散区接触的反偏电压。
优选地,相对于低掺杂阱的中心,低掺杂阱的周围的掺杂浓度更低。
优选地,所述扩散区是常规的掺杂阱。
优选地,所述扩散区是常规的低掺杂阱。
优选地,所述扩散区是常规的掺杂扩散区。
优选地,相对于扩散区的中心,扩散区的周围的掺杂浓度更低。
优选地,低掺杂阱和扩散区的掺杂物极性为n型,基体的掺杂物极性为p型。
优选地,低掺杂阱和扩散区的掺杂物极性为p型,基体的掺杂物极性为n型。
根据本发明的一个方面,提供了一种静电放电(ESD)器件,包括基体;在基体上形成的低掺杂阱,它有第一触点;在基体上形成的第一扩散区,它有第二触点;在基体上形成的第二扩散区,它有第三触点;其中基体和第二扩散区的掺杂物极性与低掺杂阱和第一扩散区的掺杂物极性相反。
优选地,低掺杂阱和第一扩散区之间的距离决定了ESD器件的触发电压。
优选地,第三触点位于第一触点和第二触点之间。
优选地,低掺杂阱和第一扩散区的掺杂物极性为n型,基体和第二扩散区的掺杂物极性为p型。
优选地,低掺杂阱和第一扩散区的掺杂物极性为p型,基体和第二扩散区的掺杂物极性为n型。
优选地,所述第二触点和所述第三触点通过导体连接。
根据本发明的一个方面,提供了一种制造ESD器件的方法,包括制造基体;在基体上制造与第一触点相连的低掺杂阱;以及在基体上制造与第二触点相连的扩散区;其中基体与第二触点相连,且其掺杂物极性与低掺杂阱的掺杂物极性以及扩散区的掺杂物极性相反。
优选地,低掺杂阱和扩散区之间的距离决定了ESD器件的触发电压。
根据本发明的一个方面,提供了一种制造ESD器件的方法,包括制造基体;在基体上制造与第一触点相连的低掺杂阱;以及在基体上制造与第二触点相连的第一扩散区;以及在基体上制造与第三触点相连的第二扩散区,其中基体和第二扩散区的掺杂物极性与低掺杂阱和第一扩散区的掺杂物极性相反。
优选地,低掺杂阱和第一扩散区之间的距离决定了ESD器件的触发电压。
优选地,该方法还包括在低掺杂阱和第一扩散区之间制造第二扩散区。
优选地,该方法还包括用导体将第二触点与第三触点相连。
将会在随后的描述中列出本发明的其它特征和优点,其中,部分将会从所述描述中得到,或者通过实施本发明而得到。在书面的描述及其权利要求、以及附图中指出的结构可以实现并得到本发明的优点。
将会理解,前面的总描述和以下的详细描述都具有代表性,用作说明的目的,并用来对本发明做进一步的阐释。


附图示出了本发明,并与描述一起进一步解释了本发明的原则,使本技术领域的人能够实施并使用本发明。
图1A示出了掺杂半导体器件,它带有常规的、低击穿电压的掺杂阱。
图1B示出了向图1A中所示的掺杂半导体器件施加反偏压时,掺杂半导体器件的特性。
图2A示出了掺杂半导体器件,它带有常规的、高击穿电压的掺杂阱。
图2B示出了向图2A中所示的掺杂半导体器件施加反偏压时,掺杂半导体器件的特性。
图3示出了本发明的ESD保护器件,它可为高压设备提供ESD保护。
图4示出了向图3中所示的ESD保护器件施加反偏压时,ESD保护器件的特性。
图5示出了在ESD情况下,图3所示的ESD保护器件的特性。
图6示出了本发明ESD保护器件的高压端和穿透端的典型布局。
图7示出了本发明ESD保护器件的高压端的、低掺杂阱的示例性掺杂剖面图。
图8A、8B和8C示出了本发明ESD保护器件的穿透端的、扩散区的典型掺杂剖面图。
图9A、9B和9C分别示出了图8A、8B和8C中所示的穿透端的各种变化。
图10示出了合并了图9A、9B和9C所示的附加基体偏置接触的ESD保护器件。
具体实施例方式
图1A和图1B示出了击穿电压较低的掺杂半导体器件100。如图1A所示,该掺杂半导体器件100包括常规的掺杂阱102和掺杂基体104。相对于掺杂基体104,常规的掺杂阱102的掺杂浓度较高,接面深度较浅。常规掺杂阱的浓度级别通常为1017/cm3。掺杂基体104也有相对较高的掺杂浓度。但是,施加在掺杂基体104上的掺杂物极性与施加在常规的掺杂阱102上的掺杂物极性相反。例如,如果常规掺杂阱102为p型材料,那么掺杂基体104为n型材料。或者,如果常规掺杂阱102为n型材料,那么掺杂基体104为p型材料。在每种掺杂情形下,常规掺杂阱102与掺杂基体104密切接触,从而形成了pn结。
图1A示出了没有向常规掺杂阱102和掺杂基体104施加偏压的掺杂半导体器件100。图1B示出了向常规的掺杂阱102和掺杂基体104施加反偏压时,掺杂半导体器件100的特性。当施加到常规掺杂阱102和掺杂基体104上的电压极性与常规掺杂阱102和掺杂基体104内各自的极性相反时,反偏压被施加到掺杂半导体器件100。当向掺杂半导体器件100施加反偏压时,常规掺杂阱102和掺杂基体104所形成的pn结被反向偏置。
如图1B所示,当向常规掺杂阱102和掺杂基体104施加反偏压时,常规掺杂阱102和掺杂基体104之间形成损耗区106。损耗区106是缺少活动载体的空间电荷区。常规掺杂阱102和掺杂基体104的掺杂浓度相对较高,这导致对一系列的反偏压来说,损耗区106的宽度相对较窄。损耗区106相对较窄的宽度导致掺杂半导体器件100的击穿电压较低。
图2A和图2B示出了击穿电压较高的掺杂半导体器件200。如图2A所示,掺杂半导体器件200包括常规的低掺杂阱202和低掺杂基体204。相对于低掺杂基体204,常规的低掺杂阱202的掺杂浓度相对较低,接面深度较深。常规低掺杂阱的浓度级别约为1016/cm3。低掺杂阱的接面深度较深,这为电流提供了大面积区域。低掺杂基体204也有相对较低的掺杂浓度。但是,施加在低掺杂基体204上的掺杂物极性与施加在常规的低掺杂阱202上的掺杂物极性相反。常规低掺杂阱202与低掺杂基体204密切接触,从而形成了pn结。
图2A示出了没有向常规低掺杂阱202和低掺杂基体204施加偏压的掺杂半导体器件200。图2B示出了向常规的低掺杂阱202和低掺杂基体204施加反偏压时,掺杂半导体器件200的特性。如图2B所示,常规低掺杂阱202和低掺杂基体204之间形成损耗区206。常规低掺杂阱202和低掺杂基体204的掺杂浓度相对较低,这导致对一系列给定的反偏压来说,损耗区206的宽度比图1B所示的损耗区106的宽度更宽。损耗区206相对较宽的宽度导致掺杂半导体器件200的击穿电压较高。特别地,掺杂半导体器件200的击穿电压比掺杂半导体器件100的击穿电压高。
高压集成电路中的电子器件需具有较高的电压容差。高压集成电路中的电子器件的击穿电压必须比高压集成电路中的任何内部电路的工作电压高。掺杂半导体器件200通常用来构造高压器件,以用在高压集成电路中。常规低掺杂阱202的低掺杂物极性增加了掺杂半导体器件200的击穿电压,从而保证掺杂半导体器件200具有较高的电压容差。
高压集成电路还要求有合适的静电放电(ESD)保护。高压集成电路中的ESD保护器件的触发电压必须高于任何内部电路的工作电压,且低于任何内部电路的击穿电压。内部电路的工作电压通常被增加到接近子电路器件的击穿电压。因此,必须将ESD保护器件的ESD触发电压设置在最大工作电压和最小击穿电压之间的较窄范围内。掺杂半导体器件200通常不适合用作ESD保护器件,因为它在原理上被设计成高压器件。因此需要设计结合低掺杂阱的高压器件,其适于为高压集成电路提供ESD保护的用途。
图3示出了根据本发明、为高压设备提供ESD保护的ESD保护器件。ESD保护器件300可用在高压集成电路中。ESD保护器件提供了ESD触发电压,该电压高于高压集成电路中任何内部电路的工作电压,且低于任何内部电路的击穿电压。
如图3所示,ESD保护器件300包括低掺杂阱302。低掺杂阱302的掺杂浓度相对较低。也就是,低掺杂阱302的浓度级别约为1016/cm3。在本发明的另一方面,低掺杂阱302的最高浓度级别约为8×1016/cm3。低掺杂阱302与触点304相连。触点304是导体,用来将偏压施加到低掺杂阱302上。
还如图3所示,ESD保护器件300包括扩散区310。扩散区310整个或部分地包含掺杂物,其中这些掺杂物的极性与低掺杂阱302的极性相同。扩散区310的浓度级别大于低掺杂阱302的浓度级别。扩散区310与触点312相连。ESD保护器件300还包括基体308。基体308有相对较低的掺杂浓度。基体308内的掺杂物极性与低掺杂阱302和扩散区310的掺杂物极性相反。基体308也与触点312相连,因为触点312骑跨在基体308与扩散区310所形成的边界上。触点312是导体,用来将偏压施加到扩散区310和基体308上。
相对于基体308的深度,低掺杂阱302有较深的接面深度。触点304和触点312通常由金属制成。触点304和低掺杂阱302共同构成ESD保护器件300的高压端。触点312和扩散区310共同构成ESD保护器件300的穿透端。
图4示出了ESD保护器件300在高压集成电路中正常工作中的特性。在正常工作中,ESD保护器件300被施加较高的反偏压。当施加到高压端和穿透端的电压极性分别与低掺杂阱302和基体308内的掺杂物极性相反时,反偏压被施加到ESD保护器件300。当向ESD保护器件300施加反偏压时,低掺杂阱302和基体308紧密接触所形成的pn结被反向偏置。
如图4所示,当向低掺杂阱302和基体308施加反偏压时,低掺杂阱302和基体308之间形成损耗区316。损耗区316的宽度和大小随着施加到ESD保护器件300上的反偏压的增加而增加。因此损耗区316的宽度大小随着高压集成电路的工作电压的变化而变动。低掺杂阱302保证损耗区316的宽度可被扩大,从而为ESD保护器件300提供了高击穿电压,可承受高工作电压。
在正常工作中,触点312将相同的电势施加到基体308上和扩散区310上。因此在正常工作中,基体308和扩散区310紧密接触所形成的pn结不会被反向偏置。因此,当向ESD保护器件300施加反向偏压时,基体308和扩散区310之间不会形成损耗区。
图5示出了在高压集成电路中的ESD情况下、ESD保护器件300的特性。当施加到任何内部电路上的电压或电流超过预定的安全水平时,高压集成电路中就会发生ESD情形。在ESD情况下,ESD保护器件300通过在其高压端和穿透端之间提供ESD放电路径,从而提供保护。当施加到ESD保护器件300上的反偏压促使损耗区306到达或“穿透”至扩散区310时,即生成电流放电路径。促使损耗区到达扩散区310的反偏压的大小就是ESD保护器件300的ESD触发电压。因此,在触发电压,损耗区有效地从ESD保护器件300的高压端穿透至穿透端。
ESD保护器件300的触发电压由低掺杂阱302与扩散区310的距离来决定。低掺杂阱302与扩散区310之间的距离避免了触点304和触点312在正常工作中短路。也就是,低掺杂阱与扩散区310之间的距离足够大,从而在正常工作电压下可避免损耗区316到达扩散区310。
低掺杂阱302与扩散区310之间的距离也可防止ESD保护器件300的触发电压过高。也就是,低掺杂阱302与扩散区310之间的距离足够小能够使损耗区316到达扩散区310,而不要求反偏压超过高压集成电路内的电子元件的击穿电压。
总的来说,低掺杂阱302与扩散区310之间的距离提供了ESD触发电压,它高于高压集成电路的正常工作电压,低于高压集成电路内的电子元件的击穿电压。
低掺杂阱302具有高压集成电路所要求的较高电压容差,而常规的掺杂阱不能提供这种能力。另外,与常规的掺杂阱相比,低掺杂阱302的扩散能力更小。在高频设备和低信号失真设备中,低扩散能力正是所需的。
可以用常规的半导体制造方法来制造ESD保护器件300。基体308构成ESD保护器件300的底层。ESD保护器件300的中间层包括低掺杂阱302、基体308和扩散区310。低掺杂阱302位于基体308内。相对于基体308的深度,低掺杂阱302有较深的接面深度。添加到基体308上的杂质的极性与添加到低掺杂阱302上的杂质的极性相反。低掺杂阱302的掺杂物浓度较低,尤其在低掺杂阱302的周围。
扩散区310也位于基体308内。添加到扩散区310上的杂质的极性与添加到低掺杂阱302上的杂质的极性相同。低掺杂阱302和扩散区312被基体308分开。
ESD保护器件300的顶层包括触点304和触点312。触点304位于低掺杂阱302之上。触点312位于扩散区310和基体308之上。低掺杂阱302和触点304构成ESD保护器件300的高压端。扩散区310和基体308构成ESD保护器件300的穿透端。
低掺杂阱302与扩散区310之间的距离决定了ESD保护器件300的ESD触发电压。可根据基体308内使用的掺杂物类型,使用低掺杂阱302或扩散区310内的任一掺杂物类型来制造ESD保护器件300。例如,如果基体308是n型材料,低掺杂阱302和扩散区310可以是p型材料。或者,如果基体308是p型材料,低掺杂阱302和扩散区310可以是n型材料。
为了保护集成电路中的电子元件或电路,ESD保护器件300被配制成,将高压ESD从电子元件或电路的信号输入或电压输入传送到合适的放电节点或器件。特别地,ESD保护器件300的高压端与可能出现ESD情况的电子元件或电路的信号输入或电源输入相连。然后,ESD保护器件300的穿透端连接到放电节点或器件,以防止电子元件或电路的信号输入或电源输入发生ESD情况。
图6示出了根据本发明、提供ESD保护的ESD保护器件600的高压端和穿透端的典型布局。图6提供了ESD保护器件600的多个高压端和穿透端的布局俯视图。
如图6所示,触点604-1和604-2分别与低掺杂阱606-1和606-2相连。低掺杂阱606-1和606-2位于基体602内。触点604-1和604-2分别位于低掺杂阱606-1和606-2的水平边界上。触点608-1、608-2和608-3分别与扩散区610-1、610-2和610-3相连。触点608-1、608-2和608-3也与基体602相连。扩散区610-1、610-2和610-3位于基体602内。触点608-1、608-2和608-3分别延伸出扩散区610-1、610-2和610-3的水平边界之外。低掺杂阱606-1和606-2的浓度级别与图3所示的低掺杂阱302的浓度级别类似。扩散区610-1、610-2和610-3的浓度级别约为图3所示的扩散区310的浓度级别。
触点604-1和低掺杂阱606-1构成高压端。触点604-2和低掺杂阱606-2也构成高压端。触点608-1、608-2和608-3,结合它们各自的扩散区610-1、610-2和610-3,各形成穿透端。在ESD情况下,ESD保护器件600的高压端与穿透端之间生成ESD电流放电路径。
通过将图6所示的高压端和穿透端制造成长而薄的条状,改善ESD保护功效。在ESD情况下,在理想的距离内,高压端和穿透端的布局将高压端和穿透端之间的电流最大化。特别地,对于特定的ESD触发电压,低掺杂阱606-1和606-2的表面区域以及扩散区610-1、610-2和610-3的表面区域被最大化。当所施加的反向偏压触发了ESD情况时,沿着低掺杂阱606-1和606-2以及扩散区610-1、610-2和610-3的侧壁生成大电流放电路径。
低掺杂阱606-1和606-2的端部分别延伸到触点604-1和604-2的垂直边界之外。扩散区610-1、610-2和610-3的端部也分别延伸到触点608-1、608-2和608-3的边界之外。这种布局将低掺杂阱606-1和606-2以及扩散区610-1、610-2和610-3端部的传导作用最小化。反过来,ESD保护器件的高压端与穿透端之间形成的电流放电路径受边缘效应的影响更小,其中边缘效应可导致电流不均匀。
图7示出了根据本发明、提供ESD保护的ESD保护器件的高压端的、低掺杂阱的示例性掺杂剖面图。图7所示的低掺杂阱被分成3个掺杂区。掺杂区702位于掺杂阱的中央,并与触点704相连。掺杂区702有相对较高的掺杂物浓度。掺杂区708包围掺杂区702。掺杂区708的掺杂物浓度低于掺杂区702的掺杂物浓度。掺杂区710包围掺杂区708并由基体712构成边界。掺杂区710的掺杂物浓度低于掺杂区708的掺杂物浓度。
掺杂区702、708和710内连续降低的掺杂物浓度构成掺杂梯度。掺杂区702内的高掺杂物浓度使低掺杂阱702与触点704之间的接触电阻较低。
不论低掺杂阱的内部(也就是掺杂区702和708)的掺杂浓度如何,低掺杂阱的周围(也就是掺杂区710)掺杂浓度较低。如果低掺杂阱的周围保持较低的掺杂浓度,则可实现掺杂剖面而不是图7所示的示例性剖面。用来构成高压端的低掺杂阱的周围掺杂浓度较低,这保证低掺杂阱边界上的(也就是,掺杂区710与基体712之间的边界)pn结适用于高压设备。
在本发明的一个方面,掺杂区702是浓度级别大于7×1017/cm3的常规掺杂扩散区,掺杂区708是浓度级别约为1017/cm3的常规掺杂阱,掺杂区710是是浓度级别约为1016/cm3的低掺杂阱。在本发明的另一方面,掺杂区702的浓度级别小于或等于1×1020/cm3,掺杂区708的浓度级别介于5×1017/cm3与7×1017/cm3之间,掺杂区710的浓度级别小于或等于8×1016/cm3。
图8A、8B和8C示出了根据本发明、提供ESD保护的ESD器件的穿透端的、扩散区的典型掺杂剖面。根据本发明,提供ESD保护的ESD器件不要求第二端子的扩散区是低掺杂阱。另外,根据本发明,提供ESD保护的ESD器件不要求扩散区有较深的接面深度。因此,根据本发明,穿透端的扩散区的掺杂剖面与和接面深度可在较宽的范围内变化,以提供ESD保护。
图8A示出了穿透端,它有分成三个掺杂区的扩散区。掺杂区802位于扩散区的中心,与触点804相连。掺杂区802的掺杂浓度相对较高。掺杂区808包围掺杂区802。掺杂区808的掺杂浓度低于掺杂区802的掺杂浓度。掺杂区810包围掺杂区808并由基体812构成边界。掺杂区810的掺杂物浓度低于掺杂区808的掺杂物浓度。掺杂区802、808和810连续降低的掺杂物浓度构成掺杂梯度。触点804伸出扩散区的边界之外,也与基体812相连。掺杂区802内的高掺杂物浓度使扩散区与触点804之间的接触电阻较低。掺杂区802、808和810的浓度级别分别与图7所示的掺杂区702、708和710的浓度级别(和类型)相对应。
图8B示出了穿透端,它有包括常规掺杂阱的扩散区。图8B示出的扩散区有两个掺杂区。掺杂区814位于扩散区的中心,且与触点816相连。掺杂区814有相对较高的掺杂浓度。掺杂区818包围掺杂区814并由基体812构成边界。触点816伸出扩散区的边界之外,也与基体812相连。掺杂区814内的高掺杂物浓度使扩散区与触点816之间的接触电阻较低。掺杂区814可以是常规的掺杂扩散区,掺杂区818可以是常规的掺杂阱。
图8C示出了穿透端,它有扩散区,所述扩散区是常规的掺杂扩散区。图8C示出的扩散区有掺杂区820。掺杂区820位于扩散区的中心,且与触点822相连。触点822伸出扩散区的边界之外,也与基体812相连。
图8A、8B和8C表明,根据本发明,提供ESD保护的ESD器件的穿透端的扩散区可以是低掺杂阱(也就是,图8A)、常规掺杂阱(图8B)或常规的掺杂扩散区(也就是,图8C)。
图9A、9B和9C分别示出了图8A、8B和8C所示的穿透端可能的变化。图9A、9B和9C所示的每个穿透端均包括基体偏置触点904。基体偏置触点904与扩散区902相连。扩散区902位于基体812内。扩散区902内的掺杂物极性与基体812内的掺杂物极性相同。相对于基体812,扩散区902的掺杂浓度较高。扩散区902的高掺杂物浓度使基体偏置触点904与基体812之间的接触电阻较低,从而改善了基体812的偏置。
如图9A所示,基体偏置触点904通过导体906与触点908相连。导体906为基体偏置触点904提供偏置电压。触点908位于掺杂区802、808和810所形成的扩散区之上。触点908用来使掺杂区802、808和810所形成的扩散区偏置,而基体偏置触点904用来使扩散区902偏置。不必将触点908与基体812相连,因为基体偏置触点904用来使基体812偏置。
如图9B所示,触点910位于掺杂区814和818所形成的扩散区之上。类似地,图9C所示的触点912位于扩散区820之上。不必将触点910和912与基体812相连,因为基体偏置触点904用来使基体812偏置。通过为图9B和9C所示的穿透端添加扩散区902和基体偏置触点904,改善基体812的偏置。
图10示出了ESD保护器件1000,它结合了图9A、9B和9C所示的附加基体偏置触点。根据本发明,ESD保护器件1000为高压设备提供ESD保护。ESD保护器件1000包括低掺杂阱1002。低掺杂阱1002位于基体1006内。低掺杂阱1002与触点1004相连。低掺杂阱1002和触点1004共同构成ESD保护器件1000的高压端。
如图10进一步所示,ESD保护器件100包括扩散区1008。扩散区1008内的掺杂物极性与低掺杂阱1002内的掺杂物极性相同。扩散区1008位于基体1006内,且与触点1010相连。触点1010通过导体1012与触点1014相连。触点1014与扩散区1016相连。扩散区1016内的掺杂物极性与基体1006内的掺杂物的极性相同。但是,扩散区1016的掺杂物浓度比基体1016高。
扩散区1008和触点1010共同构成ESD保护器件1000的穿透端。扩散区1016内的高掺杂物浓度使基体1006的连接电阻较低。因此扩散区1016为偏置提供了改进的导电路径,该路径从ESD保护器件1000的穿透端至基体1006。
在正常工作中,ESD保护器件1000被反向偏置。当反向偏置电压超过ESD保护器件的1000的ESD触发电压时,ESD保护器件1000将会提供介于触点1004和触点1010之间的放电路径。ESD保护器件1000的这种特性提供了反向偏置的ESD放电保护。
ESD保护器件1000还提供了正向偏置放电保护。当施加到高压端和穿透端的电压被正向偏置时,低掺杂阱1002和基体1006之间形成正向偏置的pn结二极管。扩散区1016的掺杂物浓度较高,这改善了低掺杂阱1002和基体1006所形成的pn结的正向偏置。当ESD保护器件1000被正向偏置时,触点1004与触点1014之间形成放电路径。这样,ESD保护器件提供改进的正向偏置ESD放电保护。
结论虽然以上描述了本发明的各实施例,但是应该理解,它们用作示例而不是限制。本技术领域的人将会明白,可不脱离本发明的实质和范围做出各种形式和细节上的变化。因此,只应根据以下的权利要求及其等同条件来限定本发明。
权利要求
1.一种静电放电器件,其特征在于,包括基体;在所述基体上形成的低掺杂阱,其具有第一触点;以及在所述基体上形成的扩散区,其具有与所述基体相接触的第二触点;其中所述基体具有与低掺杂阱的掺杂物极性以及扩散区的掺杂物极性相反的掺杂物极性。
2.根据权利要求1所述的静电放电器件,其特征在于所述低掺杂阱和扩散区之间的距离决定了静电放电器件的触发电压。
3.根据权利要求2所述的静电放电器件,其特征在于当向所述低掺杂阱和基体施加反偏压时,所述低掺杂阱与基体之间形成损耗区。
4.根据权利要求3所述的静电放电器件,其特征在于所述损耗区的宽度随着反偏电压的增长而增长。
5.一种静电放电器件,其特征在于,包括基体;在所述基体上形成的低掺杂阱,其具有第一触点;在所述基体上形成的第一扩散区,其具有第二触点;在所述基体上形成的第二扩散区,其具有第三触点;其中所述基体和第二扩散区具有与所述低掺杂阱和第一扩散区的掺杂物极性相反的掺杂物极性。
6.根据权利要求5所述的静电放电器件,其特征在于所述低掺杂阱和第一扩散区之间的距离决定了静电放电器件的触发电压。
7.一种制造静电放电器件的方法,其特征在于,包括制造基体;在所述基体上制造与第一触点相连的低掺杂阱;以及在所述基体上制造与第二触点相连的扩散区;其中所述基体与第二触点相连,且其掺杂物极性与低掺杂阱的掺杂物极性以及扩散区的掺杂物极性相反。
8.根据权利要求7所述的方法,其特征在于所述低掺杂阱和扩散区之间的距离决定了静电放电器件的触发电压。
9.一种制造静电放电器件的方法,其特征在于,包括制造基体;在所述基体上制造与第一触点相连的低掺杂阱;以及在所述基体上制造与第二触点相连的第一扩散区;以及在所述基体上制造与第三触点相连的第二扩散区,其中所述基体和第二扩散区的掺杂物极性与低掺杂阱和第一扩散区的掺杂物极性相反。
10.根据权利要求9所述的方法,其特征在于所述低掺杂阱和第一扩散区之间的距离决定了静电放电器件的触发电压。
全文摘要
一种ESD器件,包括连接到第一触点上的低掺杂阱,和连接到第二触点上的扩散区。低掺杂阱和扩散区之间的基体的掺杂物极性与低掺杂阱和扩散区的掺杂物极性相反。低掺杂阱和扩散区之间的距离决定了ESD器件的触发电压。当向ESD设备施加反偏压时,低掺杂阱与基体之间形成损耗区。当反偏压促使损耗区与扩散区开始接触时,第一触点与第二触点之间形成电流放电路径。通过连接到第二触点上,基体被偏置。选择性地,掺杂物极性相同的附加扩散区连接到第三触点上,使基体偏置。
文档编号H01L23/60GK1819183SQ20051013178
公开日2006年8月16日 申请日期2005年12月13日 优先权日2004年12月13日
发明者艾格尼丝·N·伍 申请人:美国博通公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1