专利名称：比例型电流镜像电路的制作方法
技术领域：
本发明涉及集成电路领域，尤其涉及集成电路中的一种新型的比例型电流镜像电路。
背景技术：
在目前的电子消费领域，小巧、便携、手持、低功耗的电子产品越来越受欢迎，与之相对应的集成电路也朝着低功耗、小封装方向发展。要将采用小封装，集成电路面积必须足够小，方法有主要两种一)减小制造工艺特征线宽；二)采用新型电路结构，在达到电路设计要求的同时，减少所需器件数目。
为了控制电路静态功耗，在模拟集成电路设计中，偏置电路是非常重要的一部分，电流镜像(Current Mirror)电路是一种常用电路首先产生一个基准电流，再由镜像电路提供给电路的各个模块使用。常见的镜像电路结构有1)基本型镜像(Basic Current Mirror)电路；2)电阻比例型镜像(Resistor-Ratioed Curret Mirror)电路；3)面积比例型镜像(Area-Ratioed Current Mirror)电路；4)小电流镜像(Small Current Mirror)电路；5)威尔逊镜像(Wilson Current Mirror)电路；6)缓冲型镜像(Base Current Compensation Current Mirror)电路；7)横向PNP管镜像(LPNP Current Mirror)电路。
图1是一种常见的双极型电流镜像电路100。电流镜像电路100包括基准电流生成电路101和偏置电路102。基准电流生成电路101包括电阻器R0、R1，NPN管Q1、Q2、Q3、Q4，其中电阻器R0的一端连于晶体管Q5的发射极，电阻器R0的另一端连于NPN管Q3的集电极和基极；NPN管Q3的基极和集电极同时连于NPN管Q4的基极；NPN管Q3的发射极连于NPN管Q1的集电极和NPN管Q2的基极；NPN管Q1的基极连于NPN管Q2的集电极和NPN管Q4的发射极；NPN管Q4的集电极连于晶体管Q5的集电极和基极。基准电流生成电路101在NPN管Q4的集电极上输出基准电流Ib。
该基准电流可写为Ib=lnN*VTR1---(1)]]>其中VT＝kT/q，R1为电流取样电阻，N是NPN管Q2与Q4的面积比例，NPN管Q1与Q3为单元管，该基准电流与温度成正比。
基准电流生成电路101通过晶体管Q5的基极以及电阻器R0和晶体管Q5间的连接节点继续连接到偏置电路102中晶体管Q6和Q7的基极，晶体管Q6和Q7的发射极同时连于晶体管Q5的发射极。偏置电路102可以采用基本型或者面积比例型横向PNP镜像电路。这种电路在提供偏置电流与基准电流同样大小或者2-4倍电流时是足够的，但如果要求提供更大的电流甚至10-20倍基准电流大小的电流时，这种电路存在一个问题常规双极型工艺(BipolarTechnology)中LPNP管版图(Layout)设计时无法做多发射极LPNP管，这样需要面积版图很大，可能最终导致无法采用小封装。
当然，我们可以采用类似图2的电路200输出大的偏置电流。常规双极型工艺中NPN管版图设计时是可以做多发射极NPN管的。图2也包括基准电流生成电路101和偏置电路102，其连接方式与图1的相同。另外，图2相比图1增加了有关NPN管Q8和Q9以及LPNP管Q10和Q11的电路，其中晶体管Q6的集电极又连于NPN管Q8的集电极和基极，NPN管Q8的基极和集电极同时连于NPN管Q9的基极，NPN管Q8和Q9的发射极同时连于电阻器R1和晶体管Q1之间的节点；NPN管Q9的集电极又连到晶体管Q10的集电极和基极，晶体管Q10的集电极和基极同时连于晶体管Q11的基极，晶体管Q10和Q11的发射极同时连于晶体管Q5、Q6和Q7的发射极。所述NPN管Q9与Q8做成比例为所需比例M的比例管，Q10与Q11为单位面积的LPNP管，面积也不会很大。
其中晶体管Q7集电极上的电流Io1表示与基准电流同样大小或者2-4倍偏置电流，而晶体管Q11集电极上的电流Io2表示偏置电流为基准电流的5-20倍，甚至更高。
但这样做首先要考虑LPNP管的电流能力，如果LPNP管电流能力有限，那么Q10与Q11就不可以采用单位面积的LPNP管，而需要面积较大的LPNP管。这样不仅版图面积没有减小NPN管Q9面积很大，Q10与Q11面积较大，而且增加了不必要的静态电流I1+I2=1+MM*I2=1+MM*Io---(2)]]>导致电路功耗增大。
采用图2的电路可以有一种变通方式NPN管Q9与Q8做成比例M1，LPNP管Q11与Q10做成比例M2，总比例M＝M1*M2，这样NPN管Q9与LPNP管Q10的面积都可以减小，静态电流增加从Io减小到1+M1M1*M2*Io=1+M1M*Io。]]>但即使采用了变通方式，需要的版图面积还是比较大，而且静态电流增大比较明显。
因此，本实用新型提出了一种新型的比例型电流镜像电路。
实用新型内容本实用新型的目的是提供一种新型的比例型电流镜像电路，来减小整个器件的面积并减小输出电流和基准电流之间的误差。
根据本实用新型，提供一种比例型电流镜像电路，包括基准电流产生电路，产生一基准电流；第一PNP比例电路，连接到所述基准电流产生电路；NPN比例电路，连接到所述第一PNP比例电路和基准电流产生电路；第二PNP比例电路，连接到所述第一PNP比例电路和所述NPN比例电路；其中，所述第二PNP比例电路包括一电阻，以减小所述第二PNP比例电路的面积。
根据本实用新型的一实施例，所述基准电流生成电路包括第一电阻、第二电阻以及第一晶体管、第二晶体管、第三晶体管和第四晶体管，其中第一电阻的一端连于第五晶体管的发射极，第一电阻的另一端连于第三晶体管的集电极和基极，第三晶体管的基极和集电极同时连于第四晶体管的基极，第三晶体管的发射极连于第一晶体管的集电极和第二晶体管的基极，第一晶体管的基极连于第二晶体管的集电极和第四晶体管的发射极，第四晶体管的集电极连于第五晶体管的集电极和基极；所述第一PNP比例电路包括第六晶体管和第七晶体管，它们的基极连于第五晶体管的基极和集电极，它们的发射极同时连于第五晶体管的发射极；所述NPN比例电路包括第八晶体管和第九晶体管，第八晶体管的集电极和基极同时连于第六晶体管的集电极，第八晶体管的基极和集电极同时连于第九晶体管的基极，第八和第九晶体管和的发射极同时连于第二电阻器和第一晶体管之间的节点；以及；所述第二PNP比例电路包括第十晶体管和第十一晶体管，第十晶体管的集电极和基极连于第九晶体管的集电极，第十晶体管的集电极和基极同时连于第十一晶体管的基极，第十一晶体管的发射极连于第五、第六和第七晶体管的发射极；其中，所述第二PNP比例电路还包括第三电阻器，它连于第十晶体管的发射极和第五、第六、第七和第十一晶体管和的相连节点之间，使得第十晶体管的发射极通过第三电阻器连于第十一晶体管和第五、第六和第七晶体管的发射极。。
根据本实用新型的一变化例，所述基准电流产生电路和所述第一PNP比例电路之间连接有一PNP管，以消除所不希望的大电流。其电路结构中，所述基准电流产生电路和所述第一PNP比例电路之间连接有第十二晶体管，它的发射极连于第五和第六晶体管的基极，它的基极连于第五晶体管的集电极，它的集电极连于第二电阻器和第一晶体管间的连接节点。
根据本实用新型的一变化例，所述基准电流产生电路和所述第一PNP比例电路之间连接有一PNP管，所述第二PNP比例电路还包括一PNP管，以减小输出电流和基准电流之间的误差。其电路结构中，所述第二PNP比例电路还包括第十三晶体管，它的发射极连于第十和第十一晶体管的基极，它的基极连于第十晶体管的集电极，它的集电极连于第八晶体管和第九晶体管的发射极；所述基准电流产生电路和所述第一PNP比例电路之间连接有第十二晶体管，它的发射极连于第五和第六晶体管的基极，它的基极连于第五晶体管的集电极，它的集电极连于第二电阻器和第一晶体管间的连接节点。
采用本实用新型的技术方案，该种新型的比例型电流镜像电路可减小整个器件的面积并减小输出电流和基准电流之间的误差。
本实用新型的上述的以及其他的特征、性质和优势将通过
以下结合附图对实施例的描述而变得更加明显，附图中相同的附图标记始终表示相同的特征，其中图1是现有技术中的一种电流镜像电路的电路图；图2是现有技术中的另一种电流镜像电路的电路图；图3是根据本实用新型的第一实施例的比例型电流镜像电路的电路图；图4是根据本实用新型的第二实施例的比例型电流镜像电路的电路图；图5是根据本实用新型的第三实施例的比例型电流镜像电路的电路图。
具体实施方式
以下结合附图和实施例进一步说明本实用新型的技术方案。
本实用新型提供一种比例型电流镜像电路，包括基准电流产生电路，产生一基准电流；第一PNP比例电路，连接到所述基准电流产生电路；NPN比例电路，连接到所述第一PNP比例电路和基准电流产生电路；第二PNP比例电路，连接到所述第一PNP比例电路和所述NPN比例电路；其中，所述第二PNP比例电路包括一电阻，以减小所述第二PNP比例电路的面积。
本实用新型具有各种变化例，其中之一是所述基准电流产生电路和所述第一PNP比例电路之间连接有一PNP管，以消除所不希望的大电流。
本实用新型的另一变化例是所述基准电流产生电路和所述第一PNP比例电路之间连接有一PNP管，所述第二PNP比例电路还包括一PNP管，以减小输出电流和基准电流之间的误差。
第一实施例本实用新型的第一实施例具有如下的电路结构，参考图3基准电流生成电路包括第一电阻R0、第二电阻R1以及第一晶体管Q1、第二晶体管Q2、第三晶体管Q3和第四晶体管Q4，其中第一电阻R0的一端连于第五晶体管Q5的发射极，第一电阻R0的另一端连于第三晶体管Q3的集电极和基极，第三晶体管Q3的基极和集电极同时连于第四晶体管Q4的基极，第三晶体管Q3的发射极连于第一晶体管Q1的集电极和第二晶体管Q2的基极，第一晶体管Q1的基极连于第二晶体管Q2的集电极和第四晶体管Q4的发射极，第四晶体管Q4的集电极连于第五晶体管Q5的集电极和基极；第一PNP比例电路第六晶体管Q6和第七晶体管Q7，它们的基极连于第五晶体管Q5的基极和集电极，它们的发射极同时连于第五晶体管Q5的发射极；NPN比例电路包括第八晶体管Q8和第九晶体管Q9，第八晶体管Q8的集电极和基极同时连于第六晶体管Q6的集电极，第八晶体管Q8的基极和集电极同时连于第九晶体管Q9的基极，第八和第九晶体管Q8和Q9的发射极同时连于第二电阻器R1和第一晶体管Q1之间的节点；以及；第二PNP比例电路包括第十晶体管Q10和第十一晶体管Q11，第十晶体管Q10的集电极和基极连于第九晶体管Q9的集电极，第十晶体管Q10的集电极和基极同时连于第十一晶体管Q11的基极，第十一晶体管Q11的发射极连于第五、第六和第七晶体管Q5、Q6和Q7的发射极；其中，第二PNP比例电路还包括第三电阻器R2，它连于第十晶体管Q10的发射极和第五、第六、第七和第十一晶体管Q5、Q6、Q7和Q11的相连节点之间，使得第十晶体管Q10的发射极通过第三电阻器R2连于第十一晶体管Q11和第五、第六和第七晶体管Q5、Q6和Q7的发射极。。
图3所示的实施例与图2所示的电路相比，在LPNP管Q10发射极多加了一个电阻R2，这样就有VTln(IoM*Ib)=Ib*R2---(3)]]>其中M为LPNP管Q11与Q10的面积比例，由于Ib=lnN*VTR1,]]>代入上式得到
Io＝[M*N(R2/R1)]*Ib(4)这是一个与基准电流Ib完全成正比的偏置电流，其电流比例由LPNP管比例M、NPN管比例N以及电阻R2与R1比例共同决定，与基准电流大小及温度无关。选取适当的电阻R2与R1比例，幂指数N(R2/R1)＞＞1，我们就可以用小的LPNP管比例M达到大的电流比例。以实际应用中比例M由LPNP管Q6电流能力决定，电流比例20倍为例，取N＝8，M＝3，那么R2/R1＝0.91232。
与图2电路相比，图3所示的实施例增加了一个电阻R2，但是NPN管Q9从发射极面积为单元管M1倍变为单元管，LPNP管Q10采用单元管即可，面积上最小。另一方面，图3所示的电路静态电流增加也少，仅为2M*Io<1+M1M*Io<1+MM*Io。]]>第二实施例第二实施例是在第一实施例的基础上的一个变化例，其电路结构如下，参考图4基准电流生成电路包括第一电阻R0、第二电阻R1以及第一晶体管Q1、第二晶体管Q2、第三晶体管Q3和第四晶体管Q4，其中第一电阻R0的一端连于第五晶体管Q5的发射极，第一电阻R0的另一端连于第三晶体管Q3的集电极和基极，第三晶体管Q3的基极和集电极同时连于第四晶体管Q4的基极，第三晶体管Q3的发射极连于第一晶体管Q1的集电极和第二晶体管Q2的基极，第一晶体管Q1的基极连于第二晶体管Q2的集电极和第四晶体管Q4的发射极，第四晶体管Q4的集电极连于第五晶体管Q5的集电极和基极；第一PNP比例电路第六晶体管Q6和第七晶体管Q7，它们的基极连于第五晶体管Q5的基极和集电极，它们的发射极同时连于第五晶体管Q5的发射极；NPN比例电路包括第八晶体管Q8和第九晶体管Q9，第八晶体管Q8的集电极和基极同时连于第六晶体管Q6的集电极，第八晶体管Q8的基极和集电极同时连于第九晶体管Q9的基极，第八和第九晶体管Q8和Q9的发射极同时连于第二电阻器R1和第一晶体管Q1之间的节点；以及；
第二PNP比例电路包括第十晶体管Q10和第十一晶体管Q11，第十晶体管Q10的集电极和基极连于第九晶体管Q9的集电极，第十晶体管Q10的集电极和基极同时连于第十一晶体管Q11的基极，第十一晶体管Q11的发射极同时第五、第六和第七晶体管Q5、Q6和Q7的发射极；其中，第二PNP比例电路还包括第三电阻器R2，它连于第十晶体管Q10的发射极和第五、第六、第七和第十一晶体管Q5、Q6、Q7和Q11的相连节点之间，使得第十晶体管Q10的发射极通过第三电阻器R2连于第十一晶体管Q11和第五、第六和第七晶体管Q5、Q6和Q7的发射极。。
基准电流产生电路和第一PNP比例电路之间连接有第十二晶体管Q12，它的发射极连于第五和第六晶体管Q5和Q6的基极，它的基极连于第五晶体管Q5的集电极，它的集电极连于第二电阻器R1和第一晶体管Q1间的连接节点。
图4所示电路与图3相比，在基准电流产生电路和第一PNP比例电路之间多增加了第十二晶体管Q12，该实施例主要是针对那些输出电流有可能在零与方程式(4)所示值之间波动的电路应用的，这样当输出电流Io2＝0时，LPNP管Q11不会出现我们不希望的大电流，LPNP管Q10与Q11的总电流可以控制并且等于I1。
第三实施例第三实施例也是在第一实施例的基础上的一个变化例，其电路结构如下，参考图5基准电流生成电路包括第一电阻R0、第二电阻R1以及第一晶体管Q1、第二晶体管Q2、第三晶体管Q3和第四晶体管Q4，其中第一电阻R0的一端连于第五晶体管Q5的发射极，第一电阻R0的另一端连于第三晶体管Q3的集电极和基极，第三晶体管Q3的基极和集电极同时连于第四晶体管Q4的基极，第三晶体管Q3的发射极连于第一晶体管Q1的集电极和第二晶体管Q2的基极，第一晶体管Q1的基极连于第二晶体管Q2的集电极和第四晶体管Q4的发射极，第四晶体管Q4的集电极连于第五晶体管Q5的集电极和基极；第一PNP比例电路第六晶体管Q6和第七晶体管Q7，它们的基极连于第五晶体管Q5的基极和集电极，它们的发射极同时连于第五晶体管Q5的发射极；NPN比例电路包括第八晶体管Q8和第九晶体管Q9，第八晶体管Q8的集电极和基极同时连于第六晶体管Q6的集电极，第八晶体管Q8的基极和集电极同时连于第九晶体管Q9的基极，第八和第九晶体管Q8和Q9的发射极同时连于第二电阻器R1和第一晶体管Q1之间的节点；以及；第二PNP比例电路包括第十晶体管Q10和第十一晶体管Q11，第十晶体管Q10的集电极和基极连于第九晶体管Q9的集电极，第十晶体管Q10的集电极和基极同时连于第十一晶体管Q11的基极，第十一晶体管Q11的发射极同时第五、第六和第七晶体管Q5、Q6和Q7的发射极；其中，第二PNP比例电路还包括第三电阻器R2，它连于第十晶体管Q10的发射极和第五、第六、第七和第十一晶体管Q5、Q6、Q7和Q11的相连节点之间，使得第十晶体管Q10的发射极通过第三电阻器R2连于第十一晶体管Q11和第五、第六和第七晶体管Q5、Q6和Q7的发射极；和第十三晶体管Q13，它的发射极连于第十和第十一晶体管Q10和Q11的基极，它的基极连于第十晶体管Q10的集电极，它的集电极连于第八晶体管Q8和第九晶体管Q9的发射极；基准电流产生电路和第一PNP比例电路之间连接有第十二晶体管Q12，它的发射极连于第五和第六晶体管Q5和Q6的基极，它的基极连于第五晶体管Q5的集电极，它的集电极连于第二电阻器R1和第一晶体管Q1间的连接节点。
晶体管Q12与Q13存在可以减小输出电流与基准电流之间的相对误差，它们都可以是LPNP或SPNP管。
采用本实用新型的技术方案，该种新型的比例型电流镜像电路可减小整个器件的面积并减小输出电流和基准电流之间的误差。
上述实施例是提供给熟悉本领域内的人员来实现或使用本实用新型的，熟悉本领域的人员可在不脱离本实用新型的发明思想的情况下，对上述实施例做出种种修改或变化，因而本实用新型的保护范围并不被上述实施例所限，而应该是符合权利要求书提到的创新性特征的最大范围。
权利要求1.一种比例型电流镜像电路，包括基准电流产生电路，产生一基准电流；第一PNP比例电路，连接到所述基准电流产生电路；NPN比例电路，连接到所述第一PNP比例电路和基准电流产生电路；第二PNP比例电路，连接到所述第一PNP比例电路和所述NPN比例电路；其特征在于，所述第二PNP比例电路包括一电阻，以减小所述第二PNP比例电路的面积。
2.如权利要求1所述的比例型电流镜像电路，其特征在于，所述基准电流生成电路包括第一电阻(R0)、第二电阻(R1)以及第一晶体管(Q1)、第二晶体管(Q2)、第三晶体管(Q3)和第四晶体管(Q4)，其中第一电阻(R0)的一端连于第五晶体管(Q5)的发射极，第一电阻(R0)的另一端连于第三晶体管(Q3)的集电极和基极，第三晶体管(Q3)的基极和集电极同时连于第四晶体管(Q4)的基极，第三晶体管(Q3)的发射极连于第一晶体管(Q1)的集电极和第二晶体管(Q2)的基极，第一晶体管(Q1)的基极连于第二晶体管(Q2)的集电极和第四晶体管(Q4)的发射极，第四晶体管(Q4)的集电极连于第五晶体管(Q5)的集电极和基极；所述第一PNP比例电路包括第六晶体管(Q6)和第七晶体管(Q7)，它们的基极连于第五晶体管(Q5)的基极和集电极，它们的发射极同时连于第五晶体管(Q5)的发射极；所述NPN比例电路包括第八晶体管(Q8)和第九晶体管(Q9)，第八晶体管(Q8)的集电极和基极同时连于第六晶体管(Q6)的集电极，第八晶体管(Q8)的基极和集电极同时连于第九晶体管(Q9)的基极，第八和第九晶体管(Q8)和(Q9)的发射极同时连于第二电阻器(R1)和第一晶体管(Q1)之间的节点；以及；所述第二PNP比例电路包括第十晶体管(Q10)和第十一晶体管(Q11)，第十晶体管(Q10)的集电极和基极连于第九晶体管(Q9)的集电极，第十晶体管(Q10)的集电极和基极同时连于第十一晶体管(Q11)的基极，第十一晶体管(Q11)的发射极连于第五、第六和第七晶体管(Q5)、(Q6)和(Q7)的发射极；其中，所述第二PNP比例电路还包括第三电阻器(R2)，它连于第十晶体管(Q10)的发射极和第五、第六、第七和第十一晶体管(Q5)、 (Q6)、(Q7)和(Q11)的相连节点之间，使得第十晶体管(Q10)的发射极通过第三电阻器(R2)连于第十一晶体管(Q11)和第五、第六和第七晶体管(Q5)、(Q6)和(Q7)的发射极。
3.如权利要求1所述的比例型电流镜像电路，其特征在于，所述基准电流产生电路和所述第一PNP比例电路之间连接有一PNP管，以消除所不希望的大电流。
4.如权利要求3所述的比例型电流镜像电路，其特征在于所述基准电流生成电路包括第一电阻(R0)、第二电阻(R1)以及第一晶体管(Q1)、第二晶体管(Q2)、第三晶体管(Q3)和第四晶体管(Q4)，其中第一电阻(R0)的一端连于第五晶体管(Q5)的发射极，第一电阻(R0)的另一端连于第三晶体管(Q3)的集电极和基极，第三晶体管(Q3)的基极和集电极同时连于第四晶体管(Q4)的基极，第三晶体管(Q3)的发射极连于第一晶体管(Q1)的集电极和第二晶体管(Q2)的基极，第一晶体管(Q1)的基极连于第二晶体管(Q2)的集电极和第四晶体管(Q4)的发射极，第四晶体管(Q4)的集电极连于第五晶体管(Q5)的集电极和基极；所述第一PNP比例电路包括第六晶体管(Q6)和第七晶体管(Q7)，它们的基极连于第五晶体管(Q5)的基极和集电极，它们的发射极同时连于第五晶体管(Q5)的发射极；所述NPN比例电路包括第八晶体管(Q8)和第九晶体管(Q9)，第八晶体管(Q8)的集电极和基极同时连于第六晶体管(Q6)的集电极，第八晶体管(Q8)的基极和集电极同时连于第九晶体管(Q9)的基极，第八和第九晶体管(Q8)和(Q9)的发射极同时连于第二电阻器(R1)和第一晶体管(Q1)之间的节点；以及；所述第二PNP比例电路包括第十晶体管(Q10)和第十一晶体管(Q11)，第十晶体管(Q10)的集电极和基极连于第九晶体管(Q9)的集电极，第十晶体管(Q10)的集电极和基极同时连于第十一晶体管(Q11)的基极，第十一晶体管(Q11)的发射极连于第五、第六和第七晶体管(Q5)、(Q6)和(Q7)的发射极；其中，所述第二PNP比例电路还包括第三电阻器(R2)，它连于第十晶体管(Q10)的发射极和第五、第六、第七和第十一晶体管(Q5)、(Q6)、(Q7)和(Q11)的相连节点之间；使得第十晶体管(Q10)的发射极通过第三电阻器(R2)连于第十一晶体管(Q11)和第五、第六和第七晶体管(Q5)、(Q6)和(Q7)的发射极；所述基准电流产生电路和所述第一PNP比例电路之间连接有第十二晶体管(Q12)，它的发射极连于第五和第六晶体管(Q5)和(Q6)的基极，它的基极连于第五晶体管(Q5)的集电极，它的集电极连于第二电阻器(R1)和第一晶体管(Q1)间的连接节点。
5.如权利要求1所述的比例型电流镜像电路，其特征在于，所述基准电流产生电路和所述第一PNP比例电路之间连接有一PNP管，所述第二PNP比例电路还包括一PNP管，以减小输出电流和基准电流之间的误差。
6.如权利要求5所述的比例型电流镜像电路，其特征在于，包括基准电流生成电路，包括第一电阻器(R0)、第二电阻器(R1)以及第一晶体管(Q1)、第二晶体管(Q2)、第三晶体管(Q3)和第四晶体管(Q4)，其中第一电阻器(R0)的一端连于第五晶体管(Q5)的发射极，第一电阻器(R0)的另一端连于第三晶体管(Q3)的集电极和基极，第三晶体管(Q3)的基极和集电极同时连于第四晶体管(Q4)的基极，第三晶体管(Q3)的发射极连于第一晶体管(Q1)的集电极和第二晶体管(Q2)的基极，第一晶体管(Q1)的基极连于第二晶体管(Q2)的集电极和第四晶体管(Q4)的发射极，第四晶体管(Q4)的集电极连于第五晶体管(Q5)的集电极和基极；所述第一PNP比例电路包括第六晶体管(Q6)和第七晶体管(Q7)，它们的基极连于第五晶体管(Q5)的基极和集电极，它们的发射极同时连于第五晶体管(Q5)的发射极；所述NPN比例电路包括第八晶体管(Q8)和第九晶体管(Q9)，第八晶体管(Q8)的集电极和基极同时连于第六晶体管(Q6)的集电极，第八晶体管(Q8)的基极和集电极同时连于第九晶体管(Q9)的基极，第八和第九晶体管(Q8)和(Q9)的发射极同时连于第二电阻器(R1)和第一晶体管(Q1)之间的节点；以及所述第二PNP比例电路包括第十晶体管(Q10)和第十一晶体管(Q11)，第十晶体管(Q10)的集电极和基极连于第九晶体管(Q9)的集电极，第十晶体管(Q10)的集电极和基极同时连于第十一晶体管(Q11)的基极，第十一晶体管(Q11)的发射极连于第五、第六和第七晶体管(Q5)、(Q6)和(Q7)的发射极；其中，所述第二PNP比例电路还包括第三电阻器(R2)，它连于第十晶体管(Q10)的发射极和第五、第六、第七和第十一晶体管(Q5)、 (Q6)、(Q7)和(Q11)的相连节点之间，使得第十晶体管(Q10)的发射极通过第三电阻器(R2)连于第十一晶体管(Q11)和第五、第六和第七晶体管(Q5)、(Q6)和(Q7)的发射极；和第十三晶体管(Q13)，它的发射极连于第十和第十一晶体管(Q10)和(Q11)的基极，它的基极连于第十晶体管(Q10)的集电极，它的集电极连于第八晶体管(Q8)和第九晶体管(Q9)的发射极；所述基准电流产生电路和所述第一PNP比例电路之间连接有第十二晶体管(Q12)，它的发射极连于第五和第六晶体管(Q5)和(Q6)的基极，它的基极连于第五晶体管(Q5)的集电极，它的集电极连于第二电阻器(R1)和第一晶体管(Q1)间的连接节点。
专利摘要本实用新型提供一种比例型电流镜像电路，包括基准电流产生电路，产生一基准电流；第一PNP比例电路，连接到基准电流产生电路；NPN比例电路，连接到第一PNP比例电路和基准电流产生电路；第二PNP比例电路，连接到第一PNP比例电路和NPN比例电路；其中，第二PNP比例电路包括一电阻，以减小第二PNP比例电路的面积。采用本实用新型的技术方案，该种新型的比例型电流镜像电路可减小整个器件的面积并减小输出电流和基准电流之间的误差。
文档编号H01L27/02GK2884288SQ20052010577
公开日2007年3月28日 申请日期2005年11月3日 优先权日2005年11月3日
发明者林立谨 申请人:Bcd半导体制造有限公司