专利名称：驱动电路的制作方法
技术领域：
本发明涉及一种在半导体基板上被集成，对其它电气电路进行驱动的驱动电路，尤其涉及驱动能力的提高和小型化。
背景技术：
CCD(Charge Couple Device，)影像传感器的像素的高像素化、高密度化取得了进步。伴随而来，由于构成CCD移位寄存器的传送电极的个数增加，并且电极宽度缩小，因此关于对该CCD移位寄存器进行驱动的驱动电路，要求脉冲振幅以及驱动能力的增加。尤其，在帧传送型CCD影像传感器中，为了进行从摄像部向储存部的高速帧传送动作，在驱动电路中需要较高的驱动能力。
图3，为表示以往的驱动电路的构成的示意电路图。定时(timing)电路2，在CCD影像传感器的动作相应的时刻生成各种时钟。定时电路2的输出脉冲向前段电路4输入。各前段电路4，是由在正电压源VDD以及负电压源VLOW之间连接的p沟道MOS晶体管(以下为p-MOS)和n沟道MOS晶体管(以下为n-MOS)组成的反相器(inverter)电路，对于从定时电路2向各MOS晶体管的栅极输入的脉冲，生成对电压的大小关系进行翻转后的脉冲并输出。前段电路4的输出脉冲，向输出段电路6输入。输出段电路6，也是在VDD以及VLOW之间连接p-MOS以及n-MOS的反相器电路，对于来自前段电路4的输入脉冲，生成对电压的大小关系进行翻转后的脉冲，并向CCD影像传感器供给。
具体来说，前段电路4a、4b，分别在从定时电路2输入Vh时，将源极与VLOW连接的n-MOS导通，将VLOW相应的电压输出；另一方面，当从定时电路2输入VL(＜VH)时，将源极与VDD连接的p-MOS导通，将VDD相应的电压输出。输出段电路6，在从前段电路4b输入VDD相应的电压时，将源极与VLOW连接的n-MOS导通，令与CCD影像传感器连接的输出端子的电压成为与VLOW相应的电压，同时，该n-MOS将栅极-源极之间电压Vgs相应的电流，向该输出端子供给。并且，输出段电路6，在从前段电路4a输入VLOW相应的电压时，将源极与VDD连接的p-MOS导通，令与CCD影像传感器连接的输出端子的电压成为与VDD相应的电压，同时该p-MOS将Vgs相应的电流向该输出端子供给。
即，以往的驱动电路的输出电压的振幅，为从VLOW至VDD为止，并且，输出段电路6的各晶体管的Vgs为(VDD-VLOW)。
以往的驱动电路中，在仍然将输出段电路6的晶体管的Vgs维持在(VDD-VLOW)，要提高驱动能力的情况下，使该输出段电路6的晶体管的沟道宽变大等，使晶体管大小增大。因此，产生晶体管电路的芯片尺寸(chip size)增大的问题。
发明内容
本发明，就是为了解决上述问题而提出的，其目的在于提供一种在对CCD影像传感器等进行驱动的驱动电路中，可对芯片尺寸进行抑制，同时提高驱动能力的技术。
有关本发明的驱动电路，是一种在半导体基板上被集成的电路，在对与该电路连接的外部电路进行驱动的驱动电路中，具有控制段电路，其与第1高电压的电压源以及比上述第1高电压低的第1低电压的电压源连接，基于依据输入电压所选择的上述第1高电压或者上述第1低电压中的任一种，将控制电压输出；输出段电路，其与第2高电压的电压源以及比上述第2高电压低的第2低电压的电压源连接，基于依据上述控制电压所选择的上述第2高电压或者上述第2低电压中的任一种，将输出电压输出；上述输出段电路，具有第1输出晶体管，其基于上述第1低电压施加上述控制电压，令上述第2高电压的电压源和输出端子之间的沟道为导通状态，在基于上述第1高电压施加上述控制电压时，令该沟道为截止状态；第2输出晶体管，其基于上述第1高电压施加上述控制电压，令上述第2低电压的电压源和上述输出端子之间的沟道为导通状态，在基于上述第1低电压施加上述控制电压时，令该沟道为截止状态，上述第1高电压与上述第1低电压之间的电压差，比上述第2高电压与上述第2低电压之间的电压差更大。
在有关另一本发明的驱动电路中，上述第1高电压在上述第2高电压以上，且上述第1低电压在上述第2低电压以下。
本发明的驱动电路的适当的形式为，上述控制段电路，具有第1控制晶体管，其在上述输入电压为规定的低输入电压时，令上述第1高电压的电压源与对上述控制电压进行输出的控制端子之间的沟道为导通状态，当上述输入电压为规定的高输入电压时，令该沟道为截止状态；和第2控制晶体管，其在上述输入电压为上述高输入电压时，令上述第1低电压的电压源与上述控制端子之间的沟道为导通状态，当上述输入电压为上述低输入电压时，令该沟道为截止状态。
本发明的驱动电路的另一适当的形式为，上述第1控制晶体管，比上述第1输出晶体管尺寸小，上述第2控制晶体管，比上述第2输出晶体管尺寸小。
在有关另一本发明的驱动电路中，上述第1高电压的电压源，具有正升压电路，其将作为正电压的上述第2高电压升压规定倍数；和调压器，其基于上述正升压电路的输出电压，生成上述第1高电压，上述第1低电压以及上述第2低电压的电压源，具有负升压电路，其将上述第2高电压向负电压方向升压规定倍数；调压器，其基于上述负升压电路的输出电压，生成上述第1低电压；和调压器，其基于上述负升压电路的输出电压，生成上述第2低电压。
根据本发明，例如，在由MOS晶体管构成输出段电路的第1输出晶体管以及第2输出晶体管的情况下，可使当它们成为导通状态时的Vgs，比第2高电压与第2低电压之间的差更大，能够仍然维持晶体管尺寸，使驱动能力增大。并且，当驱动能力相同时，根据本发明，能够使输出段电路的晶体管的尺寸缩小，抑制芯片尺寸。
图1为表示实施方式的驱动电路的构成的示意电路图。
图2为实施方式的驱动电路中的电源电路的示意构成图。
图3为表示以往的驱动电路的构成的示意电路图。
图中20-定时电路，22-电平移动电路，24-前段电路，26-输出段电路，40-正升压电路，42、46、48-调压器，44-负升压电路。
具体实施例方式
以下，关于本发明的实施方式(以下称作实施方式)，参照附图进行具体说明图1，为表示本实施方式的驱动电路的构成的示意电路图。本驱动电路，用于CCD影像传感器的驱动，定时电路20，在CCD影像传感器的动作相应的时刻，生成各种时钟。定时电路20，例如将表示逻辑值“0”的规定的低电压VL、或者表示逻辑值“1”的规定的高电压VH选择性地输出。例如，将VL、VH分别设定为0V、2V。
电平移动电路22，是将定时电路20的输出电压电平VL、VH，变换成适于前段电路24的驱动的电平的电路。
前段电路24，是由连接在正电压源VDD2及负电压源VLOW2之间的p-MOS和n-MOS组成的反相器电路，对于从定时电路20向各MOS晶体管的栅极输入的脉冲，生成对电压的大小关系进行翻转后的脉冲并输出。在此，前段电路24a，作为对构成后述的输出段电路26的p-MOS的栅极电压进行控制的控制电路发挥功能，前段电路24b，作为对构成输出段电路26的n-MOS的栅极电压进行控制的控制电路发挥功能。
具体来说，前段电路24a，由分别将漏极与其输出端子连接，源极与VDD2连接，以及将栅极与定时电路20连接的p-MOS晶体管QPa、和将漏极与输出端子连接，将源极与VLOW2连接，以及将栅极与定时电路20连接的n-MOS晶体管QNa构成。QPa，在将通过移位电平电路22a对VL进行移位后的电压VL’施加给栅极时为导通；在将通过移位电平电路22a对VH进行移位后的电压VH’施加给栅极时为截止。相反，QNa，在VH’时为导通；在VL’时为截止。
即，前段电路24a，与定时电路20的输出电压VL对应，将VDD2相应的电压输出，与定时电路20的输出电压VH对应，将VLOW2相应的电压输出。在此，虽然导通状态的晶体管的漏极电压基本为源极电压，但严格来说根据因内部电阻等导致的电压降等，会导致作为源极电压的VDD2和VLOW2存在不一致。所谓“VDD2相应的电压”、和“VLOW2相应的电压”，虽然是考虑该漏极电压和源极电压之间的差的表现，但以下为了将表现简单化，忽略该差值，令导通状态下的MOS晶体管的漏极电压和源极电压相等。
前段电路24b，由分别将漏极与其输出端子连接，将源极与VDD2连接，以及将栅极与定时电路20连接的p-MOS晶体管QPb、和将漏极与输出端子连接，将源极与VLOW2连接，以及将栅极与定时电路20连接的n-MOS晶体管QNb构成。并且，前段电路24b，与前段电路24a同样产生动作，与定时电路20的输出电压VL对应将VDD2输出，与定时电路20的输出电压VH对应，将VLOW2输出。
输出段电路26，是在VDD以及VLOW之间连接p-MOS以及n-MOS的反相器电路，对于来自前段电路24的输入脉冲，生成将电压的大小关系翻转后的脉冲，并向CCD影像传感器供给。
具体来说，输出段电路26，由分别将漏极与输出端子Vout连接，将源极与VDD连接，以及将栅极与前段电路24a连接的p-MOS晶体管QPd、和分别将漏极与输出端子Vout连接、将源极与VLOW连接，将栅极与前段电路24b连接的n-MOS晶体管QNd构成。QPd，在从前段电路24a将VLOW2向栅极施加时成为导通，在将VDD2向栅极施加时成为截止。相反，QNd，在VDD2时为导通，在VLOW2时为截止。
即，输出段电路26，与定时电路20的输出电压VL对应，将VLOW相应的电压输出，与定时电路20的输出电压VH对应，将VDD相应的电压输出。
当QPd处于导通状态时，该Vgs为(VDD-VLOW2)，当QNd为导通状态时，该Vgs为(VDD2-VLOW)。在此，VDD2被设定为比VDD更高，VLOW2被设定为比VLOW更低。从而，当QPd以及QNd分别为导通状态时的Vgs，比具有以VDD和VLOW产生动作的前段电路4的以往电路中的(VDD-VLOW)更大，如果输出段电路的MOS晶体管的尺寸相同，则本电路有更多的电流在源极-漏极之间流动，从Vout向CCD影像传感器供给。
图2，为本驱动电路的电源电路的示意构成图。该电源电路，根据例如从电池供给的VDD，生成VDD2、VLOW以及VLOW2，并向前段电路24以及输出段电路26供给。正升压电路40，是向正电压方向的升压电路，例如，按照通过被脉冲驱动后的电荷泵(charge pump)，将电源电压累积，得到所希望的正电压的方式构成。例如，正升压电路40，生成VDD的2倍电压，并输出。调压器(regulator)42，利用正升压电路40的输出，生成VDD2。负升压电路44，是向负电压方向的升压电路，例如，按照通过被脉冲驱动后的电荷泵，生成与VDD极性相反的脉冲，将其累积，得到所希望的负电压的方式构成。例如，负电压电路44，生成绝对值为VDD的3倍的负电压，并输出。调压器46，利用负升压电路44的输出，生成VLOW2。另外，调压器48，利用负升压电路44的输出，生成VLOW。例如，当VDD＝+2.9V时，正升压电路40输出+5.8V；负升压电路44输出-8.7V。另外，调压器42，生成比正升压电路40的输出稍低的+5.0V，将其作为VDD2被供给。调压器46生成比负升压电路44的输出稍高的-8.0V，将其作为VLOW2供给。调压器48，生成比调压器46高的-6.0V，将其作为VLOW供给。
在上述构成中，关于QPd、QNd双方，通过使导通状态时的Vgs变大，虽然提高各个晶体管的驱动能力，实现了尺寸的缩小，但也可以仅对于任一方的晶体管，使Vgs变大。例如，使空穴(hole)为载体的QPd，对于相同的源极-漏极之间的电流，得到比QNd更大的尺寸。因此，如果按照以VDD和VLOW2使前段电路24产生工作的方式构成，则QPd在导通状态时的Vgs为(VDD-VLOW2)，另一方面，QNd在导通状态时的Vgs为(VDD-VLOW)。在该例中，虽然比QNd大，但能够仅对QPd进行尺寸缩小。
另外，前段电路24，具有作为对于定时电路20与输出段电路26之间的驱动能力差的缓冲的作用。即，由于需要较大驱动能力的输出段电路26的晶体管的栅极电容较大，因此若以驱动能力较小的定时电路20的输出对该晶体管直接进行驱动，则存在无法得到足够的频率特性等问题。因此，采用比输出段电路26尺寸小的晶体管，构成前段电路24，通过该前段电路24进行电流放大，通过该输出，对输出段电路26的晶体管进行驱动。根据该宗旨，还可以将前段电路24设置成多个段，依次使晶体管尺寸变大，同时阶段性地提高驱动能力。
权利要求
1.一种驱动电路，是在半导体基板上被集成的电路，对与该电路连接的外部电路进行驱动的驱动电路，具有控制段电路，其与第1高电压的电压源以及比所述第1高电压低的第1低电压的电压源连接，基于依据输入电压所选择的所述第1高电压或者所述第1低电压中的任一种，输出控制电压；和输出段电路，其与第2高电压的电压源以及比所述第2高电压低的第2低电压的电压源连接，基于依据所述控制电压所选择的所述第2高电压或者所述第2低电压中的任一种，输出输出电压，所述输出段电路，具有第1输出晶体管，其基于所述第1低电压施加所述控制电压，令所述第2高电压的电压源与输出端子之间的沟道为导通状态，在基于所述第1高电压施加所述控制电压时，令该沟道为截止状态；和第2输出晶体管，其基于所述第1高电压施加所述控制电压，令所述第2低电压的电压源和所述输出端子之间的沟道为导通状态，在基于所述第1低电压施加所述控制电压时，令该沟道为截止状态，所述第1高电压与所述第1低电压之间的电压差，比所述第2高电压与所述第2低电压之间的电压差更大。
2.根据权利要求1所述的驱动电路，其特征在于，所述第1高电压为所述第2高电压以上，且所述第1低电压为所述第2低电压以下。
3.根据权利要求1或2所述的驱动电路，其特征在于，所述控制段电路，具有第1控制晶体管，其在所述输入电压为规定的低输入电压时，令所述第1高电压的电压源与输出所述控制电压的控制端子之间的沟道为导通状态，当所述输入电压为规定的高输入电压时，令该沟道为截止状态；和第2控制晶体管，其在所述输入电压为所述高输入电压时，令所述第1低电压的电压源与所述控制端子之间的沟道为导通状态，当所述输入电压为所述低输入电压时，令该沟道为截止状态。
4.根据权利要求3所述的驱动电路，其特征在于，所述第1控制晶体管，比所述第1输出晶体管尺寸小；所述第2控制晶体管，比所述第2输出晶体管尺寸小。
5.根据权利要求1～4中任一项所述的驱动电路，其特征在于，所述第1高电压的电压源，具有正升压电路，其将作为正电压的所述第2高电压升压规定倍数；和调压器，其基于所述正升压电路的输出电压，生成所述第1高电压，所述第1低电压以及所述第2低电压的电压源，具有负升压电路，其将所述第2高电压向负电压方向升压规定倍数；调压器，其基于所述负升压电路的输出电压，生成所述第1低电压；和调压器，其基于所述负升压电路的输出电压，生成所述第2低电压。
全文摘要
在以V
文档编号H01L29/762GK1842130SQ200610071709
公开日2006年10月4日 申请日期2006年3月16日 优先权日2005年3月30日
发明者谷本孝司 申请人:三洋电机株式会社