专利名称：压缩性氮化物层的制造方法和形成晶体管的方法
技术领域：
本发明涉及一种金属氧化物半导体晶体管的制造方法，且特别是涉及一种压缩性氮化物层(compressive nitride film)的制造方法和形成金属氧化物半导体晶体管(MOS)的方法。
背景技术：
随着半导体工艺进入深次微米时代，因为提升NMOS和PMOS驱动电流将会大为改善晶体管元件的时间延迟功效(time-delay performance)，因此65nm以下的工艺对于NMOS和PMOS的驱动电流(drive current)提升的需求已经日趋重要。举例来说，传统上有针对发展ILD低介电常数(low k)材料来提升驱动电流的研究。而近年来，国内外已经开始研究浅沟槽隔离结构(STI)氧化层、多晶硅顶盖(Poly-Cap)的氮化硅(SiN)压缩结构(stressor)及接触窗氮化硅中止层(SiN contact etching stopr layer，缩写为SiN CESL)的膜层应力(film stress)对晶体管元件的驱动电流的影响。
结果是，将STI氧化物、多晶硅顶盖的氮化硅压缩结构与接触窗氮化硅中止层膜层应力沉积成压缩应力(compressive stress)。而且膜层越压缩，PMOS驱动电流增加地越多。
但是，以PECVD的方式在低温400℃以下，目前全世界最佳的镀膜(As-deposit)技术也只能达到-1.6GPa。因此，如何进一步地获得更高压缩应力的膜层已成为各界研究的课题之一。
发明内容
本发明的目的就是在提供一种压缩性氮化物层的制造方法，可得到高压缩应力的膜层。
本发明的再一目的是提供一种形成金属氧化物半导体晶体管的方法，以提升PMOS的驱动电流增益。
本发明的又一目的是提供一种形成金属氧化物半导体晶体管的方法，可同时改善PMOS与NMOS的结构应力。
本发明的另一目的是提供一种形成金属氧化物半导体晶体管的方法，以增加电流增益，同时维持既有的元件结构。
本发明提出一种压缩性氮化物层的制造方法，包括进行一道化学气相沉积工艺，以于基底上形成一层氮化物层。这种方法的特征在于在上述化学气相沉积工艺期间需通入特定气体，而此种特定气体是选自包括氩气(Ar)、氮气(N2)、氪气(Kr)和氙气(Xe)的其中一种气体或其组合。
依照本发明的一个实施例所述的压缩性氮化物层的制造方法，当特定气体是氩气和氮气的组合气体时，氩气流量约在100sccm～5000sccm之间，而氮气流量约在1000sccm～30000sccm之间。
依照本发明的一个实施例所述的压缩性氮化物层的制造方法，其中上述化学气相沉积工艺所采用的低频功率(LF Power)约在50W～3000W之间。
依照本发明的一个实施例所述的压缩性氮化物层的制造方法，其中通入前述特定气体的时机可以是在化学气相沉积工艺前段、中段或后段。
依照本发明的一个实施例所述的压缩性氮化物层的制造方法，前述氮化物层包括氮化硅层、含碳的氮化硅层或含氧的氮化硅层。
本发明再提出一种形成金属氧化物半导体晶体管的方法，包括先提供一基底，其上已形成至少一个栅极结构。然后，于栅极结构两侧的基底中形成源极与漏极，再于栅极结构顶面及源极与漏极的表面形成一层金属硅化物层。之后，于基底上沉积一层压缩介电层，以覆盖栅极结构、源极与漏极，其中沉积压缩介电层的方法包括在化学气相沉积工艺期间通入特定气体。其中，前述特定气体是选自包括氩气、氮气、氪气和氙气的其中一种气体或其组合。
本发明又提出一种形成金属氧化物半导体晶体管的方法，包括先提供一基底，这个基底具有PMOS区与NMOS区，再于PMOS区与NMOS区的基底上各形成一个栅极结构。接着，于各栅极结构两侧的基底中形成源极与漏极，再分别于PMOS区与NMOS区的基底上沉积一层压缩介电层(compressive dielectric film)和一层张力介电层(tensile dielectric film)，以覆盖各栅极结构、源极与漏极。其中，沉积前述压缩介电层的方法包括在一道化学气相沉积工艺期间通入特定气体，而这种特定气体是选自包括氩气、氮气、氪气和氙气的其中一种气体或其组合。
依照本发明的另一个实施例所述的形成金属氧化物半导体晶体管的方法，其中形成各栅极结构后还包括于基底上形成一层第一缓冲层(bufferlayer)，以覆盖各栅极结构。
依照本发明的另一个实施例所述的形成金属氧化物半导体晶体管的方法，其中形成源极与漏极后与形成第一缓冲层前，更可以在各栅极结构顶面以及源极与漏极的表面形成一层金属硅化物层。
依照本发明的另一个实施例所述的形成金属氧化物半导体晶体管的方法，其中在沉积压缩介电层之后才沉积张力介电层。而且，可在沉积压缩介电层之后以及沉积张力介电层之前，于基底上形成一层第二缓冲层，以覆盖上述压缩介电层。
依照本发明的另一个实施例所述的形成金属氧化物半导体晶体管的方法，其中在沉积张力介电层之后才沉积压缩介电层。而且，可在沉积张力介电层之后以及沉积压缩介电层之前，于基底上形成一层第二缓冲层，以覆盖上述张力介电层。
本发明另提出一种形成金属氧化物半导体晶体管的方法，包括先提供一基底，其上已形成至少一个栅极结构。然后，于栅极结构两侧的基底中形成源极与漏极，再于基底上沉积一层压缩介电层，以覆盖栅极结构、源极与漏极，其中沉积压缩介电层的方法包括在一道化学气相沉积工艺期间通入特定气体，且此种特定气体是选自包括氩气、氮气、氪气和氙气的其中一种气体或其组合。接着，进行一道退火工艺(annealing process)。之后再将压缩介电层去除。然后，于各栅极结构顶面以及源极与漏极的表面形成一层金属硅化物层。
依照本发明的上述各实施例所述的形成金属氧化物半导体晶体管的方法，前述化学气相沉积工艺所采用的低频功率包括在50W～3000W之间。
依照本发明的上述各实施例所述的形成金属氧化物半导体晶体管的方法，当前述特定气体是氩气和氮气的组合气体时，氩气流量可在100sccm～5000sccm之间，且氮气流量可在1000sccm～30000sccm之间。
依照本发明的上述各实施例所述的形成金属氧化物半导体晶体管的方法，前述所沉积的压缩介电层包括氮化硅层、含碳的氮化硅层或含氧的氮化硅层。
依照本发明的上述各实施例所述的形成金属氧化物半导体晶体管的方法，前述基底可为在(100)晶面有<100>晶向的基底。
本发明因为在化学气相沉积工艺中加上重的特定气体，来增加膜层沉积时的轰击(bombard)，以沉积一层致密的高压缩应力氮化物层，因此可提升元件的驱动电流增益。而且，本发明能够以较薄的压缩性氮化物层达到所需的电流增益，所以还有增加接触窗蚀刻工艺窗(process window)的功效。
为让本发明的上述和其它目的、特征和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。
图1是本发明所得到的压缩性氮化硅层与传统的氮化硅层及现有经改良后的氮化硅层在Ion对Ioff_S的比较曲线图。
图2则是图1中的三种氮化硅层在Ion电流增益与厚度的比较曲线图。
图3A至图3D是依照本发明的第二实施例的一种形成金属氧化物半导体晶体管的工艺剖面示意图。
图4A至图4C是依照本发明的第三实施例的一种形成金属氧化物半导体晶体管的工艺剖面示意图。
图5A至图5E是依照本发明的第四实施例的一种形成金属氧化物半导体晶体管的工艺剖面示意图。
简单符号说明300、400、500基底302、402隔离结构304、404、502栅极结构306、406、504、504a源极与漏极308、506源极与漏极延伸区310、512金属硅化物层312、410a、508压缩介电层408、412缓冲层410b张力介电层510源极与漏极退火工艺
具体实施例方式
本发明的概念是在利用化学气相沉积工艺形成压缩介电层时，加入重的气体来增加沉积时的轰击。以下举多个实施例来作为本发明的范例说明，但本发明并不局限于下面实施例所描述的内容。
第一实施例依照本发明的第一实施例的一种压缩性氮化物层的制造方法，可包括进行一道化学气相沉积工艺，以于基底上形成一层氮化物层，上述化学气相沉积工艺例如是PECVD。而且，在化学气相沉积工艺期间需通入特定气体，而此种特定气体是选自包括氩气(Ar)、氮气(N2)、氪气(Kr)和氙气(Xe)的其中一种气体或其组合。举例来说，当特定气体是氩气和氮气的组合气体时，氩气流量约在100sccm～5000sccm之间，而氮气流量约在1000sccm～30000sccm之间。此外，化学气相沉积工艺所采用的低频功率(LF Power)优选是约50W～3000W之间。
下表一是用第一实施例的方法(实验例1～2)及对比于传统(对照例)没有在化学气相沉积工艺中另外通入本发明所述特定气体的工艺参数表格。
表一
从表一可知，传统的方法(对照例)只能达到-0.07GPa的应力值；反之，本发明的方法(实验例2)能达到-2.5GPa的应力值。此外，通入前述特定气体的时机可以是在化学气相沉积工艺前段、中段或后段。而所得到的氮化物层除了氮化硅层外，还可以是含碳(C)或含氧(O)的氮化硅层。
而图1是本发明所得到的压缩性氮化硅层(压缩应力为-2.4GPa)与传统的氮化硅层(压缩应力为-0.06GPa)及现有经改良后的氮化硅层(压缩应力为-1.6GPa)在Ion对Ioff_S的比较曲线图，其中的膜后约为800埃，且基底是在(100)晶面有<100>晶向。从图1可知，在相同的Ioff_S值，现有经改良后的氮化硅层(-1.6GPa)比传统的氮化硅层(-0.06GPa)能得到较高的Ion值；而本发明的压缩性氮化硅层(-2.4GPa)的Ion值又高于现有经改良后的氮化硅层(-1.6GPa)的Ion值。因此，本发明确实能增加PMOS驱动电流增益(drivecurrent gain)。
图2则是图1中的三种氮化硅层在Ion电流增益与厚度的比较曲线图。从图2可知，在相同的Ion电流增益(20％)的条件下，现有经改良后的氮化硅层(-1.6GPa)的厚度需达到850埃。但是，若是采用本发明的压缩性氮化硅层(-2.4GPa)，则可将膜层厚度降低至600埃左右，如此一来将可大幅提升接触窗蚀刻工艺窗(contact etching process window)，而且将氮化硅层的厚度加到1000埃时，可使PMOS的Ion电流增益提高到大于40％。
而且，本发明所提出的方法还可以应用在校正因沉积多层薄膜后所导致的芯片变形问题(warping issue)。
第二实施例图3A至图3D是依照本发明的第二实施例的一种形成金属氧化物半导体晶体管的工艺剖面示意图。
请参照图3A，先提供一基底300，其可为在(100)晶面有<100>晶向的基底，且假设其可通过多个隔离结构302分为PMOS区与NMOS区。而于基底300上已形成栅极结构304。栅极结构304基本上包含栅介电层、位于栅介电层上的栅极以及形成于栅极侧壁的间隙壁，除此之外还可以包含其它构件，但因为这是属于本发明所属技术领域中的技术人员可凭借既有的技术来推知，故在此不赘述。
然后，请参照图3B，于栅极结构304两侧的基底300中形成源极与漏极306，其方法例如是离子注入工艺，且当半导体工艺进入深次微米时代(65nm以下)时，可利用如选择性外延沉积工艺(selective epitaxial deposition)的方式直接在基底300中成长源极与漏极306。再者，可以在形成源极与漏极306之前先在部份栅极结构304下形成源极与漏极延伸区308，以改善短通道效应。
之后可选择先进行图3C的步骤或是直接跳到图3D。请参照图3C，可以在栅极结构304顶面及源极与漏极306的表面先形成一层金属硅化物层310。
接着，请参照图3D，于基底300上沉积一层压缩介电层312，以覆盖金属硅化物层310；当然如果在图3B的步骤后紧接着进行图3D的步骤，压缩介电层312所覆盖的就是栅极结构304、源极与漏极306。其中上述沉积压缩介电层312的方法是在一道化学气相沉积工艺期间，通入特定气体，且前述特定气体是选自包括氩气、氮气、氪气和氙气的其中一种气体或其组合。而前述化学气相沉积工艺所采用的低频功率(LF Power)例如是在50W～3000W之间。此外，当前述特定气体是氩气和氮气的组合气体时，举例来说氩气流量可在100sccm～5000sccm之间，而氮气流量可在1000sccm～30000sccm之间。而上述压缩介电层312例如是氮化硅层、含碳的氮化硅层或含氧的氮化硅层。
上述第二实施例中的压缩介电层312是作为整个MOS的接触窗蚀刻中止层(CESL)，以便达到较低的应力。
第三实施例图4A至图4D是依照本发明的第三实施例的一种形成金属氧化物半导体晶体管的工艺剖面示意图。
请参照图4A，先提供一基底400，其可为在(100)晶面有<100>晶向的基底，且假设其可通过多个隔离结构402分为第一区400a与第二区400b；举例来说，当第一区400a是PMOS区时，则第二区400b是NMOS区。接着，于第一区400a与第二区400b的基底400上各形成一个栅极结构404。然候，于各栅极结构404两侧的基底400中形成源极与漏极406，且关于形成源极与漏极406的方式可参照第二实施例的说明(请见图3B)。之后，可选择在基底400上形成一层第一缓冲层(buffer layer)408，以覆盖各栅极结构404；抑或直接进行下面的步骤。此外，在形成源极与漏极406后与形成上述第一缓冲层408前，可以在各栅极结构404顶面以及源极与漏极406的表面另形成一层金属硅化物层(未绘示)。
接着，请继续参照图4A，在基底400上沉积一层压缩介电层(compressivedielectric film)410a，其中沉积前述压缩介电层410a的方法包括在一道化学气相沉积工艺期间通入特定气体，而这种特定气体是选自包括氩气、氮气、氪气和氙气的其中一种气体或其组合。而前述化学气相沉积工艺所采用的低频功率例如是在50W～3000W之间。此外，当前述特定气体是氩气和氮气的组合气体时，氩气流量例如是可在100sccm～5000sccm之间，而氮气流量例如是在1000sccm～30000sccm之间。而上述压缩介电层410a可以是氮化硅层、含碳的氮化硅层或含氧的氮化硅层。
然后，请参照图4B，将第二区(亦即NMOS区)400b上的压缩介电层410a去除，再于基底400上形成一层第二缓冲层412，以覆盖上述压缩介电层410a。
之后，请参照图4C，在第二区(亦即NMOS区)400b的基底400上沉积一层张力介电层(tensile dielectric film)410b，以覆盖此区400b的各层结构。因此，第三实施例可同时改善PMOS区与NMOS区的结构应力。
此外，当图4A至图4C中的第一区400a是指NMOS区，而第二区400b是指PMOS区时，则代表本实施例可以先沉积张力介电层之后才沉积压缩介电层。而且，可在沉积张力介电层之后以及沉积压缩介电层之前，于基底400上形成一层第二缓冲层412，以覆盖上述张力介电层。
第四实施例图5A至图5E是依照本发明的第四实施例的一种形成金属氧化物半导体晶体管的工艺剖面示意图。
请参照图5A，先提供一基底500，其可为在(100)晶面有<100>晶向的基底，且于基底500上已形成一个栅极结构502。然后，于栅极结构502两侧的基底500中形成源极与漏极504。再者，可在形成源极与漏极504之前先在部份栅极结构502下形成源极与漏极延伸区506，以改善短通道效应。
接着，请参照图5B，于基底500上沉积一层压缩介电层508，以覆盖栅极结构502、源极与漏极504，其中沉积压缩介电层508的方法包括在一道化学气相沉积工艺期间通入特定气体，且此种特定气体是选自包括氩气、氮气、氪气和氙气的其中一种气体或其组合。举例来说，当前述特定气体是氩气和氮气的组合气体时，氩气流量可在100sccm～5000sccm之间，且氮气流量可在1000sccm～30000sccm之间。而前述化学气相沉积工艺所采用的低频功率例如是在50W～3000W之间。再者，前述所沉积的压缩介电层508可以是氮化硅层、含碳的氮化硅层或含氧的氮化硅层接着，请参照图5D，进行一道退火工艺(annealing process)510，譬如源极与漏极退火工艺(sourse/drain annealing process)。此时，压缩介电层508会成为多晶硅的压缩结构(poly stressor)，以使基底500上的多晶硅层记忆其应力。
之后，请参照图5E，将压缩介电层(请见图5D的508)去除，再于栅极结构502顶面以及源极与漏极504a的表面形成一层金属硅化物层512。因此，第四实施例的方法不但可以增加电流增益，同时还可维持既有的元件结构。
综上所述，在本发明的方法中，于化学气相沉积工艺期间需通入重的特定气体，来增加膜层沉积时的轰击(bombard)，因此能够沉积出一层致密的高压缩应力氮化物层，同时可缩小压缩性氮化物层的厚度，而有增加接触窗蚀刻工艺窗(process window)的功效。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
权利要求
1.一种压缩性氮化物层的制造方法，包括进行化学气相沉积工艺，以于基底上形成氮化物层，其特征在于在该化学气相沉积工艺期间通入特定气体，其中该特定气体是选自包括氩气、氮气、氪气和氙气的其中一种气体或其组合。
2.如权利要求1所述的压缩性氮化物层的制造方法，其中该特定气体是氩气和氮气的组合气体时，氩气流量包括在100sccm～5000sccm之间以及氮气流量包括在1000sccm～30000sccm之间。
3.如权利要求1所述的压缩性氮化物层的制造方法，其中该化学气相沉积工艺所采用的低频功率包括在50W～3000W之间。
4.如权利要求1所述的压缩性氮化物层的制造方法，其中在该化学气相沉积工艺前段通入该特定气体。
5.如权利要求1所述的压缩性氮化物层的制造方法，其中在该化学气相沉积工艺中段通入该特定气体。
6.如权利要求1所述的压缩性氮化物层的制造方法，其中在该化学气相沉积工艺后段通入该特定气体。
7.如权利要求1所述的压缩性氮化物层的制造方法，其中所形成的该氮化物层包括氮化硅层、含碳的氮化硅层或含氧的氮化硅层。
8.一种形成金属氧化物半导体晶体管的方法，包括提供基底，该基底上已形成栅极结构；于该栅极结构两侧的该基底中形成源极与漏极；于该栅极结构顶面以及该源极与漏极的表面形成金属硅化物层；以及于该基底上沉积压缩介电层，以覆盖该栅极结构与该源极与漏极，其中沉积该压缩介电层的方法包括在化学气相沉积工艺期间通入特定气体，而该特定气体是选自包括氩气、氮气、氪气和氙气的其中一种气体或其组合。
9.如权利要求8所述的形成金属氧化物半导体晶体管的方法，其中该特定气体是氩气和氮气的组合气体时，氩气流量包括在100sccm～5000sccm之间以及氮气流量包括在1000sccm～30000sccm之间。
10.如权利要求8所述的形成金属氧化物半导体晶体管的方法，其中该化学气相沉积工艺所采用的低频功率包括在50W～3000W之间。
11.如权利要求8所述的形成金属氧化物半导体晶体管的方法，其中所沉积的该压缩介电层包括氮化硅层、含碳的氮化硅层或含氧的氮化硅层。
12.如权利要求8所述的形成金属氧化物半导体晶体管的方法，其中该基底包括在(100)晶面有<100>晶向。
13.一种形成金属氧化物半导体晶体管的方法，包括提供基底，该基底具有PMOS区与NMOS区；于该PMOS区与该NMOS区的该基底上各形成栅极结构；于各该栅极结构两侧的该基底中形成源极与漏极；以及分别于该PMOS区与该NMOS区的该基底上沉积压缩介电层和张力介电层，以覆盖各该栅极结构与该源极与漏极，其中沉积该压缩介电层的方法包括在化学气相沉积工艺期间通入特定气体，其中该特定气体是选自包括氩气、氮气、氪气和氙气的其中一种气体或其组合。
14.如权利要求13所述的形成金属氧化物半导体晶体管的方法，其中该特定气体是氩气和氮气的组合气体时，氩气流量包括在100sccm～5000sccm之间以及氮气流量包括在1000sccm～30000sccm之间。
15.如权利要求13所述的形成金属氧化物半导体晶体管的方法，其中该化学气相沉积工艺所采用的低频功率包括在50W～3000W之间。
16.如权利要求13所述的形成金属氧化物半导体晶体管的方法，其中形成各该栅极结构后，还包括于该基底上形成第一缓冲层，以覆盖各该栅极结构。
17.如权利要求13所述的形成金属氧化物半导体晶体管的方法，其中形成该源极与漏极之后与形成该第一缓冲层之前，还包括于各该栅极结构顶面以及该源极与漏极的表面形成金属硅化物层。
18.如权利要求13所述的形成金属氧化物半导体晶体管的方法，其中在沉积该压缩介电层之后沉积该张力介电层。
19.如权利要求18所述的形成金属氧化物半导体晶体管的方法，其中沉积该压缩介电层之后以及沉积该张力介电层之前，还包括于该基底上形成第二缓冲层，以覆盖该压缩介电层。
20.如权利要求13所述的形成金属氧化物半导体晶体管的方法，其中在沉积该张力介电层之后沉积该压缩介电层。
21.如权利要求20所述的形成金属氧化物半导体晶体管的方法，其中沉积该张力介电层之后以及沉积该压缩介电层之前，还包括于该基底上形成第二缓冲层，以覆盖该张力介电层。
22.如权利要求13所述的形成金属氧化物半导体晶体管的方法，其中所沉积的该压缩介电层包括氮化硅层、含碳的氮化硅层或含氧的氮化硅层。
23.如权利要求13所述的形成金属氧化物半导体晶体管的方法，其中该基底包括在(100)晶面有<100>晶向。
24.一种形成金属氧化物半导体晶体管的方法，包括提供基底，该基底上已形成栅极结构；于该栅极结构两侧的该基底中形成源极与漏极；于该基底上沉积压缩介电层，以覆盖该栅极结构与该源极与漏极，其中沉积该压缩介电层的方法包括在化学气相沉积工艺期间通入特定气体，其中该特定气体是选自包括氩气、氮气、氪气和氙气的其中一种气体或其组合；进行退火工艺；去除该压缩介电层；以及于各该栅极结构顶面以及该源极与漏极的表面形成金属硅化物层。
25.如权利要求24所述的形成金属氧化物半导体晶体管的方法，其中该特定气体是氩气和氮气的组合气体时，氩气流量包括在100sccm～5000sccm之间以及氮气流量包括在1000sccm～30000sccm之间。
26.如权利要求24所述的形成金属氧化物半导体晶体管的方法，其中该化学气相沉积工艺所采用的低频功率包括在50W～3000W之间。
27.如权利要求24所述的形成金属氧化物半导体晶体管的方法，其中所沉积的该压缩介电层包括氮化硅层、含碳的氮化硅层或含氧的氮化硅层。
28.如权利要求24所述的形成金属氧化物半导体晶体管的方法，其中该基底包括在(100)晶面有<100>晶向。
全文摘要
一种压缩性氮化物层的制造方法，包括进行一化学气相沉积工艺，以于一基底上形成一氮化物层，其特征是在化学气相沉积工艺期间通入特定气体，而这种特定气体是选自包括氩气、氮气、氪气和氙气的其中一种气体或其组合。由于添加上述特定气体，所以可降低压缩应力，并进而增加PMOS驱动电流增益。
文档编号H01L21/70GK101064254SQ200610077218
公开日2007年10月31日 申请日期2006年4月30日 优先权日2006年4月30日
发明者陈能国, 蔡腾群, 黄建中 申请人:联华电子股份有限公司