芯片排阻的制程方法

专利名称：芯片排阻的制程方法
技术领域：
本发明有关于一种芯片排阻结构与其制程方法，特别是有关于一 种防止电极发生电子迁移现象的芯片排阻结构与其制程方法。
背景技术：
参照图1A至图1D为传统的芯片排阻制程的俯视图。首先，如图 1A所示通过厚膜印刷方式将数个成对电极102印刷在氧化铝基板100 上，然后再印刷上数个电阻104于氧化铝基板100上而其两侧分别与 成对电极102相接，如图1B所示。接着，如图1C所示，印刷一第一 玻璃保护层覆盖氧化铝基板100与电极102的部分表面，以及电阻104。 经激光修整各个电阻达到预设的阻值范围内，而此经激光修整区域107 会裸露出部分金属如银等，再印刷一第二玻璃保护层108覆盖氧化铝 基板IOO与电极102的部分表面，以及第一保护层106，用以保护此激 光修整区域107，如图1D所示。然后，在氧化铝基板IOO侧边沾银胶 形成侧边电极。经切割成粒再镀上镍与锡后即为一个个芯片排阻。
现今电子产品的共同趋势为轻、薄、短、小，并内含的元件更多、 更为密集使得电子产品的功能与效率更为提升，当然对于芯片排阻来 说也无法脱离此趋势。随着此一趋势，芯片排阻内的电阻与电极也变 得更小且更为密集，故相邻电极间的距离也跟着变小。也因为电阻变 小使得与其相接的成对电极间的距离也跟着变小;相对的电极与电阻上 的激光修整区域间的距离也变小了。
如前述芯片排阻中的电极102大多使用银来做为电极材料，这是 因为银的导电性仅次于金而成本比金低很多。但是银电极随着相邻电 极间距离的縮小，相邻银电极102间的电子迁移而变得容易;换言之，
原本因相邻银电极的距离所造成电极102间电子迁移的困难度因距离
变小而跟着变小了，因此只要有一些湿气存在芯片排阻内或是较大的 电流通过，便容易发生电子迁移现象造成芯片排阻在工作时短路。
此外，这并非为芯片排阻的银电极102发生电子迁移现象的惟一 途径。由于电阻104变小使得与电阻104两侧连接的成对银电极102 间距离也跟着变小，使得此成对电极彼此之间容易发生电子迁移现象。 此为芯片排阻中银电极102发生电子迁移的另一途径。再者，通常在 制作芯片排阻的时候，利用激光来调整各个电阻104的阻值达到所要 求的阻值，而在电阻104上激光调整过后的区域107(激光调整区域)会 有金属，如银，裸露出来。此一裸露金属的激光调整区域107因电阻 104变小，而与银电极102之间的距离变小，使得银电极102容易与此 激光调整区域107发生电子迁移现象，此为电子迁移的又一途径。
因此，如何解决因上述问题所造成电极的电子迁移现象，导致芯 片排阻在工作时短路。此一问题为芯片排阻走向体积变小、密度变大 趋势所迫切需要解决的。

发明内容
鉴于上述的背景，本发明之一目的是提出一芯片排阻的制程方法， 可形成一屏障层完全覆盖银电极，解决芯片排阻在工作时，电极间及 与激光修整区域发生电子迁移而造成短路。
本发明的另一目的为提出一芯片排阻的制程方法，通过制做发生 电子迁移机率比较小的电极材料取代原本的银电极来解决电子迁移所 造成的短路问题。
根据上述的目的，本发明实施例之一提供一种芯片排阻的制程方 法，其中在一氧化铝基板上形成数个电阻与成对电极且彼此连接。覆 盖一第一保护层于部分电阻上，并且覆盖一屏障层于各电极上，再通
过激光调整各个电阻的阻值。然后，覆盖一层第二保护层，再将其切 割为一个个的芯片排阻。此制成方式用于针对用银材质作为电极的芯 片排阻，形成的屏障层将完全覆盖电极以阻止电极发生电极迁移现象。
本发明的另一实施例是提供一种芯片排阻的制程方法，形成发生 电子迁移机率比较小的电极来取代银电极。首先，在氧化铝基板上形 成数个电阻并以一第一保护层覆盖部分电阻。然后再利用溅镀或蒸镀
技术形成一种晶层(seedlayer)覆盖氧化铝基板、电阻及第一保护层，再 通过微影技术(photolithography)使预定做为电阻区域裸露出种晶层，并 镀上一镍或铜的电极层再洗掉光阻层与蚀刻种晶层而形成电极;或是先 利用一金属罩幕(metal mask)覆盖氧化铝基板仅裸露出预定做为电阻 接点(Contact)区域，再利用蒸镀或溅镀技术形成一附着层于预定做为电 极区域，然后形成一电极层即形成电极。再经激光调整各电阻的阻值 后覆盖一第二保护层，然后切割为一个个的芯片排阻。因为其电极材 质不为银电极而是以发生电子迁移机率比较小的金属材质代替，因此， 在芯片排阻工作时不会因电即发生电子迁移现象而导致短路。


图1A至图1D为已知的芯片排阻制程方法的俯视图。
图2A至图2E为本发明之一实施例的芯片排阻制程方法的俯视图。
图3A至图3H为本发明的另一实施例的芯片排阻制程方法的俯视图。
图4A至图4G为本发明的又另一实施例的芯片排阻制程方法的俯 视图。
图5A至图5F为本发明的芯片排阻的端面电极制程方法的立体示 意图。
图中符号说明 100氧化铝基板
102电极
104电阻
106第一保护层
108第二保护层
110电极层
112种晶层
114光阻
116金属罩幕
116a电极预定形成区域
118附着层
1条柱整列
2金属器具遮蔽涂布
3端面
4端面电极预定区域 1002芯片排阻
具体实施例方式
本发明的一些实施例会详细描述如下。然而，除了该详细描述外， 本发明还可以广泛地在其它的实施例施行。亦即，本发明的范围不受 限于已提出的实施例，而应本发明提出的申请专利范围为准。其次， 当本发明的实施例图标中的各元件或结构以单一元件或结构描述说明 时，不应以此作为有限定的认知，即如下的说明未特别强调数目上的 限制时本发明的精神与应用范围可推及多数个元件或结构并存的结构 与方法上。再者，在本说明书中，各元件的不同部分并没有依照尺寸 绘图。某些尺度与其它相关尺度相比已经被夸张或是简化，以提供更 清楚的描述和本发明的理解。而本发明所沿用的现有技艺，在此仅做 重点式的引用，以助本发明的阐述。
参照图2A至图2E为本发明之一实施例的俯视图，揭露制作具屏 壁层的芯片排阻的制成方法，此制程所制作的芯片排阻可减低电极发
生电子迁移而导致短路。首先，如图2A所示，通过厚膜印刷方式将数 个成对电极102印刷于一氧化铝基板100上。然后，通过厚膜印刷方 式将数个成对电阻104印刷于一氧化铝基板100上，并且分别与各成 对电极102相接，如图2B所示。覆盖一第一保护层106于氧化铝基板 100与电极102的部分表面，与电阻104上，如图2C所示。参照图2D， 在各个电极102上镀上一层屏壁层110完全覆盖电极102以防止或降 低其发生电子迁移现象，然后，再以激光调整各电阻104的阻值而在 第一保护层106上形成一金属裸露区域即前述的激光调整区域107。再 覆盖一第二保护层108于部分氧化铝基板100、部分电极102与部分第 一保护层106，如图2E。再经切割与制作端面电极后即完成芯片排阻 的制作。
上述芯片排阻的制程方法中，电极为银电极，所以具有良好导电 性但容易发生电子迁移。本实施例形成一屏障层110完全覆盖银电极 102，使各电极102不暴露于芯片电阻中而截断其电子迁移的途径，故 可防止或降低银电极102发生电子迁移现象。此屏壁层110为铜或镍 材质层，这些材质具有良好导电性又发生电子迁移的机率比银低所以 可阻断或降低银电极102电子迁移途径。此外，屏壁层110的形成方 法为将铜或是镍利用电镀法或无电镀法镀于银电极层102上，但不以 此为限。其次，第一保护层106与第二保护层108通过厚膜印刷上所 形成的绝缘材质，例如玻璃材质或是环氧化物材质。
参照图3A至图3H，为本发明的另一实施例揭露一芯片排阻的制 程方式。首先，将数个电阻104印刷至氧化铝基板100上，如图3A所 示。其次，印刷一第一保护层106覆盖氧化铝基板100与电阻104的 部分表面，而裸露出电阻104上预定与电极102连接部分，如图3B所 示。再者，形成一种晶层112覆盖氧化铝基板100、电阻104与第一保 护层106，如图3C所示。再利用微影技术制做出电极102的图案(即电 极预定形成区域)，包含先覆盖一光阻114于种晶层112上，如图3D 所示。再经由曝光与显影而在电极预定形成区域裸露出种晶层112而 形成电极102的图案，如图3E所示。
然后，以导电性良好且发生电子迁移机率比较小的金属材质，例 如铜或镍，形成一电极层110覆盖于电极预定形成区域内所裸露出种 晶层112上，如图3F所示。将光阻移除并利用蚀刻技术将未被电极层 IIO所覆盖的种晶层112移除而在预定形成电极位置形成电极，再通过 激光调整各电阻104的阻值而在第一保护层106上形成激光调整区域 107，如图3G所示。印刷一第二保护层108覆盖部分氧化铝基板100、 部分电极102与部分第一保护层106，如图3H。再经切割与制作端面 电极后即完成芯片排阻的制作。
此外，种晶层的形成方式包含先通过溅镀(sputter)或蒸镀等方式形 成一附着层(图中未示)覆盖氧化铝基板100、电阻104与第一保护层 106。然后，同样通过溅镀(sputter)或蒸镀等方式形成一金属层于此附着 层上。由此附着层与金属层构成种晶层112，其厚度在在100埃至4000 埃(Angstrom; A)范围。附着层可选自钛材质层(Ti)、铬材质层(Cr)、钛 钨复合材质层(TiW)、与镍铬复合材质层(NiCr)等材质层。至于金属层 则为铜或是镍材质层。
再者，电极层是通过溅镀或蒸镀方式所形成的铜材质层或镍材质 层，具良好导电性却不易在芯片排阻工作时因电极间距离过近与有湿 气而发生电子迁移。电极层的厚度可因实际的需要在0.05微米至20微 米(P m)范围。
通过本实施例所揭露的芯片排阻的制程方法，可以制做一芯片排 阻，其电极材质为铜或镍等导电性佳又不易电子迁移的材质，取代导 电性佳但易电子迁移的银电极。如此一来，便可根本解决银电极因发 生电子迁移现象而导致芯片排阻短路的问题。
参照图4A至图4G，本发明的又一实施例，揭露另一种形成铜或
镍电极取代银电极的芯片排阻制程方式。首先，将数个电阻104通过 厚膜印刷方式印刷至氧化铝基板100上，如图4A所示。同样以厚膜印 刷方式将第一保护层106覆盖于部分氧化铝基板100与部分电阻104， 但电阻104预定与电极102连接处为被覆盖而裸露，如图4B所示。
覆盖一具镂空图案的金属遮幕116(metalmask)，此一镂空图案定 义出电极预定形成区域116a并裸露出电阻104预定连接电极部分，而 其余部分则被覆盖，如图4C所示。形成一附着层118于电极区域116a 内覆盖氧化铝基板IOO与电阻104，如图4D所示。然后，形成一金属 层做为电极层IIO覆盖于附着层118上即完成电极102制做，如图4E 所示。将金属遮幕116移除并以激光调整各电阻104的阻值，如图4F 所示。印刷一第二保护层108覆盖部分氧化铝基板100、部分电极102 与部分第一保护层106，如图4G。再经切割与制作端面电极后即完成 芯片排阻的制作。
本实施例所揭露的附着层利用溅镀或蒸镀等方法形成的金属或金 属复合材质层，例如钛材质层(Ti)、铬材质层(Cr)、钛钨复合材质层 (TiW)、与镍铬复合材质层(NiCr)等材质层，其厚度在100埃至4000埃 (Angstrom ; A)范围。此外，电极层为通过溅镀或蒸镀等方法形成的铜 或镍金属层其厚度在0.1微米至5微米(u m)范围。
再者，上述的第一保护层106与第二保护层108通过厚膜印刷上 所形成的绝缘材质，例如玻璃材质或是环氧化物材质，但不以此为限。
此外，本发明对于芯片排阻的端面电极制作，以金属器具遮蔽然 后利用蒸镀或溅镀技术来制作电极的种晶层。首先以上述任一方法制 作芯片排阻1002于氧化铝基板上，如图5A所示。接着，将其做条状、 粒状的激光切割后，做条状剥离成一个个条柱，如图5B所示。然后， 将条柱堆栈成一整列1后，在此整列1的端面3覆盖一具有镂空图案 的金属器具遮蔽区域2，使端面电极预定区域3a对准镂空图案而裸露
出来，如图5C所示。再利用溅镀或是印刷方式制作端面电极5于端面
电极预定区域3a，并移开金属器具遮蔽罩2，如图5D所示。并且如图 5E所示，将条柱分离，待分离后再将条柱施以粒状剥离成为一个个分 离的芯片排阻，如图5F所示。最后再施以电镀镍与锡加厚电极与检验。
以上所述仅为本发明的较佳实施例，并非用以限定本发明的申请 专利范围。在不脱离本发明的实质内容的范畴内仍可予以变化而加以 实施，此等变化应仍属本发明的范围。因此，本发明的范畴由下列申 请专利范围所界定。
权利要求
1.一种芯片排组的制程方法，包含提供一氧化铝基板；以及形成数个电阻部分以及数个成对电极于该氧化铝基板上，该成对电极与部分该电阻相接，且该成对电极具有一屏障层。
2. 如权利要求l所述的芯片排阻的制程方法，更包含一形成该屏 障层步骤。
3. 如权利要求2所述的芯片排阻的制程方法，其中更形成一第一 保护层覆盖部分该基板、该电阻与部分该成对电极于该形成屏障层步 骤之前。
4. 如权利要求3所述的芯片排阻的制程方法，其中更形成一第二 保护层覆盖部分该基板、部分该第一保护层与部分该成对电极。
5. 如权利要求2所述的芯片排阻的制程方法，其中更包含形成一 第一保护层覆盖部分该基板、该电阻于该电阻形成之后，该成对电极 与屏障层步骤之前。
6. 如权利要求5所述的芯片排阻的制程方法，该形成该屏障层步 骤更包含形成一种晶层该氧化铝基板、该电阻与该第一保护层上。
7. 如权利要求6所述的芯片排阻的制程方法，其中该形成种晶层 步骤更包含形成一附着层于覆盖该氧化铝基板、该电阻与该第一保护层;以及 形成一金属层于该附着层上。
8. 如权利要求7所述的芯片排阻的制程方法，其中该形成附着层 的方法与该形成金属层的方法选自溅镀法与蒸镀法所组成的群组中。
9. 如权利要求7所述的芯片排阻的制程方法，其中所述的附着层 选自于钛材质层、铬材质层、钛钨复合材质层、与镍铬复合材质层所 组成的族群中。
10. 如权利要求7所述的芯片排阻的制程方法，其中所述的金属 层选自于铜材质层与镍材质层所组成的族群中。
11. 如权利要求7所述的芯片排阻的制程方法，其中所述的种晶 层的厚度在100埃至4000埃范围内。
12. 如权利要求6所述的芯片排阻的制程方法，其中该形成数个 成对电极步骤更包含涂盖一光阻层于该种晶层上；曝光该光阻，其通过一光罩将该光阻层图案化使电极预定形成区 域内的该种晶层暴露出来；形成一电极层覆盖于该预定形成该电极区域内的该种晶层上；移除该光阻而暴露出该氧化铝基板、该第一保护层、该电极与该 种晶层;以及移除裸露的该种晶层。
13. 如权利要求12所述的芯片排阻的制程方法，其中该电极层的 厚度在0.05微米至20微米范围内。
14.如权利要求1所述的芯片排阻的制程方法，该成对电极的形成 方法，包括覆盖一具镂空图案的金属遮幕于该氧化铝基板与该第一保护层， 该镂空图案区域为电极预定形成区域；形成一附着层于该预定形成该电极区域； 形成该电极层于该附着层上，其中该成对电极本身即可做为该屏障层；移除该金属遮幕；以及形成一第二保护层覆盖部分该基板、部分该第一保护层与部分该 成对电极。
15. 如权利要求14所述的芯片排阻的制程方法，其中该形成附着 层的方法选自溅镀法与蒸镀法所组成的群组中。
16. 如权利要求14所述的芯片排阻的制程方法，其中该电极层选 自于铜材质层与镍材质层所组成的族群中。
17. 如权利要求14所述的芯片排阻的制程方法，其中该电极层的 厚度在0.1微米至5微米范围内。
18. 如权利要求14所述的芯片排阻的制程方法，其中所述的种晶 层选自于钛材质层、铬材质层、钛钨复合材质层、与镍铬复合材质层 所组成的族群中。
19. 如权利要求14所述的芯片排阻的制程方法，其中所述的种晶 层的厚度在100埃至4000埃范围内。
20. 如权利要求1所述的芯片排阻的制程方法，该端面电极的制 作方法，包含作条状、粒状切割该氧化铝基板； 作条状剥离并整列；形成该端面电极的预定间隔距离，通过金属器具遮蔽罩法； 进行端面着膜通过真空镀膜法使未经该金属遮蔽的该端面得以着膜；粒状剥离； 电镀;以及 检验。
21. 如权利要求20所述的芯片排阻的制程方法，其中该真空镀膜 法为溅镀着膜。
22. 如权利要求20所述的芯片排阻的制程方法，其中该金属器具 遮蔽罩使用的遮蔽材料为金属材质。
23. 如权利要求20所述的芯片排阻的制程方法，其中该金属器具 遮蔽法使用的遮蔽涂布材料为陶瓷材质。
全文摘要
本发明提供一种芯片排阻的制程方法，可以解决银电极因电子迁移导致芯片排阻短路的问题。通过本发明所揭露的制程方法，在银电极上形成一屏障层完全覆盖银电极而防止电子迁移。或是，利用本发明的另一制程方法形成铜或镍电极取代银电极来解决银电极的电子迁移问题。
文档编号H01L21/60GK101097858SQ20061009571
公开日2008年1月2日 申请日期2006年6月28日 优先权日2006年6月28日
发明者刘子豪, 刘春条, 彭文龙, 林鸿铭, 萧铭河 申请人:乾坤科技股份有限公司