通孔的形成方法

专利名称：通孔的形成方法
技术领域：
本发明涉及半导体制造技术领域，特別涉及一种通孔的形成方法。
背景技术：
随着集成电路的制作向超大规模集成电路(ULSI)发展，其内部的 电路密度越来越大，所含元件数量不断增加，使得晶片的表面无法提供 足够的面积来制作所需的互连线(Interconnect)。为了配合元件缩小后 所增加的互连线需求，利用通孔实现的两层以上的多层金属互连线的设 计，成为超大规模集成电膝忮术所必须采用的方法。
传统的金属互连是由铝金属制作实现的，但随着集成电路芯片中器 件特征尺寸的不断缩小，金属连线中的电流密度不断增大，响应时间不 断缩短，传统铝互连线已达到工艺极限。当工艺尺寸小于130nm以后，传 统的铝互连线技术已逐渐被铜互连线技术所取代。与铝金属相比，铜金 属的电阻率更低、电迁移寿命更长，利用铜工艺制作金属互连线可以降 低互连线的RC延迟、改善电迁移等引起的可靠性问题。但是，采用铜工 艺制作互连线也存在两个问题 一是铜的扩散速度较快，二是铜的刻蚀 困难，因此，其所适用的工艺制作方法与铝工艺完全不同。
图l为说明现有的铜金属互连线制作方法的器件剖面示意图，如图l 所示，铜金属互连线通常是利用大马士革的方法形成，首先，在衬底101 上形成第一铜金属层102，然后，在该金属层102上沉积层间介电层1(B; 接着，在该层间介电层103上光刻出通孔图案，并刻蚀形成通孔；再接着， 为使填充的铜金属与通孔側壁的介电层粘附性良好，同时，防止铜金属 向介电层内扩散，在填充金属前先沉积一层粘附层104，该粘附层通常可 由Ta/TaN组合物形成。然后，在通孔内形成铜的晶种层，再利用电镀的 方法在通孔内填充铜金属105，并形成第二金属层。该种金属互连结构可
以实现不同金属层之间的电连通，其形成质量对于电路的性能影响很大，
直接会影响到电路的电特性、RC延迟、工作速度等多个性能参数。
影响多层金属互连线形成质量的重要因素之一是应力，在金属线上
往往存在着应力梯度由于金属与介电材料的热膨胀系数差异相当大， 当多层金属互连线结构所处的环境的温度产生较大的变化时，金属互连 线与层间介电层所受到的热应力差异也会较大，结果使得多层金属互连 线结构内产生所谓的应力迁移，导致元件的使用寿命变短。
为解决这一应力迁移现象引起的金属互连线结构形成质量变差的问 题，申请号为200420118360.3的中国专利申请公开了 一种降低应力迁移的 多层金属互连线的布局，其在金属层上设置介电沟槽，避免了因热应力 而导致的在通孔内的介电层与金属层之间产生裂缝，甚至造成电路断路 的问题，提高了产品的可靠性。
但是，除上述因金属与介电材料热膨胀系数不同引起的应力外，还 有其他原因会在金属互连线上产生应力制作层间的金属内连线时，在 通孔的底部形成的粘附层表现为压应力，而填充的金属表现为张应力， 这就使得在上、下两层金属相连的粘附层处具有较大的应力。因此，在 高温下，铜金属内的晶格缺陷会向应力小的地方迁移，结果导致位于通 孔下方的两层金属的交接处的金属出现了空洞(SIV， Stress induced void),这一SIV的出现会导致金属互连结构在高温下的热稳定性及可靠 性下降，寿命缩短。
图2为说明现有的铜金属互连线在高温处理后的器件剖面示意图， 如图2所示，经过高温处理后，在通孔的底部一一上、下两层铜金属的 交界处，产生了空洞201,该SIV的出现，会导致两层金属连接间的接 触电阻值上升，表现为金属互连线的热稳定性和可靠性较差，寿命较短。

发明内容
本发明提供一种通孔的形成方法，该方法改善了上、下两层金属间
的连接质量，可以提高金属互连线结构的热稳定性和可靠性。
本发明提供的一种通孔的形成方法，包括步骤 提供表面具有第 一金属层的衬底；
在所述衬底上沉积介电层，并在所述介电层上形成通孔开口，且所
述通孔开口的底部与所述第一金属层相连；
在所述介电层上和所述通孔开口的侧壁及底部沉积具有第一厚度 的粘附层；
利用等离子体轰击去除所述通孔开口底部的粘附层； 沉积具有第二厚度的粘附层，且所述第二厚度小于所述第 一厚度； 在所述介电层上和通孔开口内形成第二金属层。 其中，所述第一厚度在100至300A之间，所述第二厚度在30至 80 A之间。
其中，所述粘附层由物理气相沉积方法形成。 其中，所述第一、第二金属层为铜金属，所述粘附层为Ta/TaN。 另外，在沉积具有第二厚度的粘附层后，填充金属前，还可以包括 步骤
利用物理气相沉积方法生长一层晶种层。
本发明具有相同或相应技术特征的另 一种通孔的形成方法，包括步
骤
提供衬底，所述衬底表面具有第一金属层和第二金属层，且所述第 一和第二金属层之间由第 一介电层相隔离；
在所述衬底上沉积第二介电层，并在所述第二介电层上形成通孔开 口 ，且所述通孔开口的底部与所述第二金属层相连；
在所述第二介电层上和所述通孔开口的侧壁及底部沉积具有第一 厚度的粘附层；
利用等离子体轰击去除所述通孔开口底部的粘附层；
沉积具有第二厚度的粘附层，且所述第二厚度小于所述第一厚度；
在所述第二介电层上和通孔开口内形成第三金属层。
其中，所述第一介电层和第二介电层分别由黑钻石和未掺杂的二氧 化硅形成。
其中，所述第一厚度在100至300A之间，所述第二厚度在10至 50A之间。
其中，所述第一、第二金属层为铜金属，所述粘附层为Ta/TaN。 此外，在沉积具有第二厚度的粘附层后，填充金属前，还可以包括 步骤
利用物理气相沉积方法生长一层晶种层。 与现有技术相比，本发明具有以下优点
本发明的通孔的形成方法，通过减薄通孔底部的粘附层厚度，有效 降低了两层金属间的应力，使得高温处理后，在通孔底部，两层金属相 接之处不产生或仅产生少量的SIV，改善了多层金属互连线结构的热稳 定性，可靠性，延长了其使用寿命。


图1为说明现有的铜金属互连线制作方法的器件剖面示意图； 图2为说明现有的铜金属互连线在高温处理后的器件剖面示意图； 图3为SM测试结构的示意图4A至4E为说明本发明第一实施例的通孔形成方法的器件剖面
图5为说明本发明第一实施例的通孔形成方法的流程图6为两层层间介电层之间的应力随温度变化的曲线
图7A至7E为说明本发明第二实施例的通孔形成方法的器件剖面
图8为说明本发明第二实施例的通孔形成方法的流程图。
具体实施例方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附 图对本发明的具体实施方式
做详细的说明。
本发明的处理方法可^^皮广泛地应用到许多应用中，并且可利用许多适 当的材料制作，下面是通过较佳的实施例来加以说明，当然本发明并不 局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无 疑地涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细描述，在详述本发明实施例时， 为了便于说明，表示器件结构的剖面图会不依一般比例作局部放大，不 应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽 度及深度的三维空间尺寸。
现代半导体器件制作中，需要制作大量的通孔，以实现多层金属间 的互连，该多层金属的互连质量对电路的整体性能至关重要。为确保多 层金属互连线结构的形成质量，在半导体制造业中通常会采用应力迁移
(SM， Stress Migration)测试方法对其进行检测。所谓SM测试方法是 将待测多层金属互连线结构置于一个恒定高温的环境下，并记录该金属 互连线结构在不同时间下的电阻值变化，通过测试得到的高温处理前后 电阻值的变化，可以得知多层金属互连线结构中的应力迁移变化，从而 判断该金属层的形成质量是否能够满足要求。
图3为SM测试结构的示意图，器件制作时，可以同时在衬底上形 成SM测试结构，对其的测试结果可以反映正式器件中对应结构的形成 质量。如图3所示，该SM测试结构是由上、下金属层301、 302及其 之间的通孔组成，SM测试时可采用两探针法或四探针法，在上、下层 金属上分别加上正、负电压，以测试其电阻值，该SM测试结果可以反
映器件中金属互连线结构的形成质量。
通常SM测试的最低要求为在150至200°C的温度下，烘烤1000 小时，电阻值的变化小于20%，为确保产品的质量，生产中通常要求这 一变化至少小于10%，且越小越好。SM测试的电阻包括两部分 一是 上、下金属层间的接触电阻，二是单层金属层内的方块电阻，前者的阻 值要比后者大得多，对SM测试结果的影响也更为明显。对图l所示的 金属互连线结构进行SM测试，其在加温前、后的电阻值变化率大约在 10%左右，对生产而言，还是希望能进一步降低这一电阻变化率，以提 高金属互连线的可靠性及寿命。分析高温处理前后，这一较高电阻变化 率出现的原因，应该是由于在高温处理后，在其通孔的底部出现了如图 2所示的SIV空洞所引起的，因此，要改善这一测试结果，就要先减少 或消除在通孔底部出现的图2中所示的SIV。
本发明公开了 一种通孔的形成方法，对通孔的形成方法进行了改 进，有效减少了通孔底部出现SIV的数量。图4A至4E为说明本发明 第一实施例的通孔形成方法的器件剖面图，图5为说明本发明第一实施 例的通孔形成方法的流程图，下面结合图4A至4E和图5对本发明的 第 一实施例进行详细介绍。
图4A为形成通孔开口后的器件剖面图，如图4A所示，制作通孔 时，先提供表面具有第一金属层102的衬底101 ( S501 )，该金属层102 通常为铜；接着，在该衬底上沉积一层层间介电层103,该介电层通常 是由化学气相沉积方法形成的未掺杂的氧化硅(USG )或黑钻石(BD ), 其中，BD的K值较低，但机械强度较差，吸水性强， 一般用于位于中 间的多层金属结构中的层间隔离。
形成层间介电层103后，再对其进行光刻、刻蚀，形成通孔开口 110 (S502)，其中，通孔开口 IIO的底部与第一金属层102相连。
接着，在介电层103上和所述通孔开口 110的侧壁及底部沉积一层
具有第一厚度的粘附层(S503 )。图4B为形成粘附层后的器件剖面图， 如图4B所示，为了防止通孔内填充的铜金属向介电层扩散，同时也为 了提高铜金属与介电层间的粘附性，在填充铜金属之前，先要在通孔内 沉积一层粘附层104。该粘附层通常可以由Ta/TaN组合物形成，其第一 厚度大约在100至300A之间，如果过薄，不能起到阻挡铜扩散、增强 粘附性的作用，如果太厚，则可能会导致通孔电阻升高。该粘附层的形 成通常是利用物理气相沉积方法(PVD， Physical Vapor Deposition )实 现。在沉积该粘附层之前，也可以增加一步预清洁步骤，该步骤是利用 氢或氩等离子体对衬底进行处理，以去除曝露的第一金属层102表面的 氧化铜，提高接触质量。该预清洁步骤可以在生长粘附层的物理气相沉 积室中在位完成。
本步粘附层形成后，通孔底部的粘附层104的厚度较大，这会大大 增加通孔的接触电阻，对互连线结构的电性能不利。另外，底部粘附层 较厚还会导致两层金属间的应力较大，这样，在经过高温处理后，在两 层金属连接处(通孔底部粘附层附近)的铜金属会出现SIV,因此，在 SM测试时，会出现电阻升高较多的情况。为避免上述情况的发生，希 望能去除或减薄位于通孔底部的粘附层，同时，为了确保通孔侧壁粘附 层的粘附与阻挡作用，要保持或加大侧壁处的粘附层厚度。为实现这一 目的，在形成粘附层后，对其又进行了反溅射(re-sputter)处理。
图4C为进行反溅射处理后的器件剖面图，在形成粘附层后，利用 等离子体轰击对其进行反溅射处理以去除位于通孔开口底部的粘附层 (S504)，该步等离子体轰击也可以在同一PVD设备中进行，所用等离 子体通常为氩等离子体。如图4C所示，在反溅射处理后，粘附层进行 了重新分布，形成了具有新的形貌的粘附层401:通孔底部的粘附层被 打至通孔的侧壁上，露出了与通孔底部相连的下层的第一金属层102, 同时，因底部的粘附层被打到侧壁上，侧壁的某些位置处的粘附层会变 厚，提高了粘附、阻挡的效果。但是，在这一处理过程中，侧壁上的部分位置处的粘附层也会被打 去，变薄，结果不能保证其对铜金属的阻挡和粘附效果。为了修复通孔 侧壁上被部分去除或减薄的粘附层，后面还要再沉积一薄层粘附层。
图4D为修复粘附层后的器件剖面图，如图4D所示，为修补通孔 侧壁被破坏的粘附层，在反溅射处理后再在位进行一次极短时间的修复 过程(flash time )，沉积具有第二厚度的粘附层(S505 )。因为在S504 的反溅射处理过程中，通孔底部的粘附层已经被去除了，因此，实际上 决定最终形成的通孔底部的粘附层厚度的是本步的所沉积的粘附层的 厚度，即第二厚度。如果对本步修复时粘附层的厚度进行严格控制，可 以达到减小上、下两层金属间的应力的目的，有效緩解通孔底部在高温 处理后出现SIV的问题。为此，本实施例中，本步的沉积的第二厚度要 远远小于在S503中的粘附层的第一厚度，可以设置在30至80A之间， 如50A,既可以达到修复通孔侧壁的目的，也可以仅在通孔底部形成很 薄的粘附层，减小两层金属接触处的应力。要控制沉积厚度，可以通过 减小反应气体流量、腔室压强等方法来实现，但最简单的方法还是通过 对沉积时间的控制来实现。本步中对沉积时间的控制很严格， 一般不要 超过15秒的时间，较优的沉积时间为5至10秒，如8秒。如图4D所 示，本步修复步骤完成后，形成了具有新形貌的修复后粘附层402,该 粘附层在位于通孔侧壁处较厚，在位于通孔底部则很薄，可以在确保粘 附和阻挡效果的情况下，减小金属互连结构的应力，因此，对其进行高温处理后，在通孔底部附近出现的SIV会明显减少，甚至消除。
然后，可以进入第二金属层的形成过程，由于第二金属层为铜材料， 其是利用化学电镀的方法形成的，因此，在电镀前，需要先在村底表面 形成铜晶种层。本实施例中，在对粘附层进行修复后，还在同一 PVD 设备中进行了铜晶种层的生长，该层厚度大约在1500A左右，为电镀形 成第二金属层作好准备。
图4E为形成第二金属层后的器件剖面图，如图4E所示，利用化学 电镀的方法在衬底表面形成第二金属层(S506)，同时，通孔内也被该 第二金属层填充，采用本发明的上述方法形成的位于通孔内的第二金属 层105与其下层的第一金属层102之间的粘附层402很薄，可以有效降 价该金属互连结构的应力，提高其热稳定性及可靠性。
形成第二金属层105后，可以进行化学机械研磨，以去除位于层间 介电层103通孔上的铜和粘附层402,仅在通孔内保留下铜连线。至此， 连接上、下两层的通孔形成。
上述本发明的第一实施例说明了如何通过减薄通孔底层的粘附层 厚度降低两层金属层间的应力，以提高金属互连结构的热稳定性。事实 上，除了两层金属与粘附层之间的应力会引起SIV的出现，当上、下两 层层间介电层选材不同时，也会在层间产生较大的应力，同样会在层间 两金属层的交界处形成SIV，导致金属互连线结构性能的下降，图6为 两层层间介电层之间的应力随温度变化的曲线，如图6所示，图中橫坐 标表示的是加热温度的变化，纵坐标表示的是两层介电层间应力随温度 的变化。其中，601为两层层间介电层均为BD层的情况，602为两层 分别为黑钻石(BD)和未掺杂的氧化硅(USG)的情况，可以看到， 当两层介电层材料不同时，两层介质层间也会具有较大的应力，且该应 力会随着温度的升高而增大。这同样会在两层金属层交界处引发空洞出
能有所改善，本发明的第二实施例就针对这种情况进行了说明。
图7A至7E为说明本发明第二实施例的通孔形成方法的器件剖面 图，下面结合图7A至7E对本发明的第二实施例进行详细说明。
图7A为形成通孔开口后的器件剖面图，如图7A所示，本实施例 中所提供的衬底表面已形成了多层金属互连结构，在衬底101上具有第 一金属层102，第二金属层105，且在第一和第二金属层间由第一层间 介电层103隔离，并通过在第一层间介电层103内形成通孔实现了第一 和第二金属层间的互连，该通孔可以采用与本发明的第一实施例中的形
成方法形成。本实施例中，位于第一、第二金属层间的第一层间介电层
103选用的材料为BD，其K值较低，对降低电路RC延迟有利。
为了在第二金属层上再制作第三金属层，首先要在上述衬底的表面 沉积一层第二层间介电层701，该介电层位于金属互连结构的顶层，为 了弥补BD的机械强度差、吸水强的问题，位于顶层的该第二层间介电 层701采用了由化学气相沉积方法形成的未掺杂的氧化硅(USG)。其 与下层的第一层间介质层间会产生较大的应力。
形成该第二层间介电层701后，再对其进行光刻、刻蚀，形成通孔 开口 710,其中，通孔开口 710的底部与第二金属层105相连。
接着，为了防止通孔内填充的铜金属向介电层扩散，同时也为了提 高铜金属与介电层间的粘附性，在填充铜金属之前，先在第二介电层701 上和通孔开口 710的侧壁及底部沉积一层具有第一厚度的粘附层702。 图7B为形成粘附层后的器件剖面图，如图7B所示，该粘附层702由 Ta/TaN组合物形成，第一厚度大约在100至300A之间，如果过薄，不 能起到阻挡铜扩散、增强粘附性的作用，如果太厚，则可能会导致通孔 电阻升高。在沉积该粘附层702之前，也可以增加一步预清洁步骤，该 步骤是利用氢或氩等离子体对衬底进行处理，以去除曝露的第二金属层 105表面的氧化铜，提高接触质量。
形成粘附层后，通孔底部的粘附层702的厚度较大，为去除或减薄 位于通孔底部的粘附层，进行了反溅射(re-sputter)处理。
图7C为进行反溅射处理后的器件剖面图，如图7C所示，在形成 粘附层后，利用等离子体轰击对其进行反溅射处理以去除位于通孔开口 底部的粘附层，以实现通孔内粘附层的重新分布，重新分布后的粘附层 703的情况为通孔底部的粘附层被打至通孔的侧壁上，露出了与通孔 底部相连的下层的第二金属层105,同时，因底部的粘附层被打到侧壁 上，侧壁的某些位置处的粘附层会变厚。为了修复在这一反溅射处理过
程中，侧壁上的部分位置处被打去，变薄的粘附层，随后还要再修复一 次粘附层。
图7D为修复粘附层后的器件剖面图，如图7D所示，为修补通孔 侧壁被破坏的粘附层，在反溅射处理后再在位进行一次极短时间的修复 沉积过程。本步沉积了具有第二厚度的的粘附层，该第二厚度决定了最 终在通孔底部形成的的粘附层厚度。本实施例中，除了两层金属间粘附 层的存在引起的应力外，还由于第一介电层与第二介电层不同，产生了 额外的应力，因此，本实施例中，在第二金属层105和上层金属之间会 产生更大的应力，热处理后，会产生更多的SIV。为此，本实施例中， 对通孔底部粘附层的厚度控制更为关#:。
为减小第二、第三金属层间的总应力，本实施例中沉积的第二厚度 大约在IO至50A之间，如为30A。其对沉积时间的控制要求更为严格， 一般不要超过IO秒的时间，较优的沉积时间为3至8秒，此时，形成 的修复后的粘附层较为理想。如图7D所示，本步修复步骤完成后，形 成了具有新形貌的修复后粘附层704，该粘附层在位于通孔侧壁处较厚， 在位于通孔底部则4艮薄，可以在确保粘附和阻挡效果的情况下，减小金 属互连结构的应力，因此，对其进行高温处理后，在通孔底部附近出现 的SIV会明显减少，甚至消除。
然后，可以进入第三金属层的形成过程，先在衬底表面形成铜晶种 层。本实施例中，在制作完粘附层后，在位进行了铜晶种层的生长，该 层厚度大约在1500A左右，为电镀形成第三金属层作好了准备。
图7E为形成第三金属层后的器件剖面图，如图7E所示，利用化学 电镀的方法在衬底表面形成第三金属层，同时，通孔内也被该第三金属 层填充，采用本发明的上述方法形成的位于通孔内的第三金属层705与 其下层的第一金属层102之间的粘附层402很薄，可以有效降价该金属 互连结构的应力，提高其热稳定性及可靠性。
由上述本发明的第一、二实施例可以看出，通孔中粘附层的厚度往 往是一个折衷值，既要满足阻挡铜扩散、粘附金属与介电层的要求，又 要防止其过厚引发的应力等一系列的问题。本发明的通孔形成方法，对 不同结构的通孔内的粘附层的制作采用了不同的工艺条件，在通孔底部 形成了不同厚度的粘附层，以实现最优地兼顾上述要求的目的。当应力 较小时，对修复粘附层时生长的第二厚度的粘附层的控制可以较宽，反 之，当结构中存在的应力较大时，对该粘附层的厚度就要进行更加严格 的控制。
本发明第一实施例适用于通孔所在的层间介电层与位于其上、下的 介电层为同一介电材料的情况，本发明的第二实施例则适用于通孔所在 的介电层材料与位于其上或下层的介电层选材不同的情况。后者在通孔 处产生的应力更大，为有效减弱这一应力对金属互连线结构的影响，需 对其通孔底部的粘附层厚度进行更严格的控制。
图8为采用本发明的通孔形成方法前后的金属互连线结构的SM测 试结果。其中，本次SM测试条件为在200。C下烘烤500小时。如图8 所示，图中横坐标为在此SM测试条件下金属互连线结构的电阻变化率， 纵坐标为对应某一电阻变化率的器件所占的百分比。801为采用本发明 的通孔形成方法前的金属互连线结构的SM测试结果，802为采用本发 明的通孔形成方法后的金属互连线结构的SM测试结果。该金属互连线 结构属于本发明第二实施例中所述的情况，其上、下两层介电层分别选 用了不同的介电材料一一USG和BD。可以看出，未采用本发明方法制 作通孔的金属互连线结构，在200。C下烘烤500小时后，其电阻变化率 达到8%，而采用本发明方法制作的通孔的互连线结构，变化率还不到 4%，证明了采用本发明方法制作的结构应力有所降低，热稳定性有所 提高。
本发明的通孔的形成方法，通过减薄通孔底部的粘附层厚度，有效 降低了两层金属间的应力，改善了多层金属互连线结构的热稳定性，可
靠性，延长了其使用寿命。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明， 任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能 的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的 范围为准。
权利要求
1. 一种通孔的形成方法，包括步骤提供表面具有第一金属层的衬底；在所述衬底上沉积介电层，并在所述介电层上形成通孔开口，且所述通孔开口的底部与所述第一金属层相连；在所述介电层上和所述通孔开口的侧壁及底部沉积具有第一厚度的粘附层；利用等离子体轰击去除所述通孔开口底部的粘附层；沉积具有第二厚度的粘附层，且所述第二厚度小于所述第一厚度；在所述介电层上和通孔开口内形成第二金属层。
2、 如权利要求1所述的形成方法，其特征在于所述第一厚度在 100至300A之间。
3、 如权利要求1所述的形成方法，其特征在于所述第二厚度在 30至80 A之间。
4、 如权利要求1所述的形成方法，其特征在于所述粘附层由物 理气相沉积方法形成。
5、 如权利要求1所述的形成方法，其特征在于所述第一、第二 金属层为铜金属，所述粘附层为Ta/TaN。
6、 如权利要求1所述的形成方法，其特征在于在沉积具有第二 厚度的粘附层后，填充金属前，还包括步骤利用物理气相沉积方法生长一层晶种层。
7、 一种通孔的形成方法，包括步骤提供衬底，所述衬底表面具有第一金属层和第二金属层，且所述第 一和第二金属层之间由第 一介电层相隔离；在所述衬底上沉积第二介电层，并在所述第二介电层上形成通孔开 口，且所述通孔开口的底部与所述第二金属层相连；在所述第二介电层上和所述通孔开口的侧壁及底部沉积具有第一厚度的粘附层；利用等离子体轰击去除所述通孔开口底部的粘附层； 沉积具有第二厚度的粘附层，且所述第二厚度小于所述第一厚度； 在所述第二介电层上和通孔开口内形成第三金属层。
8、 如权利要求7所述的形成方法，其特征在于所述第一介电层 和第二介电层分别由黑钻石和未掺杂的二氧化硅形成。
9、 如权利要求7所述的形成方法，其特征在于所述第一厚度在 100至300A之间。
10、 如权利要求7所述的形成方法，其特征在于所述第二厚度在 10至50 A之间。
11、 如权利要求7所述的形成方法，其特征在于所述第一、第二 金属层为铜金属，所述粘附层为Ta/TaN。
12、 如权利要求7所述的形成方法，其特征在于在沉积具有第二 厚度的粘附层后，填充金属前，还包括步骤利用物理气相沉积方法生长一层晶种层。
全文摘要
本发明公开了一种通孔的形成方法，包括步骤提供表面具有第一金属层的衬底；在所述衬底上沉积介电层，并在所述介电层上形成通孔开口，且所述通孔开口的底部与所述第一金属层相连；在所述介电层上和所述通孔开口的侧壁及底部沉积具有第一厚度的粘附层；利用等离子体轰击去除所述通孔开口底部的粘附层；沉积具有第二厚度的粘附层，且所述第二厚度小于所述第一厚度；在所述介电层上和通孔开口内形成第二金属层。本发明的通孔的形成方法，降低了两层金属间的应力，改善了多层金属互连线的热稳定性，可靠性，延长了其使用寿命。
文档编号H01L21/768GK101207066SQ20061014779
公开日2008年6月25日 申请日期2006年12月22日 优先权日2006年12月22日
发明者琪 王 申请人:中芯国际集成电路制造(上海)有限公司