专利名称：静态随机存储器及其制造方法
技术领域：
本发明涉及一种静态随机存储器(Random Access Memory简称SRAM)以及制造该存储器的方法。
背景技术：
SRAM器件是一种能使用锁存的方式(latch manner)在电路中存储数据的存储器件。该SRAM器件运行速度高且耗电小，并且与动态随机存储(dynamic random access memory，简称DRAM)器不同，它不需更新所存储的信息。
通常，SRAM器件包括两个下拉(pull-down)器件、两个存取器件，以及两个上拉(pull-up)器件。该SRAM器件分为完全互补金属氧化物半导体(Complementary Metal-Oxide Semiconductor，简称CMOS)型、高负载电阻(high load resistor简称HLR)型、以及薄膜晶体管(thin film transistor，简称TFT)型。在完全CMOS型SRAM器件中，p沟道体金属氧化物半导体场效应晶体管(MOSFET)起上拉器件的作用。在HLR型SRAM器件中，具有较高电阻值的多晶硅层起上拉器件的作用。在TFT型SRAM器件中，p沟道多晶硅薄膜晶体管起上拉器件的作用。在此，由于TFT型的SRAM器件可以显著地减小单元体积，因此方便其用于作为个人存储器件使用的半导体存储器件。
图1为示出根据现有技术的SRAM的电路图。在图1中，p型金属氧化物半导体(PMOS)薄膜晶体管作为电阻器件使用。
请参阅图1，图1为根据现有技术的SRAM单元，该单元包括N沟道存取MOS晶体管Ta1和Ta2，P沟道薄膜晶体管Tf1和Tf2，以及N沟道驱动MOS晶体管Td1和Td2。当字线WL被激活时，N沟道存取MOS晶体管Ta1和Ta2将位线BL和位线条1BL连接至存储器单元的第一节点N1和第二节点N2。P沟道薄膜晶体管Tf1和Tf2连接在电源Vcc以及第一节点N1和第二节点N2之间。N沟道驱动MOS晶体管Td1和Td2连接在第一节点N1和第二节点N2以及接地源Vss之间。在此，P沟道薄膜晶体管Tf1和驱动晶体管Td1由第二节点N2的信号控制，并且向第一节点N1提供电源Vcc的电压和接地源Vss的电压。以同样的方式，P沟道薄膜晶体管Tf2和驱动晶体管Td2由第一节点N1的信号控制，并且向第二节点N2提供电源Vcc的电压和接地源Vss的电压。
第一节点N1是作为存取器件的N沟道存取MOS晶体管Ta1、作为下拉器件的N沟道驱动MOS晶体管Td1以及作为上拉器件的P沟道薄膜晶体管Tf1的连接点以存储数据。而且，第二节点N2是N沟道存取MOS晶体管Ta2、N沟道驱动MOS晶体管Td2以及P沟道薄膜晶体管Tf2的连接点以存储数据。
SRAM有多种结构。包括6个晶体管的完全CMOS型SRAM被广泛使用。由于完全CMOS型SRAM具有较大的面积，所以，其需要TFT以提高存储器单元的集成度。传统的提高存储器单元集成度的SRAM结构是非对称的，其能够损坏存储器单元的稳定性并且降低存储器件的产量。
发明内容
因此，本发明涉及一种SRAM器件以及制造该器件的方法，其能基本上克服现有技术的一个或多个问题。
本发明的目的在于提供一种SRAM器件以及制造该器件的方法，其可以通过确保其对称性同时提高集成度而提高器件的产量。
本发明的其它优点、目的和特性将在后续的说明书部分详细阐述，本领域的技术人员在对以下进行分析或从本发明的实践学习而清楚。本发明的目的和其它优点可以通过书面说明和权利要求书以及附图特别指出的结构实现并获得。
为了实现本发明的这些目的和其它优点并且根据本发明的目标，如在此具体实施并宽泛描述，本发明提供一种SRAM器件，其包括由N沟道MOS晶体管构成的第一存取晶体管和第二存取晶体管；由N沟道MOS晶体管构成的第一驱动晶体管和第二驱动晶体管；以及起上拉器件作用的第一P沟道薄膜晶体管和第二P沟道薄膜晶体管，还包括阱，其通过注入与半导体衬底的导电性相反的掺杂剂形成在该半导体衬底中；第一有源区，该第一存取晶体管的漏极和第一驱动晶体管的漏极形成于该第一有源区中；第二有源区，该第二存取晶体管的漏极和第二驱动晶体管的漏极形成于该第二有源区中；以及凹槽线，其用于使该第一有源区和该第二有源区彼此隔离，其中该第一存取晶体管、该第一驱动晶体管、该第一P沟道薄膜晶体管基于该凹槽线的中点相对于该第二存取晶体管、该第二驱动晶体管、以及该第二P沟道薄膜晶体管点对称地形成。
本发明的另一方案中，本发明提供一种制造SRAM器件的方法，其中该SRAM器件包括由N沟道MOS晶体管构成的第一存取晶体管和第二存取晶体管；由N沟道MOS晶体管构成的第一驱动晶体管和第二驱动晶体管；以及起上拉器件作用的第一P沟道薄膜晶体管和第二P沟道薄膜晶体管，该方法包括将与半导体衬底的导电性相反的掺杂剂注入该半导体衬底中以形成阱；在该半导体衬底上限定有源区；在该有源区中形成相对的第一沟槽和第二沟槽；形成该第一驱动晶体管的栅极和该第二驱动晶体管的栅极，所述的栅极分别埋设在该第一沟槽和该第二沟槽中；在该半导体衬底上形成该第一存取晶体管的栅极和该第二存取晶体管的栅极；在整个该有源区中注入掺杂剂；以及形成用于使第一有源区和第二有源区彼此隔离的凹槽线，在该第一有源区中形成该第一存取晶体管和该第一驱动晶体管的结，以及在该第二有源区中形成该第二存取晶体管和该第二驱动晶体管的结。
应当理解的是，本发明的以上概括的描述和以下详细的描述是示例性和解释性的，且旨在对本发明所要求权利的更进一步解释。
所包括的附图用于对本发明提供更进一步的理解，且并入以及构成该申请的一部分，其示出了本发明的实施例并结合说明书旨在解释本发明的原理。在附图中图1为示出根据现有技术的SRAM的电路图。在图1中，PMOS薄膜晶体管用于作为电阻器件。
图2A、图3A、和图4A为示出根据工艺顺序的本发明SRAM器件结构的布局图。
图2B、图3B和图4B为沿图2A、图3A和图4A中沿线I-I剖切的SRAM器件截面图。
具体实施例方式
现将详细参考本发明的优选实施例，其实例在附图中示出。在所有附图中所使用的相同附图标记表示相同的或类似的部件。
在下文中，将参考附图描述根据本发明实施例的一种SRAM器件以及制造该器件的方法。
在根据本发明的实施例中，“形成在各层上”的语句表示直接地或间接地形成在各层上。
根据本发明的SRAM的电路图与图1示出的电路图相同。图2A、图3A和图4A为根据加工顺序示出的本发明SRAM器件结构的布局图。图2B、图3B和图4B为沿图2A、图3A和图4A中的线I-I剖切的SRAM器件截面图。
请参阅图2A和图2B，将与半导体衬底的导电性相反的掺杂剂(即，P型)注入N型半导体衬底100形成阱101。在衬底100上形成器件隔离层104以限定有源区102。
接下来，如图2B所示，为了形成第二驱动晶体管Td2，沟槽120a形成在衬底上。尽管在图2B中未示出，另一个沟槽可形成在第一驱动晶体管Td1将形成的区域中。接着，氧化衬底100以围绕沟槽形成栅极氧化层(gate oxidelayer)121，其中第一驱动晶体管Td1和第二驱动晶体管Td2将形成在该沟槽中。而且，在该衬底100上沉积多晶硅层并图案化该多晶硅层以形成第一驱动晶体管Td1的栅极110和第二驱动晶体管Td2的栅极120。
第一驱动晶体管Td1的栅极110和第二驱动晶体管Td2的栅极120均包括竖直部和延伸部。该竖直部埋设在各沟槽中。该延伸部布置在有源区102上并且大致为正方形。例如，该栅极120的延伸部有足够的区域以在随后的加工过程中形成接触部184(图3B)。该栅极的竖直部埋设在形成在该衬底上的沟槽120a中。特别是，该沟槽比该阱101更深，以使反偏压作用于驱动晶体管。此外，衬底100作为接地源Vss使用。因此，第一驱动晶体管Td1和第二驱动晶体管Td2的源极接地。
在该驱动晶体管的栅极形成之后，形成第一存取晶体管Ta1的栅极氧化层131、栅极130以及间隔件(spacer)130a。同时，第二存取晶体管Ta2的栅极氧化层、栅极140、以及间隔件140a形成在第一存取晶体管Ta1的另一侧。
接下来，将N型掺杂剂注入衬底的有源区102，以同时形成第一存取晶体管Ta1的源极132s、漏极132d和第二存取晶体管Ta2的源极142s、漏极142d，以及第一驱动晶体管Td1的漏极112d和第二驱动晶体管Td2的漏极122d。这时，第一驱动晶体管Td1的漏极112d和第一存取晶体管Ta1的漏极132d相互连接。而且，第二驱动晶体管Td2的漏极122d和第二存取晶体管Ta2的漏极142d相互连接。
另一方面，在上述方法中，由于掺杂剂同时注入一个有源区102中，因此，尽管相对的驱动晶体管和存取晶体管的扩散区域应当彼此隔离，但它们彼此并不隔离。因此，凹槽线170形成在衬底的有源区102中，从而该有源区分隔为第一有源区和第二有源区。在此，漏极112d和132d形成在该第一有源区中，并且漏极122d和142d形成在该第二有源区中。此时，优选地，凹槽线170比N+扩散区域更深地形成。
在具有上述结构的SRAM中，在首先限定一个有源区之后，各MOS晶体管的N沟道在随后加工过程中同时形成。而且，相对的驱动晶体管和存取晶体管的N+结区通过该凹槽线彼此隔离。而且，各驱动晶体管和存取晶体管基于该凹槽线170的中点P彼此点对称地形成。
因此，可以保持SRAM器件存储单元的对称性，从而增强器件的稳定性。而且，因为驱动晶体管Td1的栅极110和驱动晶体管Td2的栅极120竖直地形成，其在该衬底的平面上占据最小的面积。这使该单元的集成度得到了提高。
接下来，如图3A和图3B所示，层间介电体174形成在图2A和图2B所示的所得构件(resulting object)上。在此，凹槽线170填充层间介电体174。第一节点180和第二节点190形成在层间介电体174上，并由掺杂多晶硅层或钨形成。第一节点180通过接触部182连接至第一存取晶体管Ta1的漏极132d和第一驱动晶体管Td1的漏极112d，并且通过接触部184连接至第二驱动晶体管Td2的栅极120。
第二节点190通过接触部192连接至第二存取晶体管Ta2的漏极142d和第二驱动晶体管Td2的漏极122d，并且通过接触部194连接至第一驱动晶体管Td1的栅极120。
接着，如图4A和图4B所示，P沟道薄膜晶体管Tf1和Tf2形成在第一节点180和第二节点190上。第一薄膜晶体管Tf1的栅极150通过接触部154连接至第二节点190。而且，第一薄膜晶体管Tf1包括注入P型掺杂剂的源极152s和漏极152d，以及在源极152s和漏极152d之间的栅极150。在此，漏极152d通过接触部157与第一节点180连接，并且源极152s连接至电源Vss。
另外，第二薄膜晶体管Tf1的栅极160通过接触部164与第一节点180连接。而且，第二薄膜晶体管Tf2包括注入P型掺杂剂的源极162s和漏极162d，以及在源极162s和漏极162d之间的栅极150。在此，漏极162d通过接触部166与第二节点190连接，以及源极162s连接至电源Vss。
最后，在另一层间介电体形成在图4A和图4B所示的所得构件上之后，在该另一层间介电体上形成接触部以将第一存取晶体管Ta1的源极132s和第二存取晶体管Ta2的源极142s连接至位线BL和位线条1BL，从而完成一系列SRAM器件。
从以上说明可以清楚看出，在SRAM器件以及制造该器件的方法中，在首先限定一个区域之后，同时形成各MOS晶体管的N沟道，并且相对的驱动晶体管和存取晶体管的结区通过凹槽线彼此隔离。结果，本发明与根据至少定义两个区域的现有技术的制造SRAM的加工过程相比较简单。
而且，在本发明中，各驱动晶体管和存取晶体管均彼此点对称地形成。因此，SRAM的存储器单元可以保持对称性而增强器件的稳定性。
另外，在本发明中，由于驱动晶体管Td1的栅极110和驱动晶体管Td2的栅极120竖直地形成，因此，其在该衬底的平面上占据的面积最小。这使该单元的集成度得到了提高。
本领域的技术人员应当清楚可以对本发明进行多种修改和改型。因此，旨在说明本发明覆盖所提供的落入附属权利要求书和其等同范围的修改和改型。
权利要求
1.一种SRAM器件，其包括由N沟道MOS晶体管构成的第一存取晶体管和第二存取晶体管；由N沟道MOS晶体管构成的第一驱动晶体管和第二驱动晶体管；以及起上拉器件作用的第一P沟道薄膜晶体管和第二P沟道薄膜晶体管，所述的SRAM器件还包括阱，其通过在该半导体衬底中注入与半导体衬底的导电性相反的掺杂剂而形成；第一有源区，该第一存取晶体管的漏极和第一驱动晶体管的漏极形成于该第一有源区中；第二有源区，该第二存取晶体管的漏极和第二驱动晶体管的漏极形成于该第二有源区中；以及凹槽线，用于使该第一有源区和该第二有源区彼此隔离，其中，该第一存取晶体管、该第一驱动晶体管、该第一P沟道薄膜晶体管基于该凹槽线的中点相对于该第二存取晶体管、该第二驱动晶体管、以及该第二P沟道薄膜晶体管点对称地形成。
2.如权利要求1所述的SRAM器件，其中，该凹槽线形成的深度比在该第一有源区和该第二有源区中注入的掺杂剂的注入深度更深。
3.如权利要求2所述的SRAM器件，其中，该凹槽线填有层间介电体。
4.如权利要求1所述的SRAM器件，其中，该第一驱动晶体管的栅极形成在该第一有源区中，且包括布置在该第一有源区上的延伸部和从该延伸部延伸出并埋设在第一沟槽中的竖直部。
5.如权利要求1所述的SRAM器件，其中，该第二驱动晶体管的栅极形成在该第二有源区中，且包括布置在该第二有源区上的延伸部和从该延伸部延伸出并埋设在第二沟槽中的竖直部。
6.如权利要求4所述的SRAM器件，其中，该第一沟槽或第二沟槽形成的深度比该阱更深。
7.如权利要求5所述的SRAM器件，其中该第一沟槽或第二沟槽形成的深度比该阱更深。
8.一种制造SRAM器件的方法，其中该SRAM器件包括由N沟道MOS晶体管构成的第一存取晶体管和第二存取晶体管；由N沟道MOS晶体管构成的第一驱动晶体管和第二驱动晶体管；以及起上拉器件作用的第一P沟道薄膜晶体管和第二P沟道薄膜晶体管，该方法包括将与半导体衬底的导电性相反的掺杂剂注入该半导体衬底中以形成阱；在该半导体衬底上限定有源区；在该有源区中形成相对的第一沟槽和第二沟槽；形成该第一驱动晶体管的栅极和该第二驱动晶体管的栅极，所述栅极分别埋设在该第一沟槽和该第二沟槽中；在该半导体衬底上形成该第一存取晶体管的栅极和该第二存取晶体管的栅极；在整个该有源区中注入掺杂剂；以及形成用于使第一有源区和第二有源区彼此隔离的凹槽线，在该第一有源区中形成该第一存取晶体管和该第一驱动晶体管的结，以及在该第二有源区中形成该第二存取晶体管和该第二驱动晶体管的结。
9.如权利要求8所述的方法，其中，还包括在形成有该第一存取晶体管和第二存取晶体管以及第一驱动晶体管和该第二驱动晶体管的该衬底上形成层间介电体；形成第一节点和第二节点，其中该第一节点连接至该第一存取晶体管和该第一驱动晶体管的结，以及连接至该第二驱动晶体管的栅极；该第二节点连接至该第二存取晶体管和该第二驱动晶体管的结，以及连接至该第一驱动晶体管的栅极；以及在该第一节点和该第二节点上形成彼此交叉连接的第一P沟道薄膜晶体管和第二P沟道薄膜晶体管。
10.如权利要求8所述的方法，其中，该凹槽线形成的深度比该第一存取晶体管和该第一驱动晶体管的结更深，并且比该第二存取晶体管和该第二驱动晶体管的结更深。
11.如权利要求8所述的方法，其中，该第一沟槽和该第二沟槽形成的深度比该阱更深。
全文摘要
一种SRAM器件包括由N沟道MOS晶体管构成的第一和第二存取晶体管；由N沟道MOS晶体管构成的第一和第二驱动晶体管；以及起上拉器件作用的第一和第二P沟道薄膜晶体管；阱，其通过在该半导体衬底中注入与半导体衬底的导电性相反的掺杂剂而形成；第一有源区，该第一存取晶体管的漏极和第一驱动晶体管的漏极形成于第一有源区中；第二有源区，该第二存取晶体管的漏极和第二驱动晶体管的漏极形成于第二有源区中；以及凹槽线，其用于使该第一有源区和该第二有源区彼此隔离，其中该第一存取晶体管、该第一驱动晶体管、该第一P沟道薄膜晶体管基于该凹槽线的中点相对该第二存取晶体管、该第二驱动晶体管、以及该第二P沟道薄膜晶体管点对称地形成。
文档编号H01L21/8244GK1992282SQ20061017019
公开日2007年7月4日 申请日期2006年12月25日 优先权日2005年12月29日
发明者朴盛羲 申请人:东部电子股份有限公司