专利名称：形成用于cmos器件的自对准的双氮化硅衬垫的方法
技术领域：
本发明总体涉及半导体器件处理技术，更具体地，涉及用于通过 形成自对准的双氮化硅衬垫(liner)来改善CMOS器件性能的方法。
背景技术：
相对于N型MOS器件，为了在P型MOS器件中提供不同的应 力(stress)，已经引入了双衬垫技术。例如，在CMOS器件的PFET 上形成第一类型的氮化物衬垫，而在CMOS器件的NFET上形成第 二类型的氮化物衬垫。更具体地，已经发现向PFET沟道(channel) 施加压缩应力(compressive stress )改善了其中的载流子迁移率，同 时向NFET沟道施加拉伸应力(tensile stress)改善了其中的栽流子 迁移率。因此，在PFET器件上按以实现压缩应力的方式形成第一类 型氮化物衬垫，而在NFET器件上按以实现拉伸应力的方式形成第二 类型氮化物衬垫。对于这种采用双衬垫的CMOS器件，常规的方法是利用分开的 光刻图案化步骤(patterning steps )形成两种不同的氮化物。换句话 说，例如，在PFET和NFET器件上均形成第一类型氮化物衬垫，并 且在此之后图案化并除去第一类型氮化物在NFET器件上的部分。在 选择性地形成氣化物层之后，在两个区域上都形成第二类型氮化物衬 垫，并且第二图案化步骤接着被用于除去第二类型氮化物衬垫在 PFET器件上的部分。不幸的是，由于与将光刻水平面(level)调整 到先前的水平面相关的固有误差，这两个衬垫的形成可能会导致在两 者之间形成间隙。这又会使在下面的器件层膝露于可动离子退化 (mobile ion degradation )。
另一方面，也可以按照一个衬垫与另一个衬垫重叠的方式形成这 两个衬垫。事实上，用于两个分开的图案化步骤中的中间掩模一般被 设计为确保有重叠，以使得在两种衬垫材料之间没有间隙。但是，使 某个区域具有重叠的氮化物衬垫产生了由于诸如可靠性和布局的无 效率的问题引起的关于后续处理的其它问题。例如，用于后续形成接 触的反应离子刻蚀工艺可能不得不适应电路的某些区域中的单厚度 衬垫，同时也要适应界面区域中的双厚度(重叠)衬垫。另外，如果 该重叠区域被排除在形成接触之外，则在可用的布局区域和临界尺寸(CD; critical dimension ) 乂>差方面产生了限制。因此，期望能够实现按照不会导致不同衬垫类型之间的间隙和/ 或它们之间的重叠的自对准的方式形成双衬垫的CMOS器件。发明内容上述现有技术中的缺点和不足，通过用于为CMOS器件形成自 对准的双氮化硅衬垫的方法加以克服或减轻。在示例性实施例中，该 方法包括在第一极性类型器件和第二极性类型器件上形成第一类型 氮化物层以及在第一类型氮化物层上形成形貌(topographic)层。图 案化并除去第一类型氮化物层和形貌层在第二极性类型器件上的部 分。在第二极性类型器件上以及在形貌层在第一极性类型器件上的剩 余部分上形成第二类型氮化物层，从而限定沿形貌层侧壁的第二类型 氮化物层材料的立柱(vertical pillar),笫二类型氮化物层与第一类 型氮化物层的侧壁接触。除去形貌层并且除去立柱。在另 一实施例中，形成用于半导体器件的自对准的双材料衬垫的 方法包括在衬底上形成第一类型层和在该第一类型层上形成形貌层。 图案化并除去第一类型层和形貌层在衬底的第一区域上的部分。在衬 底的第一区域上以及在形貌层在衬底的第二区域上的剩余部分上形 成第二类型层，从而限定沿形貌层的侧壁的第一类型层材料的立柱。 除去形貌层并且除去立柱。
参照示意图，其中相同的要素在几个附图中以相同的数字表示 图l是适用于根据本发明的实施例的半导体衬底的截面图，该半 导体衬底具有形成于其上的一对互补金属氧化物半导体(CMOS)器件；图2 (a) ~2 (h)图示了根据本发明的第一实施例的为CMOS 器件形成自对准的双氮化硅衬垫的示例性工艺流程图；图3 (a) ~3 (j)图示了根据本发明的第二实施例的为CMOS 器件形成自对准的双氮化硅村垫的示例性工艺流程图；以及图4 (a) ~4 (j)图示了根据本发明的第三实施例的为CMOS 器件形成自对准的双氮化硅衬垫的示例性工艺流程图。
具体实施方式
在此公开的是一种用于通过形成自对准的双氮化硅衬垫来改善 CMOS器件的可靠性的方法。简要地说，在此公开的实施例导致在两 种类型的氮化物衬垫之间的重叠区域的消除，同时仍然保持横跨器件 的连续的衬垫，以作为有效的扩散阻挡层(diffusion barrier )。这两 个氮化物衬塾在其间的被限定为锐角的(sharply defined)自对准的 界面处被连接，从而形成连续的一致的单氮化物层，以使得不让后续 的接触刻蚀过程变得复杂和/或不导致附加的接地规则(ground rules ) o参考图l，其示出了半导体衬底100的截面图，该半导体村底具 有形成于其上并且通过浅沟槽隔离105彼此分离的一对互补金属氧化 物半导体(CMOS )器件(如NFET器件102和PFET器件104 )。 在所示出的器件制造的具体处理阶段，发生了栅(gate) 106材料(例 如，多晶硅)和源/漏扩散区域108的硅化，但是是在其上的第一层间 电介质层的形成之前.正如本领域普通技术人员可以认识到的，图1 还图示了在NFET 102和PFET 104的形成中所使用的栅氧化物层110 (例如SiOz)和氮化物隔板层112、 114,
根据第一实施例，图2(a) ~2(h)图示了在已硅化的NFET 102 和PFET 104器件上形成自对准的双氮化硅衬垫的示例性工艺流程 图。在图2(a)中，在整个结构上以大约1500埃(A)的示例性厚 度形成拉伸氮化硅层116 (例如，利用BTBAS(双(叔丁基氨基)硅烷) 前体而沉积的Si3N4)。更通常地来说，以大约稍微大于最终的双氮化 物衬垫的所期望的厚度的两倍的厚度沉积拉伸氮化物层116。接着， 在图2(b)中，以大约5000 A的示例性厚度在拉伸氮化物层116上 形成厚的形貌(氧化物)层118 (或，可供选择地，多晶硅层)。尽管第一实施例对于厚的形貌层利用了氧化物材料，但是如在下 文中所示，也可以利用其它材料。但是，如同后面将要理解的，每个 实施例利用随后被图案化以产生台阶高度的厚的形貌层。然后，氧化 物层118和下面的拉伸氮化物层116通过已硬化的光刻胶层(未示出) 被光刻地图案化，其中堆叠在PFET器件104上的氧化物/氮化物的膝 光部分被除去(例如，通过刻蚀，并以硅化栅(salicided gate)和扩 散区域作为刻蚀停止层)，如图2 (c)所示。不同于先前的方法，在 最后形成双氮化物层衬垫中仅使用这一个初始光刻步骤。进行到图2 (d)，接着，在包括厚氧化物层118在NFET器件 102上的剩余部分的整个结构上形成压缩氮化硅层120 (例如，利用 硅烷(SiH2)前体由等离子增强化学气相沉积物(PECVD)而沉积的 Si3N4)。也可以以大约1500A的示例性厚度(大致等于拉伸氮化物层 116的厚度)形成压缩氮化硅层120。然后，在器件上涂敷光刻胶层 122，并且使其凹进至低于压缩氮化物层120位于厚氧化物层118上 方的部分的水平面，但仍然高于压缩氮化物层120位于PFET器件 104上方的部分的水平面，而不是实施第二光刻图案化步骤。这在图 2 (e)中示出。然后，在图2 (f)中，例如，以使光刻胶层122位于 适当位置地，通过化学干法刻蚀(CDE)或RIE，将压缩氮化物层120 位于厚氧化物层118上方的部分除去。如在图2 (g)中所示，从PFET器件104上方除去光刻胶材料 122。此外，例如采用40: 1的緩冲HF (BHF)溶液，也从NFET器
件102上方除去厚氧化物层118。在采用厚多晶硅材料替代氧化物材料的地方，可以采用氢氧化铵溶液剥去层118。注意，在任何一种情况下，作为图2 (f)的压缩氮化物刻蚀的结果，压缩氮化物材料的牺牲性(sacrificial)立柱124被限定在NFET器件102和PFET器件104之间。最后，如图2(h)所示，膝光的氮化物材料(如，拉伸氮化物层116和压缩氮化物层120 )被膝露于诸如HF/EG或CDE的局 部各向异性的刻蚀。通过使该刻蚀以用来除去稍微大于初始沉积的拉伸和压缩氮化 物层的厚度的一半的厚度(例如，除去大约800A的氮化物厚度)为 目标，可以将拉伸氮化物层116和压缩氮化物层120的最终厚度减少 到最终双氮化物衬塾的所期望的厚度(例如，大约700A)。此外， 由于要在牺牲性立柱124两侧进行刻蚀，该局部刻蚀也可以用于除去 保护性立柱124的大部分材料。这导致了在拉伸氮化物层116和压缩 氮化物层120之间形成被限定为锐角的界面126，而不产生重叠或间 隙，并且不使用第二光刻操作。参照图3(a) 3(j)，根据本发明的第二实施例，图示了为CMOS 器件形成自对准的双氮化硅衬垫的另一示例性工艺流程图。如同在第 一实施例中的情况，第二实施例的工艺流程图以在整个结构上形成拉 伸氮化硅层302开始。虽然，在图2 (a)的第一实施例中，拉伸氮化 物层116以略大于双氮化物衬垫的所期望的最终厚度的两倍的示例性 厚度被初始形成，但在第二实施例中，拉伸氮化物层302以大约为所 期望的双氮化物衬垫的最终厚度(如，大约700 A)被形成。然后，如图3 (b)中所示，在拉伸氮化物层302上形成薄氧化 物层304，随后将作为刻蚀停止层。在图3(c)中，通过形成于氧化 物衬垫304上的多晶硅层306来实现厚的形貌层(如，大约3000 A)。 然后，实施光刻图案化步骤，以从器件的PFET区域除去(例如，通 过RIE)层302、 304和306，如图3(d)中所示。进行到图3 (e)，在包括厚多晶珪层306在NFET器件102上 的剩余部分的整个结构上沉积压缩氮化物层308。与拉伸氮化物层302
相反(但是类似于第一实施例的压缩氮化物层120)，以大约为拉伸 氮化物层302的厚度的两倍的示例性厚度(如，大约1500 A)形成压 缩氮化物层308。然后，在器件上涂敷光刻胶层310，并且使其凹进 至低于厚多晶硅层306顶部的水平面，但仍然高于压缩氮化物层308 位于PFET器件104上方的部分的水平面，而不是实施第二光刻图案 化步骤。这在图3 (f)中示出。接着，在图3 (g)中，以光刻胶层310位于适当位置地，除去 压缩氮化物层308在厚多晶硅层306上方的部分。当随后除去多晶硅 层306和光刻层310时，压缩氮化物材料的牺牲性立柱312被限定在 NFET器件102和PFET器件104之间，如图3 ( h )所示。在图3 (i) 中，啄光的压缩氮化物材料接着被膝露于局部各向异性的刻蚀(如像 第一实施例中所说明的那样)。因为压缩氮化物层308以稍微大于拉 伸氮化物层302的厚度的两倍的初始厚度被形成，因此刻蚀以用来除 去稍微大于初始沉积的压缩氮化物层的厚度的一半的厚度为目标。该 刻蚀用来使两个氮化物层的厚度大致相等；并由于要对牺牲性立柱 312的两侧进行刻蚀，因此也用来在除去牺牲性立柱312的大部分材 料。特别地，在该刻蚀中，拉伸氮化物层被氧化物衬垫304保护。作为局部刻蚀的结果，在拉伸氮化物层302和压缩氮化物层308 之间形成被限定为锐角的界面314，而没有重叠或间隙，并且不使用 第二光刻操作.在刻蚀完成之后，保护性氧化物衬垫304被除去以暴 露出自对准的双氮化物衬垫，如图3 (j)所示，接着可以进行本领域 已知的进一步的处理。最后，根据本发明的第三实施例，图4(a) ~4 (j)图示了用于 为CMOS器件形成自对准的双氮化硅衬垫的另一示例性工艺流程图。 在该实施例中，图4 (a) ~4 (d)中所示的工艺流程图与图3 (a) ~ 3(d)中所示的上述的工艺流程图相同，为了简洁使用相同的参考标 记。图4(e)中，在包括厚多晶硅层306在NFET器件102上的剩余 部分的整个结构上沉积压缩氮化物层308。与图3 (e)中的第二实施 例相反，图4(e)中的压缩氮化物层308以大约为所期望的双氮化物 层的最终厚度形成，拉伸氮化物层302也是如此(如，大约700A)。 替代覆盖式光刻胶材料，图4(f)图示了形成初始覆盖式氧化物 层402 (如，厚度大约5000 A)，随后使其凹进至低于多晶硅层306 的上表面的水平面(通过化学机械平面化技术或RIE)。如图4 (g) 中所示，以氧化物层402位于适当位置地，除去压缩氮化物层308在 厚多晶硅层306上方的部分。当接着除去多晶硅层306时(例如通过 对于氧化物和氮化物都可选择的氢氧化铵剥去处理)，压缩氮化物材 料的牺牲性立柱312被限定在NFET器件102和PFET器件104之间， 如图4 (h)中所示。与第二实施例相反，以氧化物层位于适当位置地，完成立柱312 的刻蚀，从而保护压缩氮化物层318的厚度，如图4(i)所示。换句 话说，从氧化物层402的侧壁除去立柱材料，因此导致在拉伸氮化层 302和压缩氮化层308之间形成被限定为锐角的界面314，而没有重 叠或间隙，并且不使用第二光刻操作。也要注意，在该点，由于在新 形成的双氮化物衬垫上的剩余的层304和402都是氧化物材料，可以 在其上直接沉积第一 ILD氧化物(未示出)用于常规的器件处理的下 一阶段。可供选择地，如图4(j)中所示，可以在常规的器件处理继 续之前，通过对氮化物可选择的处理除去层402和304。如将要理解的，进一步考虑，上述方法通常还可以应用于期望由两个分开的层材料来形成一致的单层材料的地方。通过使用覆盖已图 案化的第一类型层的形貌层，接着可以在其上形成笫二类型层，从而 限定沿形貌层的已图案化的侧壁的立柱。另外，第二层毗邻已图案化 的第一层的侧壁，从而在不使用第二光刻图案化步骤的情况下与之自 对准。当立柱被除去时，在第一类型和第二类型层材料之间产生了被 限定为锐角的界面。所形成的第一类型层和第二类型层的初始厚度取 决于所合并的单层的期望最终厚度，并取决于在立柱被除去期间在第 一和第二类型层上是否有任何保护层。尽管已经参照优选实施例说明了本发明，但是本领域普通技术人 员应该明白的是，可以做出各种改变，并且等同物可以代替本发明中
的元素而不脱离本发明的范围。此外，可以做出许多修改以使特定的 场合或材料适应本发明的教导，而不脱离本发明的实质范围。因此， 本发明不局限于作为用于实现本发明的所考虑的最佳方式所公开的 具体实施例，而且包括落在所附权利要求范围内的全部实施例。
权利要求
1.一种形成用于互补金属氧化物半导体(CMOS)器件的自对准的双氮化硅衬垫的方法，该方法包括在第一极性类型器件(102)和第二极性类型器件(104)上形成第一类型氮化物层(116)；在所述第一类型氮化物层(116)上形成形貌层(118)；图案化并除去所述第一类型氮化物层(116)和所述形貌层(118)在所述第二极性类型器件(104)上的部分；在所述第二极性类型器件(104)上以及在所述第一极性类型器件(102)上的所述形貌层(116)的剩余部分上形成第二类型氮化物层(120)，以限定沿所述形貌层(118)的侧壁的第二类型氮化物材料的立柱(124)，所述第二类型氮化物层(120)与所述第一类型氮化物层(116)的侧壁相接触；除去所述形貌层(118)；以及除去所述立柱(124)。
2. 根据权利要求l的方法，其中，所述第一类型氮化物层(116) 为拉伸氮化物层，所述第二类型氮化物层(120)为压缩氮化物层。
3. 根据权利要求2的方法，其中，所述第一极性类型器件(102) 为NFET,所述第二极性类型器件(104)为PFET。
4. 根据权利要求3的方法，其中，所述拉伸氮化物层(116)和 所述压缩氮化物层(120)以大约为所期望的其最终厚度的两倍的初 始厚度形成。
5. 根据权利要求4的方法，其中，所述除去所述立柱(124)的 步骤还使所述拉伸氮化物层(116)和所述压缩氮化物层(120)的所 述初始厚度被减少到所述的所期望的其最终厚度。
6. 根据权利要求5的方法，其中，所述形貌层(118)还包括氧 化物层和多晶硅层之一。
7. 根据权利要求6的方法，还包括 在所述压缩氮化物层(120)上涂敷光刻胶材料；使所述光刻胶材料凹进至低于所述压缩氮化物层(120)在所述形貌层(118)上方的部分的水平面；除去所述压缩氮化物层(120 )在所述形貌层(118 )上方的所述 部分；以及在除去所述立柱(124)之前除去所述光刻胶材料和所述形貌层 (118)。
8. 根据权利要求6的方法，其中，所述形貌层(118)以大约5000 埃的厚度形成。
9. 根据权利要求3的方法，其中，所述压缩氮化物层(120)以 大约为所期望的其最终厚度的两倍的初始厚度形成，并且所述的拉伸 氮化物层(116)以大约为所期望的其最终厚度的初始厚度形成。
10. 根据权利要求9的方法，其中，所述除去所述立柱(124) 的步骤还使所述压缩氮化物层(120)的所述初始厚度被减少到所述 的所期望的其最终厚度。
11. 根据权利要求10的方法，还包括在形成所述形貌层(118) 之前，在所述拉伸氮化层材料(116)上形成氧化物衬垫，其中，所 述图案化也除去所述氧化物衬垫在所述PFET器件上的部分。
12. 根据权利要求ll的方法，其中，所述形貌层(118)还包括 多晶硅层。
13. 根据权利要求12的方法，还包括 在所述压缩氮化物层(120)上涂敷光刻胶材料； 使所述光刻胶材料凹进至低于所述压缩氮化物层(120)在所述形貌层(118)上方的部分的水平面；除去所述压缩氮化物层(120 )在所述形貌层(118 )上方的所述 部分；以及在除去所述立柱(124)之前除去所述光刻胶材料和所述形貌层 (118);其中，所述氧化物衬垫材料在除去所述立柱(124)和减少所述 压缩氮化物层(120)厚度的期间保护所述拉伸氮化物层(116)。
14. 根据权利要求12的方法，其中，所述形貌层(118)以大约 3000埃的厚度形成。
15. 根据权利要求3的方法，其中，所述拉伸氮化物层(U6)和 所述压缩氮化物层(120)以大约为所期望的其最终厚度的初始厚度 形成。
16. 根据权利要求15的方法，还包括在形成所述形貌层(118) 之前，在所述拉伸氮化物材料(116)上形成氧化物衬垫，其中，所 述图案化也除去所述氧化物衬垫在所述PFET器件上的部分。
17. 根据权利要求16的方法，其中，所述形貌层(118)还包括 多晶硅层。
18. 根据权利要求17的方法，还包括 在所述压缩氮化物层(120)上涂敷氧化物层； 使所述氧化物层凹进至低于所述压缩氮化物层(120)在所述形貌层(118)上方的部分的水平面；除去所述压缩氮化物层(120 )在所述形貌层(118 )上方的所述 部分；以及在除去所述立柱(124)之前除去所述形貌层(118);其中，所述氧化物衬垫材料在除去所述立柱(124)的期间保护 所述拉伸氮化物层(116)，所述氧化物层在除去所述立柱(124)期 间保护所述压缩氮化物层(120)。
19. 根据权利要求17的方法，其中，所述形貌层(118)以大约 3000埃的厚度形成。
20. —种形成用于半导体器件的自对准的双材料衬垫的方法，该 方法包括在衬底上形成第一类型层(302); 在所述第一类型层(302)上形成形貌层(306); 图案化并除去所述第一类型层(302)和所述形貌层(306)在该 衬底的第一区域上的部分；在所述衬底的所述第一区域上以及在所述衬底的第二区域上的所述形貌层(306)的剩余部分上形成第二类型层(308)，从而限定 沿所述形貌层(306)的侧壁的第一类型层材料的立柱(312)，所述 第二类型层(308)与所述第一类型层(302)的侧壁相接触；除去所述形貌层(306);以及除去所述立柱(312)。
全文摘要
形成用于CMOS器件自对准的双氮化硅衬垫的方法，包括在第一极性类型器件(102)和第二极性类型器件(104)上形成第一类型氮化物层(116)，以及在第一氮化物层(116)上形成形貌层(118)。图案化并除去所述第一类型氮化物层(116)和所述形貌层(118)在所述第二极性类型器件(104)上的部分；在第二极性类型器件(104)上以及在形貌层(118)在第一极性类型器件(102)上的剩余部分上形成第二类型氮化物层(120)，从而限定沿形貌层(118)的侧壁的第二类型氮化物材料的立柱(124)，第二类型氮化物层(120)与第一类型氮化物层(116)的侧壁接触。除去形貌层(118)并除去立柱(124)。
文档编号H01L21/336GK101133481SQ200680006657
公开日2008年2月27日 申请日期2006年2月21日 优先权日2005年3月1日
发明者托马斯·W.·戴尔, 杨海宁 申请人:国际商业机器公司