用累积电荷吸收器改进mosfet的线性的方法和设备的制作方法

专利名称：用累积电荷吸收器改进mosfet的线性的方法和设备的制作方法
技术领域：
本发明涉及金属氧化物半导体(MOS)场效应晶体管(FET),尤其涉及 在绝缘体上半导体("SOI")和蓝宝石上半导体("SOS")衬底上制造的 MOSFET。在一个实施例中，SOI(或SOS)MOSFET用于控制累积电荷， 并且从而改进电路元件的线性。
背景技术：
虽然这里将所公开的用于改进MOSFET的线性的方法和设备描述为 适用于SOI MOSFET,但是那些电子器件设计领域的技术人员应当理解， 本本教导同样适用于SOSMOSFET。通常，本教导可以用于使用包含绝 缘体上硅技术的任何适当绝缘上半导体技术实现的MOSFET。例如，这 里描述的本发明的MOSFET可以使用绝缘衬底上的复合半导体实现。这 种化合物半导体包含但不限于以下类型锗硅(SiGe)、砷化镓(GaAs)、磷 化铟(InP)、氮化镓(GaN)、碳化硅(SiC)和包含硒化锌(ZnSe)和硫化锌(ZnS) 的II-VI化合物半导体。本教导还可以用于实现由薄膜聚合物制造 MOSFET。有机薄膜晶体管(OTFT)利用聚合物、共轭聚合物、低聚物， 或其它分子形成绝自极电介质层。本发明的方法和设备可以用于实现这 种OTFT。电子设计领域的技术人员应当理解，^JHf的方法和设备实际适用于 任何绝,技术，并且适用于具有浮体的集成电路。本领域的技术人员会 理解，正在不断开发技术以获得，，浮体"实现。例如，发明人知道在体硅中 实现的电路，其中电路实现被用于"浮动"器件的体。另外，所公开的方法 和设备也可以使用接合晶片上硅(silicon-on-bonded wafer )实现来实现。 一个这种^晶片上硅技术使用"直接珪接合"(DSB)衬底。通过把不同晶 体取向的单晶硅的薄膜掩^和电附着到基衬底上来制造直接硅M(DSB) 衬底。因此，本发明考虑在任何开发的浮体实现中实现所公开的方法和设 备的实施例。因此，这里不认为SOIMOSFET的参考和示例性说明把本教导的适用性只限制于SOI MOSFET。而是，如下更详细地描述的，所 公开的方法和设备发现了在包含SOS和接合晶片上硅技术的多个器件技 术中实现的MOSFET中的用途。众所周知，MOSFET使用具有n型或p型传导性的^fr极调制的导电 沟道，并且相应地被分别称作"NMOSFET"或"PMOSFET"。图l示出了 示例性的现有技术SOI NMOSFET 100的剖视图。如图1所示，现有技 术SOINMOSFET100包含绝缘衬底118，其可以包括氧化埋层、蓝宝石 或其它绝缘材料。NMOSFET 100的源极112和漏极116包括通过电离子 植入到位于绝缘村底118上的珪层而产生的N+区域(即，也就是说大量地 掺杂"n型"掺杂剂的区域)。(PMOSFET的源极和漏极包括P+区域(即， 大量地掺杂"p型"掺杂剂的区域))。体114包括在绝缘衬底118上形成硅 层时通过电离子植入或通过已经出现在硅层中的掺杂剂产生的P-区域 (即，少量地掺杂"p型"掺杂剂的区域)。如图1所示，NMOSFET 100还 包含位于体114上的栅极氧化物110。栅极氧化物110通常包括例如Si02 的绝缘电介质材料的薄层。栅极氧化物110将体114与位于栅极氧化物110 上的栅极108电隔离。栅极108包括金属层或更典型的多晶硅。源极端子102工作时连接到源极112，使得源极偏置电压"Vs"可以被 应用于源极112。漏极端子106工作时连接到漏极116，使得漏极偏置电 压"Vd"可以被应用于漏极116。栅极端子104工作时连接到栅极108，使 得栅极偏置电压"Vg"可以被应用于栅极108。众所周知，当在MOSFET的栅极和源极端子之间施加电压时，所产 生的电场穿过栅极氧化物到达晶体管体。对于增强模式器件，正栅极偏压 在MOSFET的沟道区中产生沟道，通过该沟道电流在源极和漏极之间经 过。对于M模式器件，沟道出现#*极偏压。改变施加到栅极的电压以 调制沟道的传导性，并且从而控制在源极和漏极之间流动的电流。例如，对于增强模式MOSFET,栅极偏压在栅极氧化物110下面的 体114的沟道区中产生所谓"反型沟道"。反型沟道包括与源极和漏极载流 子的极性具有相同极性(例如，"P"极性(即，空穴载流子)，或"N"极性(即， 电子载流子)载流子)的载流子，并且从而提供电流在源极和漏极之间经过 的管道(即，沟道)。例如，如图1的SOI NMOSFET 100所示，当在栅极 108和源极112之间施加足够的正电压时(即正栅极偏压超过阈值电压 Vth)，在体114的沟道区中形成反型沟道。如上所述，反型沟道中的栽流 子的极性与源极和漏极中的载流子的极性相同。在这个例子中，因为源极和漏极包括"n型"掺杂剂从而具有N极性载流子，所以沟道中的栽流子 包括N极性载流子。类似地，因为源极和漏极包括PMOSFET中的"p型 "掺杂剂，所以导通(即，导电)PMOSFET的沟道中的载流子包括P极性 载流子。^模式MOSFET进行与增强模式MOSFET类似的^作，然而， ^^模式MOSFET被掺杂，使得即使没有向栅机拖加电压，导电沟道也 存在。当向栅极施加适当极性的电压时，沟道^L^。于是，这减少了流 it^模式器件的电流。实质上，錄模式器件类似于"通常闭合"的开关， 增强模式器件类似于"通常断开"的开关。增强和耗^^模式MOSFET均具 有栅极电压阈值，Vth，在该电压处MOSFET从关断状态(非导电)变化到 导通状态(导电)。不管SOI MOSFET使用什么工作模式(即，不论增强还是*模式)， 当在关断状态(即，栅极电压不超过Vth)下操作MOSFET时，并且当针对 源极和漏极施加足够的非^^极偏置电压时，"累积电荷"可能出现在栅极 下。如下面更详细地定义和在整个本申请中使用的，"累积电荷"类似于在 关于MOS电容器的现有技术文献中描述的"累积电荷"。然而，现有技术 参考文献把"累积电荷"描述为仅指在MOS电容器氧化物下存在的偏压 感生电荷，其中累积电荷与电容器氧化物下的半导体材料的多数载流子具 有相同极性。相对比地，并且如下更详细地描述的，这里使用的"累积电 荷"是指可以在关断状态MOSFET的体中累积的栅极偏压感生载流子， 即使体中的多数载流子不具有与累积电荷相同的极性。例如，在关断状态 ^C^模式NMOSFET中，这种情况可以出现，其中累积电荷可以包括空 穴(即，具有P极性)，即使体掺杂是N-而不是P-。例如，如图l所示，当SOI NMOSFET 100净皮偏压以在关断状态下 操作时，并且当向栅极108施加足够的非零电压时，累积电荷120可以在 栅极氧化物110下面和附近的体114中累积。如图1所示的SOI NMOSFET 100的工作状态在这里被称为MOSFET的"累积电荷模式 (accumulated charge regime)"。在下面更详细地定义了累积电荷才莫式。 现在更详细地描述SOI MOSFET中累积电荷的原因和影响。众所周知，可以在MOSFET体中产生作为若干机理(例如，热、光学 和带到带隧穿电子-空穴对产生过程)的结果的电子-空穴对载流子。例如， 当在NMOSFET体内产生电子-空穴对载流子时，并且当NMOSFET在 关断状态条件下偏压时，电子可以与其空穴对应方分离并且被拉到源极和漏极二者中。在一个时间段中，假定NMOSFET连续在关断状态下被偏 压，则空穴(由所分离的电子-空穴对得到)可以在相f极氧化物下面和邻近的 栅极氧化物处累积(即，形成"累积电荷")。类似过程(具有电子和空穴反置 的特性)发生在类似偏压的PMOSFET器件中。现在参考图1的SOI NMOSFET 100描述这个现象。当使用M体114中的沟道载流子的栅极、源极和漏极偏置电压操作 SOI NMOSFET 100时(即，NMOSFET 100处于关断状态)，空穴可以在 栅极氧化物110下面和邻近的栅极氧化物110处累积。例如，如果源极偏 置电压Vs和漏极偏置电压Vd均是零(例如，连接到未示出的接地触点)， 并且栅极偏置电压Vg包括针对地电压和针对Vth的足够负电压，则出现 在体114中的空穴变得被吸引到邻近栅极氧化物110的沟道区。在一个时 间段中，除非移除或受到控制，否则空穴在栅极氧化物110下累积并且产 生图l示出的累积电荷120。因此，在图1中把累积电荷120示出为正"+" 空穴栽流子。在指定的例子中，Vg相对Vs和Vd为负，所以也可以出现 电场区域122和124。定义的累积电荷模式累积电荷的极性与沟道中的载流子的极性相反。如上所述，因为沟道 中的栽流子的极性与源极和漏极中的载流子的极性相同，所以累积电荷 120的极性也与源极和漏极中的栽流子的极性相反。例如，在上面描述的 工作条件下，空穴(具有"P"极性)在关断状态NMOSFET中累积，并且电 子(具有"N"极性)在关断状态PMOSFET中累积。因此，这里把MOSFET 器件定义为当MOSFET偏压到在关断状态中操作时，并且当与沟道载流 子具有相反极性的载流子出现在沟道区中时，在"累积电荷模式"内操作。 换言之，MOSFET 4皮定义成当MOSFET被偏压到在关断状态操作时， 并且当沟道区中出现的载流子具有与源极和漏极载流子的极性相反的极 性时，在累积电荷模式内操作。例如，并再次参照图1,累积电荷120包括具有P或"+"极性的空穴 载流子。相对比地，在源极、漏极和沟道(即，当FET处于导通状态时) 中的载流子包括具有N或"-"极性的电子栽流子。因此图1中SOI NMOSFET 100被示出为以累积电荷模式操作。它被偏压到在关断状态中 #:作，并且累积电荷120出现在沟道区。累积电荷120的极性(P)与沟道、 源极和漏极栽流子(N)的极性相反。在另一个例子中，其中SOI NMOSFET 100包括^模式器件，定义Vth为负。根据这个例子，体114包括N-区域(与图1示出的P-区域对 比)。源极和漏极包括类似于图1的增强模式MOSFET 100示出的那些的 N+区域。针对均为零伏的Vs和Vd,当施加相对于Vth足够负的栅极偏压 Vg(例如，相对于Vth比近似-1 V更负的Vg)时，^C^模式NMOSFET被 偏压到关断状态。如果在关断状态偏压了足够长的时间，则空穴可以在栅 极氧化物下面积累并且从而包括附图l示出的累积电荷120。在其它例子中，Vs和Vd可以包括非零偏置电压。在某些实施例中， Vg必须相对于Vs和Vd 二者足够为负(例如，以便Vg相对于V也足够为 负)以便在关断状态偏置NMOSFET。 MOSFET器件设计领域的技术人员 应当认识到，可以使用各种偏置电压实践4^导。如下更详细地描述的， 本公开的方法和设备考虑用于偏置为以累积电荷模式操作的任何SOI MOSFET设备。SOI和SOS MOSFET通常用于各种应用中，其中在累积电荷才莫式内 的操作不利地影响MOSFET性能。如下更详细地描述的，除非累积电荷 被移除或受到控制，否则它会不利地影响某些工作条件下的SOI MOSFET的性能。下面参考图2B和5A中示出的电路更详细地描述的一 个示例性应用是在射频(RF)开关电路的实现中使用SOI MOSFET。如下 面参考图2B和5A更详细地描述的，发明人发现除非累积电荷被移除或 受到控制，否则在某些工作条件下，累积电荷不利地影响SOI MOSFET 的线性并且从而增加由在某些电路的实现中使用MOSFET时导致的谐波 失真和互调失真(IMD)。另外，如下面更详细地描述的，发明人发现累积 电荷的清除或控制改进了 SOI MOSFET的漏源击穿电压(即，"BVDSS") 特性。因此，期望提供适配和改进SOI(和SOS) MOSFET的技术，和使用 改进的SOI MOSFET实现的电路，以便移除或控制累积电荷，并且从而 明显地改进SOI MOSFET性能。期望提供用于改进SOI MOSFET线性 特性的方法和i殳备。改进的MOSFET与现有4支术MOSFET相比应当具 有改进的线性、谐波失真、互调失真和BVDSS特性，并且从而改进j吏用 改进的MOSFET实现的电路的性能。本教导提供了这种新颖的方法和设 备。发明内容提供各种设备和方法来控制SOI MOSFET中累积电荷，从而改进 SOIMOSFET的操作中的非线性响应、谐波和互调失真效应。在一个实施例中，具有至少一个SOI MOSFET的电膝故配置成以累 积电荷模式操作。工作时连接到SOI MOSFET的体的累积电荷吸收器 (ACS)接收在体中产生的累积电荷，从而减少SOI MOSFET的净源漏电 容的非线性。在一个实施例中，ACS包括到MOSFET体的高阻抗连接，其中示例 性阻抗大于106欧姆。


图1是示例性现有技术SOI NMOSFET的剖视图。图2A是示出图1的示例性现有技术SOI NMOSFET的关断状态阻 抗特性的电气模型的简化示意图。图2B是使用例如图1的现有技术SOI NMOSFET的现有技术SOI MOSFET实现的示例性简化RF开关电路的示意图。图3A和3B是才艮据本敉导适于控制累积电荷的改进SOI NMOSFET 的顶视图的简化示意图。附图3C是适于控制累积电荷的改进的SOI NMOSFET的剖面透视 示意图，其中示出栅、源、漏极和累积电荷吸收器(ACS)端子。附图3D是适于控制累积电荷的改进的SOI NMOSFET的简化顶视 示意图，其中具有电连接到P+区域的累积电荷吸收器(ACS)。附图3是适于控制累积电荷的改进的SOI NMOSFET的简化顶视示 意图，并且示出了沿接近SOI NMOSFET中心取的A-A'切线的剖视图。附图3F是沿附图3E的A-A'视线取的附图3E的改进的SOI NMOSFET的剖视图。附图3G是图3A-3B的改进的SOI NMOSFET的剖视图。附图3H是SOI NMOSFET的简化顶视图，图解了由于制造过程而 可以出现在现有技术MOSFET中和改进的SOI MOSFET的某些实施例 中的具有升高的阈值电压的区域。附图31是根据在具有增强的阈值电压的区域出现在SOI MOSFET中时施加的栅极电压的反型沟道电荷的曲线图。附图3J是适于控制累积电荷并且通过"T-栅极"配置来配置的改进的 SOI NMOSFET的筒化顶视图。附图3K是适于控制累积电荷并且通过"H-栅极"配置来配置的改进 的SOI NMOSFEh的简化顶视图。图4A是体现为四端子器件的、适于控制累积电荷的改进的SOI NMOSFET的筒化示意图。图4B是体现为四端子器件的、适于控制累积电荷的改进的SOI NMOSFET的简化示意图，其中累积电荷吸收器(ACS)端子被连接到栅极 端子。图4C是体现为四端子器件的、适于控制累积电荷的改进的SOI NMOSFET的简化示意图，其中累积电荷吸收器(ACS)端子通过二极管被 连接到栅极端子。图4D是体现为四端子器件的、适于控制累积电荷的改进的SOI NMOSFET的简化示意图，其中累积电荷吸收器(ACS)端子被连接到控制 电路。附图4E是使用附图4D的四端子ACC NMOSFET实现的示例性RF 开关电路的简化示意图，其中ACS端子由外部偏压源极驱动。图4F是体现为四端子器件的、适于控制累积电荷的改进的SOI NMOSFET的简化示意图，其中累积电荷吸收器(ACS)端子被连接到箝位 电路。图4G是体现为四端子器件的、适于控制累积电荷的改进的SOI NMOSFET的简化示意图，其中累积电荷吸收器(ACS)端子通过与电容器 并联的二极管被连接到栅极端子。附图4H示出了关断状态电容(C。ff)与针对在累积电荷模式中操作的 SOI MOSFET的所施加的漏源电压的关系曲线图，其中第一曲线图示出 了现有技术SOI MOSFET的关断状态电容C。ff，并且其中第二曲线图示 出了依照本教导形成的改进的ACC SOI MOSFET的关断状态电容CQff。图5A是示例性现有技术单刀单掷(SPST)射频(RF)开关电路的示意图。图5B是适于使用累积电荷控制改进性能的RF开关电路的示意图，其中旁路SOINMOSFET的栅极被连接到累积电荷吸收器(ACS)端子。图5C是适于使用累积电荷控制改进性能的RF开关电路的示意图， 其中旁路SOI NMOSFET的栅极通过二极管被连接到累积电荷吸收器 (ACS)端子。图5D是适于使用累积电荷控制改进性能的RF开关电路的示意图， 其中累积电荷吸收器(ACS)端子被连接到控制电路。图6是包含堆叠的、适于使用累积电荷控制改进性能的MOSFET的 RF开关电路的示意图，其中旁路的堆叠MOSFET的累积电荷吸收器 (ACS)端子被连接到控制信号。图7示出了根据本发明使用累积电荷吸收器改进SOI MOSFET器件 的线性的示例性方法的流程图。图8示出了根据本发明形成的RF开关电路的示例性实施例的简化电 路示意图，其中RF开关电路包含ACC MOSFET的漏极和源极之间的漏 源电阻器。图9示出了根据本发明形成的示例性的单刀双掷(SPST)RF开关电路 的简化示意图，其中漏源电阻器#_示出为越过切换ACC SOI MOSFET 的。图10-19示出了把所公开的方法和设备用于示例性单刀六掷 (SP6T)RF开关可获得的示例性性能结果。在各个附图中的类似附图标记和名称指示类似部分。
具体实施方式
如上所述，电子器件设计领域的技术人员应当理解，这里的教导同样 适用于NMOSFET和PMOSFET。为了简单，针对示例性目的，这里出 现的实施例和例子仅包含NMOSFET，除非另外指出。通itxt掺杂剂、 电荷载流子、偏置电压的极性等等进行众所周知的改变，电子器件领域的 技术人员会容易理解如何使这些实施例和例子适于以PMOSFET的方式 使用。SOI NMOSFET中的累积电荷的非线性和谐波失真效应如上面在背景技术中描述的，无论MOSFET使用什么工作模式(即，增强模式或M模式)，在一些环境中，当在对源极和漏极施加非零栅极偏置电压的关断状态中操作MOSFET时，累积电荷可以出现在栅极。根 据^:导，如上面当MOSFET处于关断状态时描述的，并且当在具有与 源极和漏极栽流子的极性相反极性的沟道区中出现栽流子时，在这里把 MOSFET定义为在累积电荷模式中操作。根据#导，发明A^见察到当在某些电路实现中使用时，在累积电荷 模式中操作的MOSFET表现出不利地影响电路性能的非期望的非线性特 征。例如，如参考图2A更详细地描述的，累积电荷120(图l)不利地影响 关断状态SOIMOSFET的线性，并且更具体地，它不利地影响对漏源电 容(Cds)的贡献电容的线性。对于在关断状态下^Mt的SOI MOSFET， Cds 被称为C。ff。参考图2A，下面针对由具有比贡献电容的阻抗大的阻抗的 电#供栅极偏压Vg的偏置条件，描MC禮的贡献电容。如下面参考 图2B和5A描述的，这不利地影响用SOI MOSFET实现的电路的谐波失 真、互调失真和其它性能特性。这些现有技术未教导或建议的新颖观察可 以参考图2A示出的电气模型来理解。图2A是示出图1的示例性现有:^支术SOI NMOSFET 100的关断状态 阻抗(或反之，导电性)特性的电气模型200的简化示意图。更具体地，模 型200示出了当NMOSFET100在关断状态中操作时，从源极112到漏极 116的阻抗特性。因为NMOSFET 100的漏源关断状态阻抗特性主要是电 容性的，它在这里被称为漏源关断状态电容(C。ff)。针对这里的示例性说 明，理解通过具有比参考图2A描述的贡献电容的阻抗大的阻抗的电路(未 示出)M极108偏置到电压Vg。电子领域的技术人员会理解，针对提供 Vg偏压的电路的阻抗不比贡献电容的阻抗大的情况，如何4务改这个示例 性说明。如图2A所示，关断状态NMOSFET 100的源极112和体114之间的 结(即，源极-体结218)可以用如图所示配置的结二极管208和结电容器214 表示。类似地，关断状态NMOSFET 100的漏极116和体114之间的结(即， 漏极-体结220)可以用如图所示配置的结二极管210和结电容器216表示。 体114简单地表示为源极-体结218和漏极-体结220之间出现的阻抗212。电容器206表示栅极108和体114之间的电容。电容器202表示源极 112和栅极108之间的电容，并且另一个电容器204表示漏极116和栅极 108之间的电容。在下面提出的示例性说明中，使由源极112和漏极116 之间的电连接造成的衬底电容(通过图1中示出的绝缘衬底U8)小至可忽视，并且因此在图2A的电气模型200中未示出。如上所述，当NMOSFET 100处于关断状态时，并且当累积电荷 120(图l)不存在于体114时(即，NMOSFET 100不在累积电荷模式内操 作)，体114 ^电荷载流子。在这种情况下，体阻抗212类似于绝缘体 的阻抗，并且通过体114的电气导电性非常小(即，NMOSFET 100处于 关断状态)。因此，对漏源关断状态电容C。ff的主要贡献由电容器202和 204提供。电容器202和204仅8^微电压相关，因此未明显地对不利地影 响谐波生成和互调失真特性的非线性响应产生贡献。然而，当NMOSFET 100在累积电荷模式内操作，并且累积电荷120 因此出现在体114中时，包括累积电荷的移动空穴在源极-体结218和漏 极-体结220之间产生P型导电性。实际上，累积电荷120在源极-体结218 和漏极-体结220之间产生阻抗，该阻抗明显小于没有累积电荷时结之间 的阻抗。如果在漏极116和源极112之间施加Vds电压，则移动空穴根据 体114内所得到的电位重新分布。源极-体结218和漏极-体结220的二极 管特性(如分别由结二极管208和210表示)阻止DC和低频电流流过 SOI NMOSFET 100。即，因为结二极管208和210是良顺序(即，"背靠 背")，所以在这种情况下，没有DC或4氐频电流流过SOI NMOSFET 100。 然而，高频电流可以通过源极-体结218和漏极-体结220的电容(如分别 由结电容器214和216表示)流过SOI NMOSFET 100。由于结电容器214和216与n型和p型区之间的结相关，所以它们 是电压相关的。这个电压相关性由n型和p型区之间的结的^区域的宽 度的电压相关性产生。当偏置电压施加到NMOSFET时，n型和p型区 之间的结的^区域的宽免良生改变。由于结的电客取决于结*区域的 宽度，所以电容也根据施加在结上的偏压发生改变(即，电容也是电压相 关的)。此外，电容器202和204也可以具有由累积电荷120的存在导致的电 压相关性。尽管在这里未详细描述这个电压相关性的复杂原因，但是电子 器件领域的技术人员应当理解，电场区域(例如，上面参考图l描述的电 场区域122和124)可以受累积电荷的响应及其对所施加的Vds的响应影 响，从而导致电容器202和204的电压相关性。由于源极112和漏极116 之间的直接电容(未示出)，所以附加非线性影响可能出现。尽管通常期待 这个直接电容对大多数SOIMOSFET可以忽略，但是它可以有助于在源 极和漏极之间具有非常短的间隔的SOI MOSFET。在存在累积电荷的情况下，这个直接电容对C。ff的贡献也是电压相关的，原因类似于如上所述 的电容器202和204的电压相关性。结电容器214和216、栅源和栅漏电容器202, 204的电压相关性和 直接电容(未示出)在把AC电压施加到NMOSFET 100时分别导致 MOSFET的关断状态电容C。ff的非线性行为，从而产生不期望生成的谐 波失真和互调失真(IMD)。这些影响的相对贡献是复杂的，并且取决于制 程、偏压、信号幅度和其它变量。然而，电子器件设计领域的技术人员应 当从这里的教导理解，减少、移除或控制累积电荷提供了 C。ff的非线性行 为的总体改进。另外，由于在存在累积电荷120的情况下体阻抗212明显 地被降低，所以C。ff的量可以在FET在累积电荷模式中操作时被改进。 减少、移除或控制累积电荷也减轻了这种影响。另外，在FET从导通状态(导电状态)转变到关断状态(非导电状态) 时，累积电荷并未马上在体中累积。而是，当FET从导通状态转变到关 断状态时，它开始在MOSFET的体中累积电荷，并且累积电荷的量随时 间增加。因此，累积电荷的累积具有相关的时间常数(即，未立即达到累 积电荷的稳态水平)。累积电荷在FET体中緩慢地累积。^的FET具 有与"M目关的C。ff，其随着累积电荷的量的增加而增加。依据FET性能， 当C。ff随着FET体中的累积电荷的量的增加而增加时，偏离出现在FET 插入损耗(即，FET变得更"有损耗")、隔离(FET变得更少隔离)和插入相 位(FET的延迟增加)方面。减少、移除或控制累积电荷也减轻了这些不期 望的偏离效应。发明人观察到，MOSFET关断状态电容C。ff的非线性行为不利地影 响了用现有技术SOIMOSFET实现的某些电路的性能。例如，当使用例 如图1的现有才支术SOI NMOSFET 100的现有4支术SOI MOSFET实现 RF开关时，上述现有技术MOSFET的非线性关断状态特性不利地影响 了开关的线性。如下面更详细地描述的，RF开关线性是许多应用中的重 要设计員，改进的开关线性导致通过开关处理的信号的谐波和互调(IM) 失真的抑制的改进。这些改进的开关特性在例如用于蜂窝通信设备的某些 应用中极其重要。例如，众所周知的GSM蜂窝通信系统标准把严格的线性、谐波和互 调抑制和功耗要求施加于实现GSM蜂窝电话的前端部件上。 一个示例性 GSM标准需要在高达12.75 GHz频率处把基本信号的所有谐波抑制到低 于-30dBm。如果谐波未被抑制到低于这些水平，则显著不利地影响可靠的蜂窝电话操作(例如，由于发送和接收信号的谐波和互调失真可能导致掉线或其它通信问题的增加)。由于RF开关功能通常在蜂窝电话前端部 件中实现，所以非常期望改进RP开关线性、谐波和互调抑制，和功耗性 能特性。现在参考图2B描述现有才支术MOSFET的关断状态电容C。ff的 非线性行为如何不利地影响这些RF开关特性。使用现有技术SOI MOSFET实现的RF开关电路上的谐波失真效应图2B图解了使用上面参考图l描述的例如现有技术SOINMOSFET 100的现有技术MOSFET实现的示例性简化RF开关电路250。在共同受 让的美国专利No.6,804,502中提供了 RF开关电路的操作和实现的详细描 述，这里完整地参考引用了该专利对RT开关电路的教导。如图2B所示， 现有技术RF开关250包含工作时连接到5个旁路MOSFET 260a-260e 的单"通"或"开关"MOSFET 254。MOSFET 254充当通路或开关晶体管，并且当启动时，-故配置为有 选择地通过传输路径256把RF输入信号(例如，施加到其漏极)连接到RF 天线258。当启动时，旁路MOSFET 260a-260e可选地把RF输入信号旁 路到地。众所周知，通过连接到其栅极的第一开关控制信号(未示出)选择 性地控制开关MOSFET 254，并且类似地通过连接到其栅极的第二开关 控制信号(未示出)控制旁路MOSFET 260a-260e。从而，当禁止旁路 MOSFET 260a-260e时，启用开关MOSFET 254，并且反之亦然。如图 2B的RF开关250的示例性实施例所示，通itife加+2.5V的栅极偏置电压 启用开关MOSFET 254(通过第一开关控制信号)。通过施加-2.5V的栅极 偏置电压，禁止旁路MOSFET 260a-260e(通过第二开关控制信号)。当在这种状态下配置开关250时，RF信号252通过开关MOSFET 254、通过传输路径256传播，并且到达天线258。如上参考图2A所述， 当旁路MOSFET 260a-260e包括例如SOI NMOSFET IOO(图l)的现有技 术SOI(或SOS) MOSFET时，累积电荷可以出现在SOI MOSFET体中 (即，当SOI MOSFET在如上所述的累积电荷模式中操作时)。当把AC 电压施加到MOSFET时，累积电荷可以在SOI MOSFET的关断状态电 容C。ff中产生非线性行为。更具体地，当累积电荷出现在关断状态SOI MOSFET 260a-260e的 沟道区中时，它响应施加到其5个相应漏极的RF信号中的变化。当时变 RT信号沿传输路径256传播时，RF信号把时变源漏偏置电压施加到SOI MOSFET 260a-260e。时变源漏偏置电压在SOI MOSFET 260-260e的沟道区内产生累积电荷的移动。累积电荷在SOI MOSFET的沟道区内的移 动导致SOI MOSFET 260a-260e的漏源关断状态电容发生变化。更具体 地，沟道区内累积电荷的移动导致如上参考图2A所述的漏源关断状态电 容的电压相关性。SOI MOSFET 260a-260e的关断状态电容的电压相关的 变化是通过RF开关250传播的RF信号的谐波失真和IMD的主要原因。如上所述，RF信号的谐波失真和IMD是使用现有技术SOI MOSFET 设备实现的现有技术RF开关电路的主要缺点。对于许多应用，必须把 RF信号的谐波和DVID抑制到迄今为止使用现有技术SOI MOSFET设 备难以或不可能达到的水平。在GSM设备中，例如，在最大操作功率为 +35 dBm的情况下，现有技术开关通常对小于-30 dBm的GSM三次谐波 的抑制要求只有6 dB的余量。当GSM发射频带的二次谐波也驻留在DCS 接收频带中时，也期望GSM系统中极低的偶次谐波失真。然而，期望抑 制RF信号的奇次(例如，三次)谐波，并且需要在这方面改进。另外，众所周知，浮体(例如，SOI)MOSFET的体中的累积电荷的存 在也可能不利地影响浮体MOSFET的漏源击穿电压(BVDSS)的性能特 性。众所周知，浮体FET演示了也称为BVDSS的漏源击穿电压问题， 其中漏源"击穿"电压通过寄生双极操作来降低。当在沟道中产生空穴并且 空穴无处消耗(即，由于体是浮动的，所以空穴无法脱离体)时，导致寄生 双极操作。结果，MOSFET体的电位增加，其有效地降低了阈值电压。 于是，这个状态使MOSFET器件经历了增加的泄漏，从而在体中产生更 多的空穴，并且从而加剧了 BVDSS问题(这个正反馈状态的结果)。^^Hf的用于改进SOI(和SOS)MOSFET器件的线性的方法和i殳备 克服了现有技术的上述缺点。 一旦累积电荷被识别为关断状态SOI MOSFET器件中，以及在用这些器件实现的电路(例如RP电路)中谐波失 真、IMD和压缩/饱和的主要原因，显然累积电荷的降低、清除和/或控制 改进了这些器件的谐波抑制特性。另外，累积电荷的降低、清除和/或控 制也通过防止发生寄生双极操作改进了 BVDSS性能特性。BVDSS的改 进导致器件线性的接连改进。在下面部分详细描述用于控制SOI MOSFET中的累积电荷的若干示例性结构和技术。使用累积电荷吸收器(ACS)改进MOSFET的线性的方法和设备-概况如下更详细地描述的，本/>开描述了用于改进SOI MOSFET中的半 导体器件的线性(例如，降低不利的谐波失真和IMD效应)的方法和i殳备。 在一个示例性实施例中，该方法和设备通过降低MOSFET器件的体中的累积电荷来改进线性，并且控制MOSFET器件的谐波失真和IMD效应。 在一个实施例中，本方法和设备使用工作时连接到MOSFET体的累积电 荷吸收器(ACS)降低或控制MOSFET体中的累积电荷。在一个实施例中， 本方法和设备从MOSFET器件的体中完全地移除所有累积电荷。在一个 所述的实施例中，MOSFET被偏置以在累积电荷模式中操作，并且ACS 用于完全移除、降低或控制累积电荷，并且从而降低否则会产生的谐波失 真和IMD。在某些实施例中，也通过移除或控制累积电荷来改进线性， 从而改进浮体MOSFET BVDSS特性。如上面背景技术部分所述，电子器件设计和制造领域的技术人员应当 理解，这里的教导同样适用于在绝缘体上半导体("SOI")和蓝宝石上半导 体("SOS")村底上制造的MOSFET。可以使用任何适当的绝缘体上半导体 技术把本教导用于MOSFET的实现。例如，这里描述的发明的MOSFET 可以使用在例如GaAs MOSFET的绝缘衬底上制造的化合物半导体实现。 如上所述，本方法和设备也可以被应用于锗硅(SiGe)SOIMOSFET。为了 筒单，针对示例性目的，这里出现的实施例和例子仅包含NMOSFET， 除非另外指出。通过对掺杂剂、电荷载流子、偏置电压的极性等等进行众 所周知的改变，电子器件领域的技术人员会容易理解如何使这些实施例和 例子适用于PMOSFET。如上所述，本发明尤其适用于FET和当在关断状态下操作FET时得 益于完全耗尽的沟道的相关应用，其中累积电荷可能产生。用于改进 MOSFET的线性的所公开的方法和设备还可适用于部分#的沟道。本 领域的技术人员已知，体的掺杂和尺寸变化广泛。在示例性实施例中，体 包括厚度为近似100埃到近似2,000埃的硅。在进一步的示例性实施例中， FET体内的掺杂浓度的范围为从不超过与;Mi樹目关的浓度到每《113近 似lxl0"活跃掺杂原子，从而导致完全*的晶体管操作。在进一步的示 例性实施例中，FET体内的掺杂浓度的范围为从每cm3 1><1018到lxl019 活跃掺杂原子，和/或包括体的硅的厚度的范围为从2000埃到许多微米， 从而导致部分耗尽的晶体管操作。电子设计和制造领域的技术人员可以理 解，本公开的用于改进MOSFET的线性的方法和设备可以用于以各种掺 杂浓度和体尺寸实现的MOSFET。因此，本/zHf的方法和i殳备不限于4吏 用上面提出的示例性掺杂浓度和体尺寸实现的MOSFET。根据本发明的一个方面，使用控制方法和相关电路降低FET体内的 累积电荷。在一个实施例中，所有累积电荷从FET体清除。在其它实施例中，累积电荷被降低或控制。在一个实施例中，从FET体清除空穴， 然而在另一个实施例中，从FET体清除电子，如下面更详细地描述的。 通过使用本发明的新颖和非显而易见的教导从FET体移除空穴(或电子)， 降低或消除电压诱导的关断状态FET的寄生电容变化，从而降低或消除 关断状态FET的非线性行为。另外，如上参考图2A所述，由于在降低 或控制累积电荷时大大增加了体阻抗，所以在FET关断状态电容的量方 面存在有利的总体缩减。并且，如上所述，移除或控制浮体MOSFET中 的累积电荷改进了 FET的BVDSS特性，并且从而改进了浮体MOSFET 的线性。累积电荷的控制不仅有助于FET关断状态电容COS中的有利总体缩 减(如上面参考图2A所述和下面参考附图4H所述)，而且还有助于存在 时变Vds偏置电压的情况下可能随时出现的C。ff变化的降低。因而，使用 根据本发明形成的SOI MOSFET获得RF开关电路中不期望的谐波生成 和互调失真的降低。通过根据本教导形成的器件实现改进的SOI MOSFET功率处理、线性和性能。虽然本发明的方法和设备能够完全从 FET体移除累积电荷时，电子器件设计领域的技术人员应当理解，累积 电荷的任何降低是有好处的。谐波和互调失真的降低通常有利于体半导体或绝缘体上半导体(SOI) 系统的任何半导体系统。SOI系统包含使用放置在下绝缘衬底上的包含半 导体的区域的任何半导体体系结构。当任何适当绝缘衬底可以用于SOI 系统时，示例性绝缘衬底包含二氧化硅(例如，由^基底支持的、例如 称为注氧隔离(SIMOX)的氧化埋层)、M晶片(厚氧化物)、玻璃和蓝宝石。 如上所述，除了通常使用的基于硅的系统之外，本发明的某些实施例可以 使用锗珪(SiGe)实现，其中SiGe等效地取代Si。各种ACS实现和结构可以用于实践本〃>开的方法和设备。根据本方 法和设备的一个实施例，当MOSFET被配置成在累积电荷模式中操作时， 使用ACS从MOSFET移除或控制累积电荷(参考上述图1中的120)。通 过根据本教导调整SOI(或SOS)MOSFET，实现改进的累积电荷控制 (ACC)MOSFET。 ACC MOSFET对改进包含RF开关电路的许多电路的 性能有用。下面参考图3A-3K详细描述示例性ACC MOSFET的各种特 性和可能配置。这个部分还描述了本发明的示例性的ACS实现与现有技 术的体接触的不同。图4A中示意性地示出了体现为四端子器件的ACC MOSFET。图4B-4G示出可以用于当ACC MOSFET在累积电荷模式中操作时从ACC MOSFET移除累积电荷的各种示例性筒单电路结构。下面参考图4A-4G 更详细地描述简化电路结构的操作。下面参考附图4H描述与现有技术 SOIMOSFET的关断状态电斜目比，ACC MOSFET的关断状态电容C。ff 的改进。下面参考图5B-5D的电路示意图描述使用本发明的ACC MOSFET 实现的各种示例性RF开关电路的操作。此外，下面参考图6描述使用本 发明的堆叠的ACC MOSFET(用于增加的功率的处理)的示例性RT开关 电路。参考图7描述使用累积电荷吸收器(ACS)改进SOI MOSFET的线 性的示例性方法。最终，描述了可以用于制造ACC MOSFET的示例性 制造方法。现在参考图3A-3K描述可以用于实践所公开的方法和i殳备的 各种示例性ACS实现和结构。使用累积电荷吸收器(ACS)控制累积电荷图3A和3B是根据本发明、适于控制累积电荷120(图l)的累积电荷 控制(ACC) SOI NMOSFET300的顶视图的简化示意图。在示例性实施例 中，栅接触301被连接到栅极302的第一端。在栅极302下面放置栅极氧 化物(图3未示出，^图1中示出)和体312(在图3B中示出)。在示出的 示例性NMOSFET300中，源极304和漏极306包括N+区域。在示例性 实施例中，ACC NMOSFET 300包含包括P-区域的累积电荷吸收器 (ACS)308。 ACS 308 ,皮连接到也包括P-区域的体312并且与体312处于 电连接。电接触区310向ACS 308提供电连接。在某些实施例中，电接 触区310包括P+区域。如图3A所示，电接触区310被连接到ACS 308 并且与ACS 308处于电连接。电子器件领域的技术人员应当理解，由于在某些实施例中难以直M 触到少量掺杂的区，所以电接触区310可以用于促进电连接到ACS 308。 另外，在某些实施例中，ACS308和电接触区310可以同延。在另一个实 施例中，电接触区310包括N+区域。在这个实施例中，电接触区310充 当到ACS 308的二极管连接，其在特定偏置状态下防止正电流流入ACS 308(以及防止正电流流入体312)，如下更详细地描述的。图3B是图3A的ACC SOI NMOSFET 300的可选顶视图，该图在 NMOSFET 300的栅接触301 、栅极302和棚^极氧化物不可见情况下图解 了 ACC NMOSFET 300。这个视图允许体312可见。图3B示出把ACS 308 连接到体312的一端。在一个实施例中，体312和ACS 308包括组合的、可以通过单离子;ttX步骤产生的P-区域。在另一个实施例中，体312和 ACS 308包括连接在一起的分立P-区域。电子器件设计领域的技术人员众所周知，在其它实施例中，图3A和 3B的ACC NMOSFET 300可以简单地通过反置用于实现各种FET部件 区域的掺杂剂(即，用n型掺杂剂材料替换p型掺杂剂材料，并且反之亦 然)实现成ACCPMOSFET。更具体地，在ACC PMOSFET中，源极和 漏极包括P+区域，并且体包括N-区域。在这个实施例中，ACS 308也包 括N-区域。在ACCPMOSFET的某些实施例中，电接触区310可以包括 N+区域。在ACC PMOSFET的其它实施例中，区域310包括P+区域， 其中P+区域充当到ACS 308的连接二极管并且从而防止在特定偏压状态 下电流it入ACS 308。区别于所公开的ACS的现有技术体接触根据本发明，用于实现ACC SOI MOSFET的ACS 308包含使其区 别于现有技术中众所周知的所谓"体接触"(通常当"体接触"被直接连接到 源极时，有时也被称作"体连接")的结构、功能、操作和设计方面的新颖 特征。有关现有技术SOI MOSFET中使用的体接触的示例性参考文献包 含(1) F. Hameau and O. Rozeau, "Radio-Frequency Circuits Integration Using CMOS SOI 0.25pm Technology," 2002 RF IC Design Workshop Europe, 2002年3月19—22日，Grenoble, France; (2) J. R. Cricci等人, "Silicon on Sapphire MOS Transistor," U.S,专利No. 4,053,916,1997年10 月11日；(3) O. Rozeau等人，"SOI Technologies Overview for Low-Power Low-Voltage Radio-Frequency Applications," Analog Integrated Circuits and Signal Processing, 25, pp. 93-114, Boston, MA, Kluwer Academic Publishers, 2000年11月；(4) C. Tinella等人，"A High-Performance CMOS-SOI Antenna Switch for the 2.5-5-GHz Band," IEEE Journal of Solid-State Circuits, Vol. 38， No. 7, 2003年7月；(5) H. Lee等人，"Analysis of body bias effect with PD-SOI for analog and RF applications," Solid State Electron" Vol. 46, pp. 1169-1176, 2002; (6) J,H. Lee等人，"Effect of Body Structure on Analog Performance of SOI NMOSFETs，" Proceedings, 1998 IEEE International SOI Conference, 1998年10月5-8日，pp. 61 - 62; ⑦C. F. Edwards等人，The Effect of Body Contact Series Resistance on SOI CMOS Amplifier Stages," IEEE Transactions on Electron Devices,Vol. 44, No. 12， 1997年12月，pp. 22卯-2294; (8) S. Maeda等人， Substrate-bias Effect and Source-drain Breakdown Characteristics in Body-tied Short-channel SOI MOSFET,s，" IEEE Transactions on Electron Devices, Vol. 46, No. 1, 1999年1月，pp. 151隱158; (9) F. Assaderaghi等人，"Dynamic Threshold-voltage MOSFET (DTMOS) for Ultra-low Voltage VLSI," IEEE Transactions on Electron Devices, Vol. 44， No. 3,1997年3月，pp. 414國422; (10) G O. Workman和J. G Fossum, "A Comparative Analysis of the Dynamic Behavior of BTG/SOI MOSFETs and Circuits with Distributed Body Resistance," IEEE Transactions on Electron Devices, Vol. 45, No. 10， 1998年10月，pp. 2138國2145;和(ll) T.隱S. Chao等人，"High-voltage and High-temperature Applications of DTMOS with Reverse Schottky Barrier on Substrate Contacts," IEEE Electron Device Letters, Vol. 25， No. 2, 2004年2月，pp.86 — 88。如这里描述的，例如RF开关电路的应用可以使用以关断状态偏置电 压操作的SOI MOSFET，对此可产生累积电荷。这里把SOI MOSFET 定义为当MOSFETi皮偏置在关断状态时，并且当具有与沟道载流子相反 极性的栽流子出现在MOSFET的沟道区中时，在累积电荷模式内进行操 作。在某些实施例中，当MOSFET被部分M但仍然被偏置为在关断状 态操作时，SOI MOSFET可以在累积电荷模式内操作。可以根据本教导， 通过移除或控制累积电荷，来实现改进对源漏电容的非线性影响的显著益 处。与公开的技^M目反，所引用的现有技术未教导或启示独特用于移除或 控制累积电荷的ACS方法和i殳备。也没有提及由累积电荷导致的、例如 对关断状态源漏电容C。ff的非线性影响的问题。因此，在上面引用的参考 文献中描述的现有技术的体接触大大不同于参考图3A-4D描述的ACS(在 结构、功能、操作和设计方面)。在一个例子中，ACS 308使用到达并且通过体312的高阻抗连接，有 效地从SOINMOSFET 300移除或控制累积电荷。由于累积电荷120主要 通过用相对较长时期产生显著的累积电荷的现象(例如，热生成)来生成， 所以可以使用高阻抗ACS。例如，当NMOSFET在累积电荷模式中操作 时产生不可忽略的累积电荷的典型时间段近似为几亳秒或更多。累积电荷 的这种相对緩慢的生成对应于非常低的电流，其通常小于100nA7毫米晶 体管宽度。即使使用到体的非常高阻抗的连接，这种低电流仍可以被有效 地传送。根据一个例子，使用具有大于106欧姆的电阻的连接实现ACS 308。因此，即使使用与低阻抗现有技术体接触相比相对较高的阻抗连接实现，ACS 308仍能够有效地移除或控制累积电荷120。完全相反，在上面引用的参考文献中描述的体接触的现有技^:导需 要低阻抗(高效)接入SOI MOSFET的体区域以进行适当的操作(参见例如 上面的参考文献(3)， (6)和(7))。这个要求的主要原因是现有技术体接触主 要用于降低对SOI MOSFET功能的不利影响，这些不利影响由比在累积 电荷模式中操作FET时更快速和更有效的电子空穴对生成过程所导致。 例如，在未以累积电荷模式操作的某些现有技术MOSFET中，作为碰撞 电离的结果，生成了电子空穴对载流子。碰撞电离以比在累积电荷模式中 操作FET时更快速的速率产生电子空穴对。可以由两种现象的滚降频率估计出通过》並撞电离进行的电子-空穴对 生成对比导致累积电荷的对生成过程的相对速率。例如，上面引用的参考 文献(3)指出碰撞电离效应的滚降频率在105Hz范围内。相对比地，观察 到累积电荷的效应的滚降频率在103Hz或更低范围内，如奇谐波的恢复时 间所示。这些观察指示ACS 308可以使用至少是控制碰撞电离电荷时使 用的现有技术体接触所需阻抗的100倍的阻抗，有效地控制累积电荷。此 外，由于碰撞电离主要出现在SOI MOSFET在导通状态下操作时，所以 碰撞电离效应可以通过导通状态的晶体管梯:作放大。在这些环境中，到达 和通过体区域的低阻抗体接触更加关键，以便在导通状态下控制碰撞电离 的效应。完全相反地，^t导的ACS 308仅当ACC SOI MOSFET在累积电 荷模式中操作时移除或控制累积电荷。根据定义，在这个模式中，FET 处于关断状态，因此不需要移除导通状态FET放大的碰撞电离。因此， 在这些工作状态下，高阻抗ACS 308完全适用于移除累积电荷。对低阻 抗体连接的现有技术要求产生了被^:导克服的许多实现问题，如下更详 细地描述的。此夕卜，可以使用与现有技术的体接触相比低得多的源漏寄生电容来实 现ACS 308。上述现有技术体接触所需的到SOI MOSFET体的低阻抗连 接需要接触接近整个体。这可能需要在沿体的不同位置处接触体的多个体 接触"手指"。到体的低阻抗连接还需要现有技术体接触接近源极和漏极。 由于通过这种体接触产生寄生电容，所以引用的现有技术参考文献教导与 把这种结构用于例如RF的许多高频应用是相背离的。完全相反，可以把 本发明的ACS 308放置在相距源极304和漏极306的选定距离处，并且 也可以在体312的第一末端处把ACS 308连接到体312(图3A和3B中示出)。以这种方式布置，ACS308与体312进行最小接触(与可能在沿体的 许多位置处接触体的现有技术体接触相比)。具有MOSFET的ACS 308 的这种配置消除或大大降低了 ACS 308相对于源、漏极和体的更加接近 的定位所导致的寄生电容。此外，ACS308可以在以^沟道的方式操作 的SOIMOSFET中实现。通常，所引用的现有技术参考文献教导与将体 接触用于这种环境另:相背离的(参见，例如上面引用的参考文献(3))。此外，由于碰撞电离空穴电流比针对累积电荷生成的电流(小于近似 lOOnA每亳米体宽度)大得多(在5，000nA每毫米体宽度的范围内)，所以现 有技术未教导如何有效地实现非常大的体宽度(即，大于近似10nm)。相 对比地，本公开器件的ACS 308可以在具有相对较大的体宽度的SOI MOSFET中实现。这提供了尤其是RF开关器件在导通状态导电性和互 导、插入损耗和制造成本方面的改进。根据上面引用的现有技术教导，由 于体接触的阻抗必须因而增加，所以较大的体宽度不利地影响体接触的高 效操作。尽管所引用的现有技术建议使用多个手指在不同位置处接触体， 但是如上所述，多个手指不利地影响了寄生源漏电容。基于这些原因，以及下面更详细地描述的原因，本发明提供了克服根 据如上文所引用的现有技术教导的限制、新颖的MOSFET器件、电路和 方法。图3C是根据所公开的方法和设备的、适于控制累积电荷的ACC SOI NMOSFET 300'的剖面透视示意图。在附图3C示出的例子中，ACC NMOSFET 300'包含向各个FET部件区域提供电连接的四个端子。在一 个实施例中，各端子提供把外部集成电路(IC)元件连接到各个FET部件 区域的装置(例如金属引线，未示出)。附图3C中示出的3个端子通常在 现有技术FET器件中可得到。例如，如图3C所示，ACC NMOSFET 300' 包含提供到栅极302的电连接的栅极端子302，。类似地，ACC NMOSFET 300'包含分别提供到源极304和漏极306的电连接的源极和漏极端子 304', 306'。众所周知，在电子设计领域中，各端子通过所谓"电阻性"(即， 低电阻)接触区被连接到其相应FET部件区域(即，栅极、漏极和源极)。 本领域众所周知与连接各个FET端子到FET部件区域相关的制造和结构 细节，因此不在这里更详细地描述。如上参考图3A和3B所述，ACC NMOSFET 300'用于当NMOSFET 在累积电荷模式中操作时控制累积电荷。因此，在附图3C中示出的示例 性实施例中，ACC NMOSFET 300'包含提供到体312的电连接的第四端子，并且因而当FET 300'在累积电荷模式中操作时利于累积电荷的降低 (或其它控制)。更具体地，并且再次参照附图3C, ACCNMOSFET包含 "体"端子，或累积电荷吸收器(ACS)端子308'。 ACS端子308'提供到ACS 308(附图3C中未示出，但是在图3A和3B中示出)和体312的电连接。 尽管附图3C中示出ACS端子308被物理地连接到体312，但电子设计领 域的技术人员应当理解，这种描述只为了示例的目的。附图3C中所示的 ACS端子308，到体312的直接连接图解的是端子308'与体312的电气连 通性(而非物理连接)。类似地，附图3C还示出了被物理连接到其相应FET 部件区域的其它端子(即，端子302'， 304，和306')。这些描述只是为了示 例的目的。在多数实施例中，如上参考图3A-3B所述，并且还如下参考附图 3D-3K所述，ACS端子308'通过经由电接触区310连接到ACS 308,提 供到体312的电连接。然而，本发明还考虑ACS端子308被直接连接到 体312的实施例(即，ACS端子308'和体312之间不存在中间区域)。根据公开的方法和设备，当把ACCNMOSFET300'偏置为在累积电 荷模式中操作时(即，当ACCNMOSFET300'处于关断状态，并且P极性 的累积电荷120(即，空穴)出现在体312的沟道区中时)，通过ACS端子 308'移除或控制累积电荷。当累积电荷120出现在体312中时，可以通过 把偏置电压(Vb("体")或VACS(ACS偏置电压))施加到ACS端子308，来移 除或控制电荷312。通常，应用于ACS端子308'的ACS偏置电压VACS 可以被选择为等于或比源极偏置电压Vs和漏极偏置电压Vd的较低值更 负。更具体地，在某些实施例中，ACS端子308，可以被连接到当FET在 累积电荷模式中操作时移除(或"吸收")累积电荷的各种累积电荷吸收机 构。下面参考图4A-5D描述若干示例性累积电荷吸收机构和电路结构。类似于上面参考图l描述的现有技术NMOSFET100，可以通过向各 个端子302'、 304，和306，施加特定偏置电压，把附图3C的ACC SOI NMOSFET300'偏置为在累积电荷模式中^Mt。在一个示例性实施例中， 源极和漏极偏置电压(Vs和Vd，分别地)为零(即，端子304'和306'被连接 到地)。在这个例子中，如果施加到栅极端子302'的栅极偏置电压(Vg)相 对源极和漏极偏置电压并Jbf目对Vth足够负(例如，如果Vth近似为零，并 且如果Vg比近似-lV更负)，则ACC NMOSFET 300'在关断状态操作。 如果ACC NMOSFET 300，继续在关断状态^皮偏置，则累积电荷(空穴)会 累积在体312中。有利的是，累积电荷可以通过ACS端子308'从体312移除。在某些实施例中，如下参考图4B更详细描述的，ACS端子308' 被连接到栅极端子302'(因而保ii^目同偏置电压被施加到栅极(Vg)和体(在 图3C中示为"Vb"或，，VAcs")。然而，电子设计领域的技术人员应当理解，当仍然使用^^开的方法 和设备的技术的同时，可以把若干偏置电压施加到四个器件端子。只要把 ACC SOI NMOSFET 300'偏置为在累积电荷模式中操作，则可以通过向 ACS端子308'施加偏置电压Vacs来移除或控制，并且因而从体312中移 除累积电荷。例如，在一个实施例中，其中ACC NMOSFET 300'包括^C^模式器 件，Vth定义为负。在这个实施例中，如果Vs和Vd偏置电压包括零伏(即 端子连接到电路地节点)，并且施加到栅极端子302，的栅极偏压Vg相对于 Vth足够负(例如，Vg相对于Vth比近似-lV更负)，则空穴可以在栅极氧化 物110下累积因而变成累积电荷120。在这个例子中，为了从FET体312 中移除所累积的空穴(即，累积电荷120)，施加到ACS 308的电压VACS 可以被选择为等于或比Vs和Vd的较低值更负。在其它例子中，源极和漏极偏置电压Vs和Vd分别可以包括除了零 伏之外的电压。根据这些实施例，栅极偏置电压Vg必须相对于Vs和Vd 二者足够负(例如，以便Vg相对于Vth足够负)以便偏置处于关断状态的 NMOSFET。如上所述，如果在关断状态偏置NMOSFET足够长的时间 周期(近似l-2ms，例如)，则累积电荷将在栅极氧化物下累积。在这些实 施例中，如上所述，为了从体312中移除累积电荷120，施加到ACS端 子308的ACS偏置电压VAcs可以被选择为等于或比Vs和Vd的较低值 更负。应当注意，与上面描述的例子相反，主要为了减轻由碰撞电离导致的 不利影响而实现现有技术体接触。因此，现有技术体接触通常被连接到 MOSFET的源极。为了有效地控制、降低或完全地移除NMOSFET中的 累积电荷，在示例性实施例中，VAcs应当等于或比Vs和Vd的较低值更 负。电子器件设计领域的技术人员应当理解，可以在ACC MOSFET包 括PMOSFET器件时使用不同的Vs、 Vd、 Vg和VAcs偏置电压。由于现 有技术体接触通常被连接到源极，所以这个实现不能用现有技术体接触方 法进行。图3D是根据本发明适于控制累积电荷120(图l)的ACC SOI NMOSFET 300的顶视图的简化示意图。图3D示出了栅接触301、栅极302和栅极IUt物不可见的ACC NMOSFET 300"。附图3D的ACC NMOSFET 300"在设计上与上面参考图3A和3B描述的ACC NMOSFET 300非常相似。例如，类似于ACC NMOSFET 300, ACC NMOSFET 300" 包含包括N+区域的源极304和漏极306。 ACC NMOSFET 300"还包含包 括P-区域的累积电荷吸收器(ACS)308。如附图3D所示，包括ACS 308 的P-区域邻接(即，直接相邻于)体312,其也包括P-区域。类似于ACC NMOSFET 300， ACC NMOSFET 300"包含提供电连接到ACS 308的电 接触区310。如上文所述，电接触区域310包括P+区域。在另一个实施 例中，电接触区310可包括N+区域(因而如上所述防止正电流流入体312)。 如附图3D所示，在ACC NMOSFET 300"中形成直接邻近ACS 308的电 接触区310。 ACC SOI NMOSFET 300"的功能是控制累积电荷，类似于 上面参考图3A-3C描述的ACC NMOSFET的操作。图3E是才艮据本发明适于控制累积电荷的ACC SOI NMOSFET 300"， 的顶视图的简化示意图。ACC NMOSFET 300'"在设计上和功能上与上面 参考图3A-3D描述的ACC NMOSFET非常相似。附图3E示出了沿 NMOSFET300'，，的近似中心取的A-A，切线的虚线剖视图。这里使用这个 剖视图描述了可能作为制程结果出现的、某些示例性现有技术MOSFET 和ACC NMOSFET的某些实施例的结构和性能特性。现在参考附图3F 描述这个剖视图A-A'的细节。切线A-A，切割ACC NMOSFET 300'"的以下部件区域P+电接触区 310， ACS 308(如图3E所示，未在附图3F中示出)，P+重叠区域310', 栅极氧化物110和聚珪栅极302。在某些实施例中，在制程期间，当区域 310掺杂p型掺杂剂材料时，邻近P体区域，某些其它P+掺杂可被^(即， p型掺杂剂材料可能重叠)到聚硅栅极302的P+重叠区域310'。在某些实 施例中，有意执行这种重叠以保证所有栅极氧化物110完全被P+区域覆 盖(即，保证在栅极302和P+区域间氧化物110的边缘上不存在间隙)。于 是，这帮助在P+区域310和体312之间提供最小阻抗连接。尽管4^:导包括上述这种实施例，但是电子器件设计和制造领域的技 术人员应当认识到不需要这种低阻抗连接。因此，如下更详细地描述的， 与附图3H示出的实施例相关的缺点可以通过4吏用这里描述的其它实施例 来克服(例如，下面分别参考附图3G和3J描述的实施例300和300""， 其中在P+区域310和体312之间有意地实现间隙。在一个示例性实施例 中，P+重叠区域310，以近似0.2-0.7微米重叠氧化物110。 MOSFET设计和制造领域的技术人员应当理解，可以使用其它重叠区域尺寸实践本公开的方法和设备。在某些实施例中，如附图3F所示，例如，栅极氧化物IIO 和P-体上的其余区域用n型掺杂剂材料掺杂(即，它包括N+区域)。再次参照附图3F，由于在栅极氧化物110上、体312上和邻近聚硅 栅极302的边缘340出现P+重叠区域310',所以在NMOSFET 300，"中 产生提高阈值电压的区域。更具体地，由于P+掺杂(在P+重叠区域310' 中)接近体312的沟道区上的栅极302的边缘MO，所以在MOSFET 300"， 的区域中形成了提高了阈值电压的区域。现在参考附图3H和31更详细 描述提高了阈值电压的区域的影响。图31示出了反型沟道电荷与向ACC NMOSFET施加的^W"极电压的 关系曲线图380。图31中示出的曲线图380图解了上述提高的阈值电压 的一个影响，此影响可能出现在现有技术MOSFET中，以及由于某些制 造过程而可能出现在本ACC NMOSFET的某些实施例中。如下面更详细 地描述的，由于体的附近连接到FET体，所以在附图3H中示出并且在 下面更详细地描述的提高阈值电压的区域也出现在现有技术MOSFET设 计中。如下参考附图3J更详细地描述的，例如，4^Hf的方法和i殳备能 够被用于减少或消除在某些现有技术SOI MOSFET设计中发现的提高阈 值电压的区域。图3H示出了栅接触、栅极和栅极氧化物不可见的ACC NMOSFET 的一个实施例。上面参考附图3E和3F描述的提高阈值电压的MOSFET 区域在附图3H中被示出为出现在椭圆307包围的区域中。电子设计和制 造领域的技术人员会理解，出于上面参考附图3E和3F指出的原因，由 于增加的阈值电压，附图3H中示出的ACC MOSFET的区域307有效地 在ACC MOSFET沟道区的其余部分之后"导通"。提高的阈值电压能够通过减低该区域307的大小来降低。消除区域 307则完全消除了阈值电压增加。由于阈值电压增加能够增加"导通"状态 MOSFET的谐波和互调失真，所以消除这种影响改进了 MOSFET性育&。 增加的阈值电压也有增加MOSFET的阻抗的不利影响(即，当MOSFET 处于导通状态(导电状态)时，MOSFET呈现的阻抗)，其不利地影响 MOSFET插入损耗。在一个示例性实施例中，如图所示，例如在上面参考图3A和3B描 述的ACC NMOSFET 300，和下面参考附图3G的ACC MOSFET 300的 剖视图更详细描述的实施例中，通过把P+区域310放置在与聚硅栅极302的边缘相距选择的距离处，减轻或克服了与阈值电压升高相关的不利影响。这种方法在图3A的ACCMOSFET300的顶视图中示出，并且在附 图3G的ACC MOSFET 300的剖视图中示出。如图3G的ACC MOSFET 300的剖视图所示，P+区域310未一直延伸到聚硅^(h极302的边缘340。 这与附图3F示出的实施例300'完全相反，其中P+区域310'—直延伸到栅 极边缘340。通过把P+区域310如附图3G的实施例300所示放置在相距 栅极边缘340 —彭巨离处，没有P+区域接近聚硅栅极302(即，没有P+ 区域出现在聚硅^f极302中)。P+区域310的这种配置消除或大大减少了与上述阈值电压升高相关 的问题。如上参考图3A和3B所述，并且参考与现有技术体接触参考文 献的比较，P+区域310和栅极302之间的ACS308P区域(图3A中示出) 的相对较高阻抗未不利地影响ACC NMOSFET 300的性能。如上所述， 累积电荷可以被有效地移除，即使在使用相对较高阻抗的ACS连接的情 况下。在另一个示例性实施例中，如下参考图3J所述,通过把P+区域310(和 ACS 308)放置在相距体312—粉巨离处，消除了阈值电压升高。由于当把 P+的小区域310放置在相距体312—粉巨离处时，ACS 308和体312之 间的电气连通具有相对较高阻抗，所以体接触现有才支术参考文献(如上所 述需要低阻抗接触)从未教导或启示这种方法。下面参考图3J描述这种改 进的实施例。附图3J是适于控制累积电荷并且以，T-栅极"配置构造的ACS SOI NMOSFET 300的另一个实施例的简化顶视图。附图3J示出了栅接触 301、栅极302和栅极氧化物不可见的ACC NMOSFET 300""。栅极(附 图3J中未示出)和体312被配置为"T-栅极"配置的ACC MOSFET 300"" 的"支持"构件(即，它们包括"T形"FET的"底"部分)。这些"支持"构件" 支持"T-栅极配置的MOSFET 300""的"被支持"构件，其包括图3J所示 的ACS 308(即，ACS 308包括"T形"FET的"顶"部分)。如图3J所示， ACC NMOSFET 300""包含结合到ACS 308的小P+区域310。如图3J 所示，P+区域310(和ACS外部电连接)被布置在相距体312的选择距离处。 从体312通过ACS308到P+区域310的电连接的总体阻抗通过把P+区域 310放置在相距体312的选择距离处而增加。然而，如上所述，当前ACC NMOSFET 300""很好地移除了累积电荷，即使在使用相对较高阻抗的 ACS连接的情况下。出于上面参考图3A和3B描述的原因，由于当NMOSFET 300""在累积电荷模式中操作时累积电荷的性质，ACC NMOSFET300""不需要低阻抗ACS电连接以从体312中移除累积电荷。 而是，在实践本教导中可以使用相对较大阻抗的ACS连接，其中 NMOSFET性能的相应改进如上所述(例如，与现有技术低阻抗体接触相 比的寄生电容的降低)。然而，在其它实施例中，必要时，低阻抗ACS连 接可以被用于实践公开的方法和设备，以用于改进SOI MOSFET的线性 特性。此外，如上参考附图3H所述，由于小P+区域310相距体312 —段 距离的事实，所以附图3J的实施例改进了器件性能。由于小P+区域310 相距体312 —粉巨离，所以阈值电压增加以及前面描述的相应不利性能影 响被减小或完全消除。附图3K是适于控制累积电荷并且以"H-栅极"配置构造的ACC SOI NMOSFET 300的另一个实施例的筒化顶视图。附图3K示出了初卜接触 301、栅极302和栅极氧化物不可见的ACC NMOSFET 300'""。除了这 里描述的某些结构差别之外，ACC NMOSFET 300在设计和功能上与上 面参考图3A-3D和3J描述的ACC NMOSFET非常相似。如附图3K所 示，ACC NMOSFET 300"'"包含两个ACS, 308和308",其布置在H-栅极ACC NMOSFET 300"'，，的相对端处。P+区域310和310"被形成为 邻接其相应ACS， 308和308",并且对其提供电气接触。根据7>开的方 法和设备，如上所述，当ACC NMOSFET 300""'被偏压为在累积电荷模 式中操作时，累积电荷通过两个ACS 308和308"被移除或控制。电子器件设计领域的技术人员应当理解，尽管图解实施例示出了 ACS 308和308'，延伸近似整个ACC NMOSFET 300'""的宽度，但是ACS 308和308"也可以包括更窄(或更宽)的区域，并且仍然起到移除或控制累 积电荷的良好作用。并且，在某些实施例中，ACS 308的阻抗不必匹配 ACS 308"的阻抗。技术人员还理解，ACS308和308"可以包括不同的尺 寸和结构(即，矩形、正方形或任何其他适当形状)，并且也可以位于与体 312相距不同距离处(即，不必与体312相距相同距离)。如上参考图3J所 述，当ACS 308位于与体312相距选择距离处时，与阈值电压增加相关 的问题被减小或消除。四端子ACC MOSFET器件-简单电路结构图3A和3B的SOI NMOSFET 300可以被实现成如示意性地在图4A 中示出的四端子器件。如图4A的改进的ACCSOINMOSFET300所示，栅极端子402被电连接到栅接触301(例如，图3A)并且类似于附图3C中 示出的初f极端子302'。栅接触301被电连接到栅极302(例如，图3A和3C)。 类似地，源极端子404被电连接到源极304(例如，图3A-3C)并且类似于 附图3C的源极端子304'。类似地，漏极端子406被电连接到漏极306(例 如，图3A-3C)并且类似于图3C的漏极端子306'。最终，ACC NMOSFET 300包含ACS端子408，即通过区域310电连接到ACS 308(例如，参见 图3A-3B，和附图3D， 3J-3K)。电子设计和制造领域的技术人员应当理 解，由于在某些实施例中难以直楱接触到少量掺杂的区(即，ACS 308)， 所以可以在某些实施例中使用区域310以利于电连接到ACS 308。 ACS 端子408类似于附图3C中示出的ACS端子308'。图4A的ACC SOI NMOSFET 300可以使用不同技术进行操作并且 在不同电路中实现，以便当它在累积电荷模式中操作时，控制出现在FET 中的累积电荷。例如，在图4B所示的一个示例性实施例中，栅极和ACS 端子，402和408，被分别电连接在一起。在图4B示出的简化电路的一 个实施例中，分别施加到端子404和406的源极和漏极偏置电压可以是零。 如果施加到栅极端子402的栅极偏置电压(Vg)相对施加到端子404和406 的源极和漏极偏置电压，并且相对阈值电压Vth足够负(例如，如果Vth近 似为零，并且如果Vg比近似-lV更负)，则ACC NMOSFET 300在累积 电荷模式中操作。如上参考图3C所述，例如，当MOSFET在这个模式 中操作时，累积电荷(空穴)可以在NMOSFET 300的体中累积。有利的是，累积电荷能够经由ACS端子408，通过连接ACS端子408 到如图所示的栅极端子402来移除。这个结构保证，当FET 300处于关 断状态时，保持在正确偏压区域以有效地移除或控制累积电荷。如图4B 所示，连接ACS端子408到栅极保证了^目同偏置电压施加到栅极(Vg) 和体(在图3C中示为"Vb"或"VAcs")。由于在这个实施例中，偏置电压 VACS与栅极电压Vg相同，所以由于累积电荷通过ACS端子408被传送 到栅极端子402，所以在栅极氧化物下不再捕捉到累积电荷(通过吸引到栅 极偏压Vg)。因而，累积电荷通过ACS端子408从体中移除。在其它示例性实施例中，如上参考附图3C所述，例如，Vs和Vd可 以包括非零偏置电压。根据这些例子，Vg必须相对于Vs和Vd两者足够 负，以便Vg相对于Vth足够负，以关断NMOSFET 300(即，在关断状态 操作NMOSFET 300)。当如上所述偏压时，NMOSFET 300可以进入累 积电荷模式并且因而使累积电荷出现在体中。对于这个例子，也可以通过42连接ACS端子408到栅极端子402来选择电压VACS等于Vg，因而如上 所ii^ ACC NMOSFET的体传送累积电荷。在另一个示例性实施例中，如上所述，ACC NMOSFET 300包括耗 尽模式器件。在这个实施例中，根据定义阈值电压Vth小于零。对于均处 于零伏的Vs和Vd，当相对于Vth足够负的栅极偏压Vg被施加到栅极端 子402时(例如，Vg比相对于Vth的近似-1 V更负)，空穴可以在初f极氧化 物下累积并且因而包括累积电荷。对于这个例子，电压vacs也可以通过 连接ACS端子408到栅极端子402而被选择为等于Vg，因而如上所i^ ACC NMOSFET传送累积电荷。在改进的ACC SOI NMOSFET 300的某些实施例中，例如上面参考 图4B描述的，当FET被偏压导通时，在器件的边缘处形成的二极管(例 如上面参考附图3D所示的ACS308和漏极304(和源极306)之间的接口描 述的)可以变为正向偏压，因而允许电流流入源极和漏极区。除了浪费功 率之外，这可以把非线性引入到NMOSFET中。由于作为正向偏压接口 二极管的结果流动的电流包括非线性电流，所以导致非线性。当在器件的 区域中减低Vgs和Vgd时，器件的边缘处的导通电阻(on resistance)Ron 增加。众所周知，出于上面提出的原因，如果在器件边缘处形成的接口二 极管变成正向偏压，则因此显著不利地影响器件导通状态特性。电子器件 设计领域的技术人员应当理解，图4B中示出的结构限制施加的栅极偏置 电压Vgs为接近0.7伏。附图4C示出的简化电路可以被用于克服这些问 题。在附图4C中示出了4吏用改进的ACC SOI NMOSFET 300的另一个 示例性简化电路。如附图4C所示，在这个实施例中，ACS端子408可以 被电连接到二极管410，并且二极管410可以接着被连接到栅极端子402。 例如，当SOI NMOSFET 300 ^皮偏压到导通状态条件时，可出现这个实 施例可以被用于防止由正Vg到Vs(或，等价地，Vgs，其中Vgs=Vg-Vs) 偏置电压导致的流入MOSFET体312的正电流的情况。对于图4B中示出的器件，当偏压断开时，ACS端子电压Vacs包括 栅极电压加上跨过二极管410的电压降。在非常低的ACS端子电流水平 处，跨过二极管410的电压降通常也非常低(例如，<<500mV，例如，针 对典型的阈值二极管)。跨过二极管410的电压降可以通过使用其它二极 管，例如OVf 二极管被减低到接近零。在一个实施例中，通过增加二极 管410宽度实现跨过二极管的电压降的减低。另外，保持ACS到源极或ACS到漏极的电压(两个偏置电压的偏置电压较低)越来越负，也改进了 ACC MOSFET器件300的线性。当SOI NMOSFET 300被偏压在导通^fr下时，二极管410 ^L^向 偏压，因而防止正电流流动到源极和漏极区。反向偏压结构降低了器件的 功耗并且改进了器件的线性。因此，当FET处于关断状态并且在累积电 荷模式中操作时，附图4C中示出的电5^艮好地从ACCMOSFET体中移 除累积电荷。它还允许向栅极电压Vg施加几乎任何正电压。于是，当器 件在关断状态操作时，这允许ACC MOSFET有效地移除累积电荷，然 而当器件在导通状态l^作时，仍呈现浮体器件的特性。除了二极管410用于防止正电流流动到ACS端子408之外，附图4C 中示出的简化电路的示例性操作与上面参考图4B描述的电路的操作相 同。在另一个实施例中，如附图4D的简化电路所示，ACS端子408可以 被连接到控制电路412。控制电路412可以提供可选的ACS偏置电压 VACS，其选择性地控制累积电荷(即，上述参考图1的累积电荷120)。如 附图4D所示，在某些实施例中，ACS偏置电压VACS由独立于ACC MOSFET器件300的分立源极产生，而不是使本地电,供ACS偏置电 圧Vacs(例如，从栅极电压Vg导出)。在开关的情况下(如下参考附图4E 更详细地描述)，ACS偏置电压VAcs应当从具有高输出阻抗的源极驱动。 例如，可以使用大串联电阻获得这种高输出阻抗源极，以保证RF电压在 MOSFET上分割并且ACS偏置电压VAcs有"骑(riding)"在其上的Vds/2， 这类似于栅极电压。下面参考附图4E更详细地描述这种方法。可期望当SOI NMOSFET 300偏压到累积电荷模式时，向ACS端子 408提供负ACS偏置电压VAcs。在这个示例性实施例中，控制电路412 可以通过有选择地保持ACS偏置电压VACS (即，相对源极和漏极偏置电 压一贯地为负)来防止正电流流入该ACS端子408。尤其是，控制电路412 可以被用于施加等于或比Vs和Vd的较低值更负的ACS偏置电压。因而， 通过应用这种ACS偏置电压，累积电荷被消除或控制。在附图4D示出的简化电路的示例性实施例中，分别施加到端子404 和406的源极和漏极偏置电压可以是零。如果施加到栅极端子402的栅极 偏置电压(Vg)相对施加到端子404和406的源极和漏极偏置电压，并JU目 对阈值电压Vth足够负(例如，如果Vth近似为零，并且如果Vg比近似-lV 更负)，则ACC NMOSFET 300在累积电荷模式中操作，并且累积电荷(空穴)可以在ACCNMOSFET300的体中累积。有利的是，累积电荷能够经 由ACS端子408通过连接ACS端子408到如图所示的控制电路412来移 除。为了保证从ACC NMOSFET 300的体传送累积电荷，施加到ACS 端子408的ACS偏置电压VAcs应当等于或比栅极电压更负并且比Vs和 Vd的较低值更负。由于累积电荷120被传送到由控制电路412施加到ACS 端子408的偏置电压VAcs,所以由于栅极偏置电压Vg的吸引，累积电荷 不保持俘获在栅极氧化物下。在其它实施例中，Vs和Vd可以包括不同于零的偏置电压。根据这 些例子，Vg必须相对Vs和Vd两者足够负，以便Vg相对Vth足够负， 以偏压NMOSFET 300在关断状态。这允许累积电荷累积在栅极氧化物 下。对于这个例子，ACS偏置电压VAcs可以通过连接ACS端子408到 控制电路412以提供选择的ACS偏置电压，而被选择为等于或比Vs和 Vd的较低值更负，因而从ACC NMOSFET 300传送累积电荷。在其它实施例中，如果附图4D的ACC NMOSFET 300包括^C^模 式器件，则Vth根据定义为小于零。对于均处于零伏的Vs和Vd,当施加 相对Vtb足够负的栅极偏压Vg时(例如，Vg比相对Vth的近似-l V更负)， 空穴可以在栅极氧化物下累积。对于这个例子，施加到ACS端子408的 ACS偏置电压Vacs也可以通近連接ACS端子408到控制电路412,而被 选择为等于或比vs和Vd的较低值更负，并且因而提供从ACC NMOSFET 300中移除累积电荷所需的期望ACS偏置电压VACS。如上所述，在一个实施例中，如附图4D所示，不是使控制电路412 提供偏压到ACS端子408,而是ACS端子408可以被例如附图4E的实 施例所示的分立的偏压源电路驱动。在一个示例性电路实现中，如附图 4E的电路所示，在RF开关电路中，分立VACS源具有高输出阻抗元件403， 其保证RF电压在ACC NMOSFET 300上被分割，并且还保证施加到ACS 端子408的电压具有在其上施加的Vds/2，这类似于施加到栅极端子402 的电压Vgs。在一个示例性实施例中，反相器405被配置为与高输出阻抗 元件403串联并且被提供GND和-VDD。在一个示例性实施例中，-VDD 容易从适当的正电压源导出。然而，它可以包括甚至更负的电压以改进线 性(即，可以独立于栅极电压)。在另一个实施例中，附图4C中示出的电路可以被修改以包含与ACS 端子408串联配置的箝位电路。附图4F示出了这种示例性实施例。在某 些工作ft下，经由ACS端子408流出ACC NMOSFET 300、从ACCNMOSFET300的体中传送累积电荷的电流足够高，使得它在偏压的电路 中导致问题(即，在某些务泮下，ACS电流较高，以致偏压电路不能充分 地吸收流出ACC NMOSFET 300的体的电流)。如附图4F的电路所示， 一个示例性实施例通过中断ACS电流流出ACC NMOSFET 300的体并且 因而把ACC NMOSFET 300返回到浮体条件来解决这个问题。在一个示例性电路中，如附图4F所示，^模式FET421被串联配 置在ACS端子408和二极管410之间。在这个示例性电路中，耗^^模式 FET 421包含电连接到FET的源极端子的栅极端子。在这个结构中，耗 尽模式FET 421的功能是当ACC MOSFET在累积电荷模式中操作时截 削或限制从ACS端子408流出的电流。更具体地，^i^模式FET421在 达到预定阈值时进入饱和。因而，FET 421的饱和电流限制离开ACC MOSFET的体的电流。在某些实施例中，例如通过选"^较高阈值电压， 可以可选地调整预定的饱和阈值以改变箝位出现的点，这导致较低最大电 流和较早箝位。在某些实施例中，例如在RF开关电路中，栅极端子402和ACS端 子408以Vds的一半的比率(Vds/2)跟随Vds。在高Vds偏移处，Vgs可 以接近阈值电压Vth，从而产生增加的Ids漏露电流。在某些情况下，这 种漏露电流离开ACS端子408并且可以压制住相关的电路(例如，负电压 产生器)。因此，附图4F中示出的电路解决了或緩和了这些问题。更具体 地，通it^E ACS端子408和二极管410之间串联连接FET 421，离开ACS 端子408的电流限于FET 421的饱和电流。在另一个示例性实施例中，可以修改附图4C示出的简化电路以包含 与二极管410并联放置的AC短接电容器。附图4G的简化电路可以被用 于补偿全电路应用中出现的某些特定的不期望的非线性。在某些实施例 中，由于出现在MOSFET布线中的寄生现象，附图4C的二极管410中 存在的非线性特性可以在全电路实现中引入不期望的非线性。由于二极管 用于提供DC偏压条件并且没有打算让任何AC信号通过它，所以在某些 实施例中期望采取减轻当前通过过二极管41的任何AC信号的影响的步 菔如附图4G的简化电路所示，附图4C的电路已经修改为包含AC短 接电容器423,其中AC短接电容器423被配置成与二极管410并联。AC 短接电容器423与二极管410并联布置以保证二极管410的非线性不被 AC信号激励。在例如RF开关的某些示例性电路中，由于栅极端子402和ACS端子408通常具有所施加的相同AC信号(即，AC等电位)，AC 短接电容器423不影响较高水平的全电路。在某些电路实施例中，多手指FET实现的体节点可以彼此连接(例如， 使用金属或珪)，重叠源极手指。在FET实现的另一侧，栅极节点可以彼 此连接(例如，使用金属或硅)，重叠漏极手指。作为这个FET实现的结果， 其它电容可以在源极和体之间产生(S-B)，并且此外其它电容可以在漏极 和栅极之间产生(D-G)。这些其它电容可以降低本征器件的对称性。在AC 激励下，这导致栅极端子更加接近地跟随漏极端子，并且体端子更加接近 地跟随源极端子，这有效地产生二极管410上的AC信号，其可以如上所 述激励二极管410的非线性。使用附图4G示出的示例性实施例，由于重 叠手指而导致的寄生非线性激励,皮减轻。根据^^Hf的方法和设备形成的ACC MOSFET的改进的性能特性附图4H是关断状态电容(C。ff)与当AC信号净皮施加到MOSFET时 SOI MOSFET的所施加的漏源电压的关系曲线图460(曲线图460与示例 性l毫米宽的MOSFET相关，尽管使用更宽和更窄器件产生类似曲线图)。 在一个实施例中，栅极电压等于-2.5伏+Vd/2，并且Vs等于0。 第一曲 线图462示出在累积电荷模式中操作，并且因而如上参考图1所述具有累 积电荷的典型现有技术NMOSFET的关断状态电容C。ff。 如附图4H所 示，在现有技术FET的曲线图462中示出的关断状态电容C。ff是电压相 关的(即，它是非线性的)，并且当Vd=0伏时达到J^值。第二曲线图464 图解了才艮据本教导形成的改进的ACC SOI MOSFET的关断状态电容 C。ff，其中累积电荷从ACC MOSFET传送，因而降低、控制和/或移除了 来自ACC MOSFET体的累积电荷。如附图4H所示，ACC SOIMOSFET 的曲线图464中示出的关断状态电容C。ff不是电压相关的(即，它是线性 的)。如上参考图2A所述，通过控制、降低或移除累积电荷，NMOSFET 体312的阻抗212(附图3C,并且在图2A的电气模型中示出为MOSFET 体114)被增加到非常大的值。这个MOSFET体的阻抗212的增加降低了 由结218和220(图2A)的阻抗产生对C。ff的贡献，因而降^[氐了 C。ff的总体 量和与结218和220的阻抗相关的非线性效应。曲线图464图解了本敉导 如何有利地降低MOSFET的关断状态电容C。ff的非线性和总体量。关断 状态电容C。ff的降低的非线性和量改进了使用在累积电荷模式中操作的 MOSFET的例如RT开关电路的电路的性能。现在参考图5A-5D描述上面参考图4A-4G描述的使用ACC MOSFET实现的示例性RF开关电路。使用根据^导的ACC SOI MOSFET的示例性改进性能的RF开关实现图5A示出了根据现有技术的单刀单掷(SPST)RF开关电路500的示 意图。RF开关电路500是一般类别的公知RF开关电路的一个例子。在 以下共同待审和共同受让的美国专利申请和专利中描述了类似RF开关电 路2005年2月9日提交的临时专利申请No. 60/651,736,标题为" UNPOWERED SWITCH AND BLEEDER CIRCUIT"; 2004年8月18 日提交的待审专利申请No.10/922，135，其作为2002年10月8日提交、 2004年10月12授权为美国专利6,804,502的专利申请No.l0/267，531的 继续申请，标题为"SWITCH CIRCUIT AND METHOD OF SWITCHING RADIO FREQENCY SIGNALS" 。 2002年10月8日提交、 2004年10月12日授权为美国专利6，804，502的专利申请No.10/267,531 要求2001年10月10日提交的美国临时专利申请No.60/328，353的优先权。 所有上述专利申请和授权专利在这里被完整地参考引用，以得到其对包含 SOI MOSFET开关电路的RF开关电路的教导。再次参照图5A，开关SOI NMOSFET 506用于在输入端子502处接 收RT输入信号"RFin"。开关SOI MOSFET 506被有选择地电连接RFin 输入信号到输出端子504(即，因而在输出端子504处传送RF输出信号 RFout)。在示例性实施例中，开关SOI NMOSFET 506由第一控制信号 CI控制，其中第一控制信号CI通过控制线512经由栅极电阻器510传 送(可选地包含以用于寄生RF耦合的抑制)。控制线512被电连接到控制 电路520，其生成第一控制信号Cl。再次参照图5A，旁路SOI NMOSFET 508用于在其漏极端子处接收 RT输入信号RFin,并且通过可选的负载电阻器518有选择地把输入信号 RFin旁路到地。旁路SOI NMOSFET 508由第二控制信号Clx控制，其 中第二控制信号Clx通过控制线516经由栅极电阻器514传送(可选地包 含以用于寄生RF耦合的抑制和分压)。控制线516被电连接到控制电路 520，其生成第二控制信号Clx。涉及图5A中示出的晶体管并且下面参考图5B-5D, 6, 8和9的RF 开关电路描述的术语"开关(switching)"和"旁路(shunting)"在这里分 别与术语"开关(switch)"和"旁路(shunt)"可互换使用。例如，开关 (switching)晶体管506(和下面在图5B-5D， 6， 8和9中描述的所有其 类似开关晶体管)在这里也被称作为"开关(switch)"晶体管。类似地，旁路(shunting)晶体管508(和下面在图5B-5D， 6， 8和9中描述的所有 其类似旁路晶体管)在这里也被称作为"旁路(shmit)"晶体管。当用于描 述RT开关电路晶体管时，这里互换使用术语"开关(switch)，，和，，开关 (switching)，，(和类似地术语"旁路(shunt)，，和"旁路(shunting)")。此外， 如下参考图6更详细地描述，RF开关设计和制造领域的技术人员应当认 识到，尽管图5A-5D和图9示出了包括单个MOSFET的开关和旁路晶体 管，但是应当理解它们可以包括具有一或多个MOSFET晶体管的晶体管 组。RF开关电i2^页域的技术人员还应当理解，所有示例性开关电路可以 "双向"使用，其中预先描述的输入端口充当输出端口，并且反之亦然。即， 尽管示例性RF开关在这里可以被描述为具有一或多个输入端口(或节点) 和一或多个输出端口(或节点)，但是这个说明只是为了方便，并且应当理 解，输出端口可以在某些应用中被用于输入信号，并且输入端口可以在某 些应用中被用于输出信号。参考图2B， 4E, 5A-5D， 6， 8和9描述的RF 开关电路在这里#1描述为具有分别输入和输出RT信号的"输入"和"输出 "端口(或"节点")。例如，如下参考图9更详细地描述的，下面描述分别 作为输入RF信号RF1和RF2的RF输入节点卯5和RF输入节点卯7。 下面RFC公共端口 903被描述为提供RF公共输出信号。RF开关电路设 计领域的技术人员应当认识到，RF开关是双向的，并且预先描述的输入 端口良好地充当输出端口，并且反之亦然。在图9的RF开关的例子中， RFC ^A共端口可以;故用于输入通过RF节点905和907有选择地输出的 RF信号。再次参照图5A，分别生成第一和第二控制信号Cl和Clx，使得当 旁路SOI NMOSFET 508在关断状态#:作时，开关SOI NMOSFET 506 在导通状态操作，并且反之亦然。这些控制信号向NMOSFET 506和508 的栅极端子提供栅极偏置电压Vg。当NMOSFET 506或508中的任意一 个被偏压以选择晶体管关断状态时，相应Vg必须包括足够大的负电压， 使得由于RF输入信号RFin的时变施加电压，所以相应NMOSFET不进 入或接近导通状态。因而，RF输入信号RFin的最大功率受SOI NMOSFET 506和508可以可靠地维持的栅极偏置电压Vg(或，更通常地， 栅源工作电压Vgs)的最大量限制。对于例如这里示例的那些RF开关电 路，Vgs(max)的量=|Vg| + |Vds(max)/2|,其中Vds = Vd - Vs，并且 Vds(max)包括最大Vds，这是由于与RF输入信号RFin相关的高功率输 入信号电压水平。开关和旁路SOI NMOSFET 506和508的示例性偏置电压可以分别 包含以下情况Vtb接近零伏，导通状态的Vg为+2,5V,关断状态的Vg 为-2,5V。针对这些偏置电压，当SOI NMOSFET被设置到其关断状态时， SOI NMOSFET可以最终在累积电荷模式中操作。尤其是，并且如上参 考图2B所述，当开关NMOSFET 506处于导通状态，并且旁路NMOSFET 508被偏压在关断状态时，输出信号RFout可以被累积电荷导致的旁路 NMOSFET508的关断电容C。ff的非线性行为造成畸变。有利的是，根据 M导形成的改进的ACC MOSFET可以被用于改进电路性能，尤其当 它受累积电荷不利地影响时。图5B是适于使用本累积电荷降低和控制技术获得更高性能的改进的 RF电路501的示意图。开关电路501不同于现有技术电路500(图5A)的528替代。旁路ACC NMOSFET 528类似于上面参考图4A和4B描述的 ACCNMOSFET。类似地，旁路ACC NMOSFET 528的栅极、源极、漏 极和ACC端子类似于ACC NMOSFET 300的相应端子。除了由改进的 旁路ACC NMOSFET 528提供改进的开关性能之外，RF开关电路501 的操作非常类似于上面参考图5A描述的RF开关电路500的操作。开关NMOSFET 526和旁路ACC NMOSFET 528的示例性偏置电压 可以包含:Vth接近零伏，导通状态的Vg为+2.5V，关断状态的Vg为-2.5V。 针对这些偏置电压，当SOI NMOSFET祐 没置到关断状态时，SOI NMOSFET可以在累积电荷模式中操作。然而，当开关NMOSFET 526 处于导通状态并且旁路ACC NMOSFET 528处于关断状态时，由于累积 电荷，所以在输出端子505处的输出信号RFout不会被改进的旁路ACC NMOSFET528的关断状态电容C。ff的非线性行为造成发生畸变。当旁路 ACC NMOSFET 528在累积电荷模式中操作时，累积电荷通过ACS端子 508，被移除。更具体地，由于旁路ACC NMOSFET 528的栅极端子502' 被连接到ACS端子508'，所以如上关于图4B的简化电路所描述的，累 积电荷被移除或控制。累积电荷的控制通过改进关断状态晶体管、旁路 ACC NMOSFET 528的线性改进了开关501的性能，并且因而降低了在 输出端子505处生成的RF输出信号Rfout的谐波和互调失真。附图5C是适于使用本发明的累积电荷控制技术获得更高性能的改进 的RF开关电路502的另 一个实施例的示意图。开关电路502不同于现有 技术电路500(图5A)的地方在于NMOSFET 508被根据本教导形成的ACC NMOSFET 528替代。ACC NMOSFET 300 528类似于上面参考图 4A和4C描述的ACC NMOSFET 300。类似地，ACC NMOSFET 528的 栅极、源极、漏极和ACC端子类似于上面参考图4A和4C描述的ACC NMOSFET 300的相应端子。除了由改进的ACC NMOSFET 528提供改 进的开关性能之外，开关电路502的操作非常类似于上面参考图5A和5B 分别描述的开关电路500和501的^Mt。NMOSFET 526和ACC NMOSFET 528的示例性偏置电压可以包含 以下Vth接近零伏，导通状态的Vg为+2,5V,关断状态的Vg为-2,5V。 针对这些偏置电压，当SOI NMOSFET 526, 528被设置到关断状态时， 其可以在累积电荷模式中^Mt。然而，当NMOSFET 526处于导通状态 并且ACC NMOSFET 528处于关断状态时，所以输出信号RFout不会因 为累积电荷所造成的ACC NMOSFET 528的关断状态电容C。ff的非线性 行为而发生畸变。由于ACC NMOSFET 528的栅极端子502，通过二极管 509被连接到ACS端子508',所以如上参考附图4C所述，累积电荷完全 被移除，降低或控制。类似于上面参考图5B描述的改进的开关501，累 积电荷的控制通过改进关闭晶体管528的线性改进了开关502的性能，并 且因而降低了RF输出端子505的RF输出信号Rfout输出的谐波和互调 失真。如上参考附图4C所述，可能在某些实施例中期望如图所示的二极 管509的连接，以在偏压到导通状态时，抑制正电流流入ACC NMOSFET 528。附图5D是适于使用本累积电荷控制技术得到更高性能的改进的RF 开关电路503的另一个实施例的示意图。开关电路503不同于现有技术电 路500(图5A)的地方在于图5A的NMOSFET 508 4皮根据^t导形成的 ACC NMOSFET 528替代。ACC NMOSFET 528类似于上面参考图4A 和4D描述的ACC NMOSFET。除了由改进的ACC NMOSFET 528提供 改进的开关性能之外，开关电路503的操作非常类似于上面参考图5A-5C 分别描述的开关电路500， 501和502的操作。NMOSFET 526和ACC NMOSFET 528的示例性偏置电压可以包含 以下Vth接近零伏，导通状态的Vg为+2.5V，关断状态的Vg为-2.5V。 针对这些偏置电压，当SOI NMOSFET 526， 528被二没置到关断状态时， 其可以在累积电荷模式中操作。然而，当NMOSFET 526处于导通状态 并且ACC NMOSFET 528处于关断状态时，在输出端子505处产生的输 出信号RFout不会因为累积电荷所造成的ACC NMOSFET 528的关断状态电容C。ff的非线性行为而发生畸变。当NMOSFET528在累积电荷模式 中操作时，累积电荷通过ACS端子508'被移除。更具体地，由于ACC NMOSFET 528的ACS端子508，通过控制线517被电连接到控制电路 520(即，如图所示通过控制信号"C2"控制)，所以如上参考附图4D所述， 通过把选择偏置电压施加到ACS端子508，，累积电荷可以被移除、降低 或控制。电子电路设计领域的技术人员应当理解，各种偏置电压信号可以 被施加到ACS端子以便降低或控制累积电荷。特定偏置电压可以适用于 特定应用。累积电荷的控制通过改进关断状态晶体管528的线性改进了开 关503的性能，并且因而降低了在输出端子505处生成的的RF输出信号 Rfout的i皆波和互调失真。在上面参照图5B-5D描述的电路中，示出和描述了使用现有技术的 SOI MOSFET实现的开关SOI MOSFET 526(即，它们不包括ACC MOSFET，因此不具有ACS端子)。电子器件设计领域的技术人员应当了 解和理解，在公开的方法和设备的其它实施例中，现有技术开关SOI MOSFET 526可以根据需要被根据本发明形成的ACC SOI MOSFET替 换。例如，在4吏用^t导的ACC MOSFET实现的RF开关的某些实施例 中，RF开关包括单刀双掷RF开关。在这个实施例中，开关SOI MOSFET(例如，类似于上面参考图5B-5D描述的开关SOI MOSFET 526) 可以包括ACC SOI MOSFET。这种实现防止关断状态开关SOI MOSFET 的非线性行为(当未选择作为输入"刀"时关断)不利地影响通过选择的"刀 "切换的RF信号的输出。^使用开关ACC MOSFET的RF开关的实现降 低了开关晶体管的关断电容C。ff的量、偏离和电压相关性。因此，并且如 上更详细地描述的，也改进了例如其隔离、插入损耗和偏离特性的开关性 能特性。下面参考图9中示出的RF开关电路更详细地描述这个实现。许 多其它例子也是电子电路领域的技术人员能够想到的。例如，如上面提出的，尽管已经描述了使用ACC SOI NMOSFET器 件实现的示例性RF开关，但是它们也可以^使用ACC SOI PMOSFET器 件实现。此外，尽管上面已经描述了作为才艮据本教导实现的RT开关的例 子的单刀单掷和单刀双掷RF开关，但是本申请涵盖了任何变化的单刀多 掷、多刀单掷和多刀多掷的RF开关结构。RF开关设计和制造领域的技 术人员应当认识和理解，#导可以被用于实现任何适当的RF开关结构 设计。使用堆叠晶体管的示例性RF开关实现在上面描述的RF开关电路的示例性实施例中，使用有选择地连接或 阻隔(即，电开路电路连接)RF输入信号到RF输出的单个SOI NMOSFET(例如，图5A的单个SOI NMOSFET 506，和图5B-5D的单个 SOI NMOSFET 526)实现开关电路。类似地，在上面参考图5A-5D描述 的示例性实施例中，单个SOI NMOSFET(例如，图5A的单个SOI NMOSFET 508，和图5B-5D的ACC SOI NMOSFET 528)净皮用于旁路(导 通状态的FET)或阻隔(关断状态的FET)RF输入信号到地。2004年10月 12 日授权的标题为"SWITCH CIRCUIT AND METHOD OF SWITCHING RADIO FREQENCY SIGNALS"的共同受让的美国专利 6,804,502描述了使用通过有选择地连接和阻隔RF信号的堆叠晶体管组 实现的SOI NMOSFET的RF开关电路。图6图解了如何根据本发明的教导实现堆叠NMOSFET的一个例子。 RF开关电路600类似于附图5D的RF开关电路503，其中单个SOI NMOSFET 526被堆叠SOI NMOSFET 602, 604和606替代。类似地， 单个ACC SOI NMOSFET528被堆叠ACC SOI NMOSFET 620， 622和 624替代。控制信号C2通过可选的电阻器626， 628和630分别提供到 ACC SOI NMOSFET 620, 622和624的ACS端子。可选地包含电阻器 626， 628和630以便分别抑制在堆叠的ACC SOI NMOSFET 620， 622 和624之间的寄生RF信号。RF开关电路600的操作类似于上面参考附 图5D描述的RF开关电路503的操作。在图6的示例性堆叠的RF开关电路600中的每个ACC NMOSFET 堆叠中示出了 3个堆叠的ACC SOI NMOSFET 。只为了示例性目的示出 多个3层ACC NMOSFET,集成电路设计领域的技术人员会理解，可以 根据例如功率处理性能、开关速度等等的特定电路需要使用任意多个。可 以在堆叠中包含更少或更多个堆叠的ACC NMOSFET以获得期望的操作 性能。适于累积电荷控制、类似于上面参考图5B-5D描述的电路的其它堆 叠的RF开关电路也可以被使用。电子器件设计领域的技术人员根据上面 的教导可想到这种电路的实现，因此在这里不进一步描述。此外，电子器 件设计领域的技术人员明白，尽管在图6的堆叠RF开关中示出了对称堆 叠的RF开关(即，旁路和开关晶体管具有相等数量)，但是本发明的ACC 方法和i殳备不受此限制。本教导可以被应用于对称和非对称堆叠的(旁路 和开关晶体管具有不等数量)RF开关的实现。设计人员容易理解如何使用本发明的ACC MOSFET实现非对称以及对称的RF开关电路。 示例性^Mt方法图7图解了根据本发明改进具有累积电荷吸收器(ACS)的SOI MOSFET的线性的示例性方法700。方法700在步骤702处开始，在此 步骤处，具有ACS端子的ACC SOI MOSFET被配置成在电路中操作。 ACS端子可以被在IMt时连接到SOI MOSFET的栅极(如上参考图4B、 4C、 5B和5C所述)或连接到控制电路(如上参考附图4D和5D所述)。在 其它实施例中，ACS端子可以被在操作时连接到任何适当的累积电荷吸 收机构、电路或器件，只要适宜电路或系统设计。该方法接着进入步骤 704。在步骤704，至少部分时间控制ACCSOIMOSFET， 4吏得它在累积 电荷模式中操作。在多数实施例中，如上所述，通过施加设置FET于关 断状态条件的偏置电压，在累积电荷模式中操作ACC MOSFET。在一个 示例性实施例中，ACC SOI MOSFET包括配置为RF开关的旁路电路的 一部分的ACC SOI NMOSFET。根据这个示例性实施例，在通过向ACC NMOSFET的栅极端子施加负偏置电压而使旁路电路被设置到关断状态 之后，SOI NMOSFET可以在累积电荷模式中操作。方法接着进入步骤706,在此步骤处，在ACC MOSFET的沟道区中 积累的累积电荷通过ACS端子祐L移除或控制。在这个实施例中，累积电 荷被传送到另 一个电路端子并且因而被降低或控制。可以用于传送来自 MOSFET体的累积电荷的 一个这种示例性电路端子包括ACC MOSFET(参见，例如，上面参考图4B， 4C, 5B和5C的说明)的栅极端 子。可以用于移除或控制累积电荷的另一个示例性电路端子包括控制电路 的端子(参见，例如，附图4D和5D)。如上面更详细地描述的，在ACC MOSFET体中移除或控制累积电荷改进了关断状态ACC MOSFET的线 性，其降低了受ACC MOSFET影响的信号的谐波失真和IMD，并且于 是改进了电路和系统性能。在RF开关电路中，对旁路ACC MOSFET器 件的关断电容进行改进(线性和量两方面)，这改进了 RF开关电路的性能。 除了其它开关性能特性之外，使用#导的ACC方法和设备降低了 RF 开关的"^皆波和互调失真。图8和9示出了根据用于改进具有ACS的MOSFET的线性的公开 的方法和设备形成的RF开关电路的其它示例性实施例的示意图。如下面 参考图8和9更详细地描述的，在根据本发明形成的RF开关电路的某些示例性实施例中，可以期望包含漏源电阻器、Rds，并且因而当开关被用 于特定应用时改进某些开关的性能特性。现在更详细地描迷这些示例性 RF开关电路。使用具有源极到漏极电阻器的堆叠的晶体管的示例性RF开关实现图8示出了根据本发明形成的RF开关电路800的一个示例性实施例。 如图8所示，根据本发明形成的RF开关的某些实施例可以包含电连接到 ACCMOSFET的相应源极和漏极的漏源(Rds)电阻器。例如，图8的示例 性开关800包含分别电连接到旁路ACC SOINMOSFET 620, 622和624 的相应源极和漏极的漏源Rds电阻器802， 804和806。现在描述4吏用漏 源Rd,电阻器的动机。技术人员从^导应当理解，通过ACS端子清除累积电荷导致电流 从ACC SOIMOSFET的体中流出。例如，当空穴电流通过ACS从ACC SOIMOSFET的体中流出时，相等的电子电流流向FET源极和/或漏极。 对于某些电路(例如，图8的RF开关电路)，ACC SOINMOSFET的源极 和/或漏极被连接到其它SOI NMOSFET。由于关断状态SOI NMOSFET 具有非常高的阻抗(例如，对1毫米宽的SOI NMOSFET,在1 G欧姆的 范围内)，所以即使非常小的漏源电流(例如，在lnA的范围内)也可以产 生ACC SOI NMOSFET上的不能接受的大漏源电压Vds，以满足 Kirchhoff的众所周知的电流和电压定律。在某些实施例中，例如图8和 9示出的RF开关电路，这种所得到的非常大的漏源电压Vds不期望地影 响ACC SOINMOSFET的可靠性和线性。漏源电阻器R^提供了在ACC FET漏极和源极之间的路径，从而当与例如其它ACC SOI NMOSFET的 高阻抗元件串联实现时，与控制累积电荷相关的电流可以传导离开ACC SOI NMOSFET的源极和漏极。图8的NMOSFET 602-606和ACC NMOSFET 620-624的示例性工 作电压可以包含以下Vtb接近零伏，导通状态的Vg为+2.5V，关断状态 的Vg为-2.5V。在示例性实施例中，图8的ACC SOI NMOSFET 622可 以具有1毫米的宽度，并且累积电荷的电子空穴对生成速率产生在累积电 荷模式中操作的10 pA/nm的电流。针对同样由源极和漏极提供的电子电 流，以及大约为1 G欧姆的ACC SOI NMOSFET 620的阻抗，不可接受 的-5V偏压在不存在RdS电阻器802和806的情况下在ACC SOI NMOSFET 622的源极和漏极上产生。这个偏置电压也将被施加到ACC SOI NMOSFET 620和624的内部节点。即4吏小于示例性电流的电流可通过降低关断状态的ACC SOI MOSFET 620-624的Vgs和/或Vgd而对RF开关电路800的^Mt产生不 利影响，因而通过增加泄漏，通过增加由过度泄漏导致的热载流子损害等 等，降低了电路的功率处理能力和可靠性(例如，当Vgs或Vgd接近Vth 时)。也通过当任一值接近Vth时降低Vgs和/或Vgd而使MOSFET的线 性降级。在某些实施例中，可以通iti^择近似等于栅极电阻器632-636的电阻 除以堆叠中ACC SOI NMOSFET的数目的值来选择Rds电阻器802到806 的示例性值(在示例性实施例中，堆叠中有3个ACC FET)。更通常地， Rds电阻器的值可以等于栅极电阻器值除以堆叠中ACC SOI NMOSFET 的数目。在一个例子中，8个ACC SOI NMOSFET的堆叠可以具有80 k 欧姆的栅极电阻器和10 k欧姆的RdS电阻器。在某些实施例中，可以选择Rds电阻器，使得它们不会由于关断状态 ACC SOI NMOSFET而消极地影响例如开关800的插入损耗的开关性能 特性。例如，针对大于10 k欧姆的净旁路阻抗，插入损耗增加不到0.02 dB。在其它实施例中，R^电阻器可以在包括单个ACC SOI MOSFET的 电路中实现(与在图8中通过旁路ACC FET 620， 622和624示例的堆叠 的旁路结构对比)。例如，在下述情况下可能期望这种电路存在与ACC SOI MOSFET串联配置的其它高阻抗元件，作为当移除或控制累积电荷 时产生的电流的结果，这些元件可能导致较大偏置电压被施加到源极或漏 极。图9示出了这种电路的一个示例性实施例。图9示出了根据本教导形成的示例性单刀双掷(SPDT)RF开关电路 卯0。如图9所示，DC阻隔电容器904被连接到接收第一 RF输入信号 RF1的第一 RF输入节点卯5。类似地，DC阻隔电容器卯6被连接到接 收第二RT输入信号RF2的第二RF输入节点907。此外，DC阻隔电容 器902被电连接到RF公共输出节点卯3,其提供有选择地通过开关电路 卯0从第一 RF输入节点卯5或第二 RF输入节点卯7传送到节点RFC 903 的RF公共输出信号(RFC)(即，RFC输出RF1或RF2，这取决于在下面 更详细地描述的控制信号CI和Clx控制的开关的操作)。提供第一控制信号CI以控制ACC SOI NMOSFET 526和528'的工 作状态(即，CI有选择地在导通状态或关断状态操作FET)。类似地，提 供第二控制信号Clx以控制ACC SOI NMOSFET 528和526，的工作状 态。众所周知，并且例如上述引用的共同受让的美国专利No.6,804,502,生成控制信号Cl和Clx，使得当ACC SOI NMOSFET 528和526，处于 关断状态时，ACC SOI NMOSFET 526和528'处于导通状态，并且反之 亦然。这个结构允许RF开关电路卯0有选择地传送信号RF1或RF2到 RT公共输出节点卯3。第一 ACS控制信号C2 4皮配置成控制SOI NMOSFET 526和528'的 ACS端子的操作。第二 ACS控制信号C2x被配置成控制ACC SOI NMOSFET 528和526，的ACS端子。分别选择第一和第二 ACS控制信号， C2和C2x，使得相关和相应的NMOSFET的ACS被适当地偏压，以便 当在累积电荷模式中操作ACC SOI NMOSFET时移除、降低或控制其累 积电荷。如图9的RF开关电路卯0所示，在某些实施例中，R^电阻器卯8 被电连接在开关ACC NMOSFET 526的源极和漏极之间。类似地，在某 些实施例中，RdS电阻器910被电连接在开关ACC NMOSFET 526'的源极 和漏极之间。根据这个例子，操作电路卯0，使得旁路ACC NMOSFET 528 或旁路ACC NMOSFET 528'始终在导通状态操作(即，节点905处的输入 信号RF1或节点907处的RF2的至少一个始终,皮传送到RFC节点卯3)， 因而分别向节点905或者907提供到地的低阻抗路径。因此，R^电阻器 908或RdS电阻器910提供了从RF公共节点卯3到地的低阻抗路径，因 而防止了当使用DC阻隔电容器卯2，卯4和906时可能导致的流入节点 903， 905和卯7的ACC电流所造成的电压偏压问题。本发明的ACC MOSFET提供的其它示例性好处如上所述，在SOI MOSFET的体中出现的累积电荷可能不利地影响 浮体MOSFET的漏源击穿电压(BVDSS)的性能特性。这也具有当关断状 态MOSFET在例如RF开关电路的某些电路中使用时使其线性恶化的不 期望影响。例如，考虑图9示出的旁路SOI NMOSFET 528。还考虑其中 使用现有技术SOI NMOSFET实现旁路NMOSFET 528的情况，而不是 使用根据本軟导形成的ACC NMOSFET。假设RF传输线路使用50欧姆 系统。使用小信号输入，并且当NMOSFET 528在关断状态操作时，现 有技术关断状态旁路NMOSFET 528可以在存在多个RF信号的情况下引 入谐波失真和/或互调失真。这也引入了信号功率的显而易见的损耗。当输入足够大的信号使NMOSFET 528 BVDSS模式时， 一些 RF电流被截削，或通过NMOSFET 528重定向到地，从而产生信号功率 的损耗。这个电流"截削"导致可以在例如RF开关"Pout与Pin"关系曲线图中示出的压缩特性。这被频繁表征为PldB，其中插入损耗在小信号插入损耗上增加i.0dB。这是开关的非线性的明显指示。根据;^^开的方法和设备，移除、降低或控制累积电荷提高了 BVDSS点。对NMOSFET 528 的BVDSS点的提高等量地提高开关的大信号功率处理。例如，针对开关， 使ACC NMOSFET的BVDSS电压加倍将PldB点提高6 dB。与现有技 术RF开关设计相比，这是显著的成就。此外，如上更详细地描述的，在SOIMOSFET体中出现的累积电荷 不利地影响了 C。ff的量，并且当FET从导通状态切换到关断状态时需要 时间来形成。依据开关性能，C。ff的非线性不利地影响了总体开关线性性 能(如上所述)，并且C。ff的量不利地影响了例如插入损耗、插入相位(或延 迟)和隔离的小信号性能参数。通过使用本公开的方法和设备降低C。ff的 量，开关(使用ACCMOSFET实现)降低了插入损耗(由于降低的寄生电 容)，降低了插入相位(或延迟)(也由于降低的寄生电容)，并增加了隔离 (由于较低的电容性馈通)。ACC MOSFET也改进了涉及一个时间段上小信号参数的偏离的SOI MOSFET的偏离特性。由于SOI MOSFET需要一些时间在开关关断时 累积出累积电荷，所以C。ff电容开始时相当小。然而，在以累积电荷模式 操作的时间段上，关断状态电容C。ff提高到最终值。NMOSFET达到全累 积电荷状态所需的时间取决于电子-空穴对(EHP)生成机制。通常，对于例 如在室温下的热EHP生成，这个时间段大约为近似几百毫秒。在这个电 荷增加的时间段期间，插入损耗和插入相位增加。并且，在这个时间段期 间，隔离降低。众所周知，这些是标准SOI MOSFET器件中不期望的现 象。使用ACC NMOSFET和上面描述的相关电路减轻或緩和这些问题。除了公开的ACC MOSFET方法和设备提供的上述好处之外，公开 的技术还允许SOI MOSFET的实现具有改进的温度性能、改进的对Vdd 变化的灵敏度、和改iW过程变化的灵敏度。电子器件设计和制造领域的 技术人员会了解和理解通过本公开的方法和设备提供的现有技术SOI MOSFET的其它改进。示例性的制造方法在本发明的一个实施例中，上述示例性RF开关可以使用完全绝缘衬 底绝缘体上半导体(SOI)技术实现。而且，如上所述，除了通常使用的基 于硅的系统之外，本发明的某些实施例可以使用锗硅(SiGe)实现，其中 SiGe等效地取代珪。在某些示例性实施例中，本发明的MOSFET晶体管可以使用"超薄 硅(UTSi)"(在这里也被称作"蓝宝石上超薄硅")技术实现。根据UTSi制造 方法，在绝缘蓝宝石晶片中的极薄硅层上形成用于实现这里公开的发明方 法的晶体管。全绝缘蓝宝石村底通过降低与不绝缘和部分绝缘衬底相关的 有害的衬底连接效应，增强了发明的RF电路的性能特性。例如，插入损 耗改进可以通过降低晶体管导通状态电阻和通过降低寄生衬底导电性和 电容来实现。此外，使用UTSi技术提供的全绝^底改进开关隔离。由 于蓝宝石上硅技术的全绝缘性质，所以RT开关的节点之间的寄生电容与 体CMOS和其它传统集成电路制造技术相比被大大降低。可以在MOSFET和这里描述的电路中实现的、制造蓝宝石上硅器件 的例子和方法在以下美国专利中给出了描述美国专利5,416,043 ("Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer"); 5,492,857 ("High-frequency wireless communication system on a single ultrathin silicon on sapphire chip"); 5,572,040 ("High-frequency wireless communication system on a single ultrathin silicon on sapphire chip"); 5,596,205 ("High-frequency wireless communication system on a single ultrathin silicon on sapphire chip"); 5,600,169 ("Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer"); 5,663,570 ("High-frequency wireless communication system on a single ultrathin silicon on sapphire chip',); 5,861,336 (''High-frequency wireless communication system on a single ultrathin silicon on sapphire chip"); 5,863,823 ("Self-aligned edge control in silicon on insulator"); 5,883,396 ("High-frequency wireless communication system on a single ultrathin silicon on sapphire chip"); 5,895,957 ("Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer"); 5,920,233 ("Phase locked loop including a sampling circuit for reducing spurious side bands"); 5,930,638 ("Method of making a low parasitic resistor on ultrathin silicon on insulator'"; 5,973,363 ("CMOS circuitry with shortened P-channel length on ultrathin silicon on insulator"); 5,973,382 ("Capacitor on ultrathin semiconductor on insulator"); and 6,057,555 ("High-frequency wireless communication system on a single ultrathin silicon on sapphire chip")。 这里整个引入了所有这些引用的专利有关蓝宝石上超薄硅集成电路设计 和制造的教导。类似于其它体和SOI CMOS工艺，在某些实施例中，适用于本发明的某些实施例的SOS增强模式NMOSFET可以使用到具有n型源极和漏 极区的沟道区的p型摻杂来制造，并且可以具有接近+500mV的阈值电压。 阈值电压直接与p型掺杂水平有关，其中较高掺杂产生较高阈值。类似地， 在某些示例性实施例中，SOS增强模式PMOSFET可以用n型沟道区和 p型源极和漏极区实现。并且，掺杂水平限定阈值电压，其中较高掺杂产 生更负阈值。在某些示例性实施例中，适用于本发明的某些实施例的SOS^模 式NMOSFET可以通过对n型晶体管应用p型沟道tt^4^模来制造，从 而产生具有n型沟道、源极和漏极区的结构，以及接近-500mV的负阈值 电压。类似地，在某些示例性实施例中，适当的^C^模式PMOSFET可 以通过向p型晶体管应用n型沟道^掩模来实现，从而产生具有p型 沟道、源极和漏极区的结构，以及接近+500mV的正阈值电压。如上面背景部分描述的，也可以使用任何适当的绝缘体上半导体技术 实现本ACC MOSFET设备，绝缘体上半导体技术包含但不局限于绝缘 体上硅、蓝宝石上硅和M晶片上硅技术。 一个这样的接合晶片上硅技术 使用"直接珪接合"(DSB)衬底。通过把不同晶体取向的单晶硅的薄膜接合 和电附着到基衬底上来制造直接硅接合(DSB)衬底。这种实现可以从总部 设于San Jose, California的Silicon Genesis Corporation处获得。如Silicon Genesis Corporation Web站,泉-斤述(从www.sigen.com可公开获得)，接合 晶片上硅技术包含可以在室温执行的所谓NanoCleaveTM接合处理。使用 这种处理，SOI晶片可以使用具有基本上不同的热膨胀系数的材料形成， 例如在制造绝缘体上锗晶片(GeOI)时。描述*晶片上硅实现的示例性专 利如下Henley等人2006年6月6日得到授权的美国专利7,056,808; Kang等人2005年11月29日得到授权的美国专利6,969,668; Farrens等 人2005年6月21日得到授权的美国专利6,卯8,832; Henley等人2003年 10月14日得到授权的美国专利6,632,724和Henley等人2004年9月14 日得到授权的美国专利6,7卯,747。这里参考引用所有上述专利有关在接 合晶片上制造硅器件的技术和方法的教导。涉及SOS中增强模式和耗尽模式晶体管的制造的参考文献是 "CMOS/SOS/LSI Switching Regulator Control Device," Orndorff, R.和 Butcher, D.， Solid - State Circuits Conference, Digest of Technical Papers, 1978 IEEE International, Volume XXI， pp. 234-235， February 1978。这 里把"Orndorff"参考文献的整个技术引入以得到增强模式和耗尽模式SOS晶体管的制造的技术。示例性结果图10-19示出了使用用于改进MOSFET的线性的公开的方法和设备 获得的示例性结果。所测量的结果针对的是单极六掷(SP6T)RT开关。RF 开关电路设计领域的技术人员应当理解，可以把结果扩展到任何实际RF 开关配置，因此不局限于示出结果的示例性SP6T开关。图10-15示出了现有技术器件和根据本公开方法和设备形成的ACC MOSFET器件的谐波性能与输入功率的关系。使用公开的方法和设备的 ACC MOSFET实现的开关电路具有三次谐波响应，该响应按对数标度 (log scale )相对输入功率以3:1斜率(输入的立方)上升。电子器件设计领 域的技术那些人员应当理解，根据本发明得到的改进的RF开关设计没有 出现输入功率相关动态偏置。相反，现有技术浮体FET谐波不利地没有 遵循3:1斜率。这对例如IM3的小信号三次失真是不利的。如图10-19所示，在GSM最大输入功率+35 dBm处，3fo被改进14 dB。这在图11中详细示出。三次谐波失真的改进还适用于例如5次响应、 7次响应等等的所有奇次响应。类似于3fo，改进的ACC MOSFET实现的RF开关的二次响应遵循 2:1斜率(输入的乘方)，然而现有技术RT开关没有这样。这导致低输入功 率处的改进的2fo和IM2性能，并且导致+35 dBm处大致相同的性能。图14和15涉及非50欧姆负载下的性能。在这种情况下，负载表示 5:1失配，其中负载阻抗可以是导致反射系数量2/3的任何适当的值。在 SOI MOSFET的情况下，导致较高电压的反射系数导致最严重的问题。 在5:1 VSWR处，电压可以有1.667 X高。本领域的技术人员通过扫描输 入功率直到等同于失配条件的较高电压可以看出这种类似。图10-19图解了根据;^&开的方法和设备形成的ACC MOSFET实现 的改进的RT开关，与现有技术的RF开关实现相比，其大大地改进了电 压处理能力。如图10-19所示，在最坏的失配相位角度处，谐波近似于 20dB。还示出了瞬态谐波。本领域的技术人员应当观察出，标准SP6T开 关3fo在达到最,之前过沖了若干dB。纟艮据;^^开的方法和设备形成 的改进的SP6T开关^^现出这种时间相关性。图16示出了使用^:导的改进的SP6TRF开关实现的插入损耗性能 结果。可以观察出，改进的SP6T开关具有8^微改进的插入损耗(IL)性能特性。图17示出了也使用本改进的SP6T RF开关轻微改进的隔离。图18示出了作为RF开关的轻微非线性行为的度量的IM3性能。由 于被测系统中的负栽失配，所以再次对比相位示出IM3性能。如可以通 过检查图18所能观察到的，改进的SP6T RF开关的性能被改进了近似 27 dB。最终，图19是也包含IM2数据的摘要表。图19示出对于低频阻隔 器改进了几乎20dB并且对于高频阻隔器几乎改进了 lldB。在可以使用 SP6T的一个示例性应用中，所有IM积必须低于-105 dBm。改进的SP6T 开关是唯一在提交满足这个要求的本申请时制造的RT开关。已经描述了本发明的若干实施例。然而应当理解，各种修改可以在不 偏离发明教导的范围的前提下进行。例如，应当理解，描述为一个模块的 一部分的功能通常可以等价地在另一个模块中^f皮执行。并且，如上所述， 所有RF开关电路可以双向使用，其中输出端口用于输入信号，并且反之 亦然。此外，可以使用本发明的教导实现得益于从MOSFET体中清除累 积电荷的任何电路。本教导还发现电路中的实用性，其中关断状态晶体管 必须承受相对高电压。其它示例性电路包含DC到DC转换电路、功率放 大器和类似的电子电路。因此，可以理解，这里描述的概念不限于特定图解实施例，而是限于 所附权利要求书的范围。
权利要求
1.一种累积电荷控制(ACC)浮体MOSFET(ACCMOSFET)，用于在以累积电荷模式操作MOSFET时控制MOSFET的非线性响应，包括a)具有浮体的MOSFET，其中浮体MOSFET有选择地以累积电荷模式操作，并且其中当MOSFET以累积电荷模式操作时，累积电荷出现在浮体MOSFET的体中；和b)累积电荷吸收器(ACS)，工作时连接到MOSFET的体，其中ACS移除或控制MOSFET体中的累积电荷。
2. 如权利要求1所述的ACC MOSFET,其中MOSFET包含栅极、 漏极、源极和位于栅极和体之间的栅极氧化物层，并且其中当MOSFET 在关断状态(非导电状态)下操作时，MOSFET以累积电荷模式操作，并 且其中电荷在邻近栅极氧化物的区域中的体内累积。
3. 如权利要求2所述的ACC MOSFET,其中MOSFET体包含沟道 区，该沟道区包含在源极和漏极之间的栅极调制导电沟道，并且其中当 MOSFET在导通状态(导电状态)下操作时，源极、漏极和沟道具有相同 极性的载流子，并且其中当MOSFET被偏置为在关断状态下操作并且当 累积电荷具有的极性与源极、漏极和沟道载流子的极性相反时，MOSFET 以累积电荷模式操作。
4. 如权利要求3所述的ACC MOSFET ，其中MOSFET包括 NMOSFET器件，并且其中累积电荷包括具有"P"极性的空穴。
5. 如权利要求3所述的ACC MOSFET,其中MOSFET包括 PMOSFET器件，并且其中累积电荷包括具有"N"极性的电子。
6. 如权利要求4所述的ACC MOSFET，其中MOSFET包括增强模 式NMOSFET器件。
7. 如权利要求4所述的ACC MOSFET ，其中MOSFET包括^C^模 式NMOSFET器件。
8. 如权利要求5所述的ACC MOSFET,其中MOSFET包括增强模 式PMOSFET器件。
9. 如权利要求5所述的ACC MOSFET,其中MOSFET包括^C^模 式PMOSFET器件。
10. 如权利要求1所述的ACC MOSFET，其中以绝缘体上半导体4支术 制造MOSFET。
11. 如权利要求1所述的ACC MOSFET,其中在蓝宝石上半导体村底 上制造MOSFET。
12. 如权利要求10所述的ACC MOSFET ，其中绝缘体上半导体技术 包括在绝g底上制造的锗硅(SiGe)。
13. 如权利要求10所迷的ACC MOSFET,其中绝缘体上半导体技术 包括在绝缘衬底上制造的砷化镓(GaAs)。
14. 如权利要求1所述的ACC MOSFET，其中以M晶片上半导体技 术制造MOSFET。
15. 如权利要求14所述的ACC MOSFET,其中通过#^和电附着单 晶硅薄膜到基绝缘衬底上，在直接硅4^衬底上制造MOSFET。
16. 如权利要求1所述的ACC MOSFET，其中MOSFET具有固有的 线性特性，并且其中通过从MOSFET体移除或减少累积电荷来改进ACC MOSFET的线性。
17. 如权利要求15所述的ACC MOSFET,其中MOSFE当在所选择 的电路中实现时产生谐波失真和互调(IMD)效应，并且其中通过移除或减 少累积电荷实现的ACC MOSFET的线性改进也改进了谐波失真和IMD 效应，并且其中移除或减少累积电荷也改进了与ACC MOSFET相关的 功率处理和电压容限。
18. 如权利要求2所述的ACC MOSFET，其中MOSFET具有固有的 漏源击穿电压(BVDSS)特性，并且其中通过从MOSFET体移除或减少累 积电荷来改进ACC MOSFET的BVDSS特性。
19. 如权利要求2所述的ACC MOSFET,其中MOSFET当在关断状 态(非导电状态)下IMt时具有漏源关断状态电容(C。ff)，并且其中关断状态 电容(C。ff)通it^MOSFET体移除或减少累积电荷而表现出改进的线性特 性。
20. 如权利要求19所述的ACC MOSFET,其中关断状态电容(C必)具 有固有的量，并且其中通it^ MOSFET体移除或减少累积电荷来降低关 断状态电容(C。ff)的量。
21. 如权利要求19所述的ACC MOSFET,其中关断状态电容(C础)在出现时变漏源偏置电压(Vds)时随时间变化，并且其中通过从MOSFET体 移除或减少累积电荷来降低C。ff的随时间变化。
22. 如权利要求19所述的ACC MOSFET，其中关断状态电容(C。ff)在 累积电荷在MOSFET体中累积时随时间变化，并且其中通过从MOSFET 体移除或减少累积电荷来降l氐C。ff的随时间变化。
23. 如权利要求1所述的ACC MOSFET，其中ACS具有大于近似106 欧姆的阻抗。
24. 如权利要求1所述的ACC MOSFET，其中ACS具有小于近似106 欧姆的阻抗。
25. 如权利要求1所述的ACC MOSFET ，其中ACC MOSFET具有 固有的功率处理能力，并且其中通it^MOSFET体移除或减少累积电荷 使ACC MOSFET能够处理具有增加的功率水平的输入信号。
26. —种累积电荷控制浮体MOSFET(ACC MOSFET),适于当 MOSFET以累积电荷模式操作时控制MOSFET的体中的累积电荷，包 括a) 栅极、漏极、源极、浮体和位于栅极和浮体之间的栅极氧化物层， 其中当MOSFET在关断状态(非导电状态)下操作时，ACC MOSFET以 累积电荷模式操作，并且电荷在邻近栅极氧化物层且处于栅极氧化物层下 的区域中的体内累积；和b) 位置接近浮体的第一末端的第一累积电荷吸收器(ACS)，其中ACS 与浮体电连接，并且其中ACS移除或控制ACC MOSFET体中的累积电 荷。
27. 如权利要求26所述的ACC MOSFET,其中ACC MOSFET还包 括位置接近第一 ACS且与第一 ACS电连接的电接触区，其中电接触区促 进与第一ACS的电连接。
28. 如权利要求27所述的ACC MOSFET ，其中ACC MOSFET包括 ACC NMOSFET,并且其中源极和漏极均包括N+掺杂区，浮体和第一 ACS均包括P-掺杂区，并且电接触区包括P+掺杂区。
29. 如权利要求27所述的ACC MOSFET ，其中ACC MOSFET包括 ACC NMOSFET，并且其中源极和漏极均包括N+掺杂区，浮体和第一 ACS均包括P-掺杂区，并且电接触区包括N+掺杂区，其充当到第一ACS的二极管连接，从而在所选择的偏置电压条件下禁止正电流流入第一ACS和流入浮体。
30. 如权利要求27所述的ACC MOSFET，其中ACC MOSFET包括 ACC PMOSFET，并且其中源极和漏极均包括P+掺杂区，浮体和ACS 均包括N-掺杂区，并且电接触区包括N+掺杂区。
31. 如权利要求27所述的ACC MOSFET，其中ACC MOSFET包括 ACC PMOSFET，并且其中源极和漏极均包括P+掺杂区，浮体和ACS 均包括N-掺杂区，并且电接触区包括P+掺杂区，其充当到ACS的二极 管连接，从而在所选择的偏置电压^Ht下禁止正电流流入ACS和流入浮 体。
32. 如权利要求27所述的ACC MOSFET，其中电接触区和ACS是同 延的。
33. 如权利要求28所述的ACC MOSFET，其中浮体和ACS包括可以 在单离子实现制造步骤中制造的组合的P掺杂区。
34. 如权利要求28所述的ACC MOSFET，其中浮体和ACS包括连接 在一起的分立P-掺杂区。
35. 如权利要求27所述的ACC MOSFET ，其中MOSFET体包含沟 道区，该沟道区包含在源极和漏极之间的栅极调制导电沟道，并且其中当 ACC MOSFET在导通状态(导电状态)下操作时，源极、漏极和沟道具有 相同极性的栽流子，并且其中当MOSFET被偏置到在关断状态下操作并 且当累积电荷具有的极性与源极、漏极和沟道载流子的极性相反时，ACC MOSFET以累积电荷模式操作。
36. 如权利要求35所述的ACC MOSFET ，其中ACC MOSFET包括 NMOSFET器件，并且其中累积电荷包括具有"P"极性的空穴。
37. 如权利要求35所述的ACC MOSFET,其中MOSFET包括 PMOSFET器件，并且其中累积电荷包括具有"N"极性的电子。
38. 如权利要求35所述的ACC MOSFET,其中ACC MOSFET具有 耗尽或部分耗尽沟道区。
39. 如权利要求26所述的ACC MOSFET,其中ACS具有大于近似 106欧姆的阻抗。
40. 如权利要求26所述的ACC MOSFET,其中ACS具有小于近似106欧姆的阻抗。
41. 如权利要求26所述的ACC MOSFET，其中ACS位于相距源极 和漏极的选定距离处，从而降低与ACS相关的寄生电容效应。
42. 如权利要求26所述的ACC MOSFET，其中ACS在浮体的第一 末端处被连接到体，从而降低与ACS到浮体的连接相关的寄生电容效应。
43. 如权利要求26所述的ACC MOSFET,其中浮体具有超过近似 10nm的宽度。
44. 如权利要求26所述的ACC MOSFET，其中ACC MOSFET包 含电连接到栅极的栅极端子，电连接到漏极的漏极端子，电连接到源极的 源极端子，和电连接到ACS的ACS端子。
45. 如权利要求44所述的ACC MOSFET，其中栅极、漏极、源极 和ACS端子通过低电阻接触区被连接到其相应区域。
46. 如权利要求44所述的ACC MOSFET,其中通过向源极、漏极 和栅极端子施加所选择的偏置电压，把ACC MOSFET偏置为以累积电 荷模式操作，并且其中通过把ACS端子连接到累积电荷吸收机构来移除 或控制累积电荷。
47. 如权利要求46所述的ACC MOSFET，其中当ACC MOSFET 以累积电荷模式操作时，通过向ACS端子施加所选择的偏置电压VACS 来移除或控制累积电荷。
48. 如权利要求47所述的ACC MOSFET,其中ACC MOSFET包 括^^模式NMOSFET器件，并且其中VAcs被选定为等于或更负于源极 偏置电压和漏极偏置电压中较低的一个。
49. 如权利要求27所述的ACC MOSFET,其中电接触区位于相距 源极、漏极和体的选定距离处，从而降低与ACS相关的寄生电容效应。
50. 如权利要求35所述的ACC MOSFET,还包含在体的沟道区和 栅极氧化物层上位置接近栅极的远侧边缘的接触区重叠区域，其中该重叠 区域保证所有栅极氧化物层完全被与用于形成该电接触区的掺杂剂材料 相同的掺杂剂材料所覆盖。
51. 如权利要求50所述的ACC MOSFET,其中电接触区位于相距 栅极的远侧边缘的所选择距离处，从而减少或移除和重叠区域与栅极的远 侧边缘的接i^目关的MOSFET中增加的阈值电压的区域。
52. 如权利要求26所述的ACC MOSFET，其中ACC MOSFET包 括"T-栅极"配置的ACC MOSFET，并且其中浮体形成"T-栅极"配置的 MOSFET的支持构件，并且第一 ACS形成"T-栅极"配置的MOSFET的 支持构件，并且其中第一 ACS沿浮体的第一末端放置并且与浮体的至少 某部分接触。
53. 如权利要求52所述的ACC MOSFET ，其中ACC MOSFET还包 括位置接近ACS并且与ACS电连接的电接触区，其中电接触区促进与 ACS的电连接。
54. 如权利要求53所述的ACC MOSFET,其中ACS具有大于近似 106欧姆的阻抗。
55. 如权利要求53所述的ACC MOSFET ，其中ACS具有小于近似 106欧姆的阻抗。
56. 如权利要求26所述的ACC MOSFET,其中ACC MOSFET包括 "H-栅极"配置的ACC MOSFET,其中H-栅极配置的MOSFET包含分 别位置接近浮体的第一和第二末端的第一和第二 ACS,并且其中第一和 第二 ACS位于浮体的相对端，并且其中第一 ACS具有位置接近且与之电 连接的相关和相应第一电接触区，并且其中第二 ACS具有位置接近且与 之电连接的相关和相应第二电接触区，并且其中第一和第二 ACS与浮体 电连接。
57. 如权利要求56所述的ACC MOSFET,其中ACC MOSFET具 有一个宽度，并且其中第一和第二 ACS延长了近似ACC MOSFET的整 个宽度。
58. 如权利要求57所述的ACC MOSFET,其中第 一和第二 ACS延伸 超出ACC MOSFET的宽度。
59. 如权利要求57所述的ACC MOSFET，其中第一和第二 ACS未延 伸到ACC MOSFET的宽度。
60. 如权利要求56所述的ACC MOSFET,其中第一和第二ACS具 有相同阻抗。
61. 如权利要求60所述的ACC MOSFET，其中第一和第二ACS的 阻抗彼此不同。
62. 如权利要求56所述的ACC MOSFET,其中第一电接触区位于相距浮体的第 一选择距离处，并且其中第二电接触区位于相距浮体的第二 选择距离处。
63. 如权利要求62所述的ACC MOSFET,其中第一和第二选择距 离相同。
64. 如权利要求62所述的ACC MOSFET，其中第一和第二选#^巨 离彼此不同。
65. 如权利要求56所述的ACC MOSFET，其中ACS近似于矩形。
66. 如权利要求56所述的ACC MOSFET，其中ACS近似于圆形。
67. 如权利要求56所述的ACC MOSFET,其中ACS近似于正方形。
68. —种四端子累积电荷控制浮体MOSFET(ACC MOSFET)器件，当 以累积电荷模式操作MOSFET时，适于控制MOSFET的体中累积电荷， 包括a) 栅极、漏极、源极、浮体和位于栅极和浮体之间的栅极氧化物层， 其中当MOSFET在关断状态(非导电状态)下操作时，ACC MOSFET以 累积电荷模式操作，并且电荷在接近栅极氧化物层且处于栅极氧化物层下 的区域中的体内累积；b) 位置接近浮体的末端的累积电荷吸收器(ACS)，其中ACS与浮体电 连接；和c) 电连接到栅极的栅极端子，电连接到漏极的漏极端子，电连接到源 极的源极端子，和电连接到ACS的ACS端子；其中当MOSFET以累积电荷模式操作时，体中的累积电荷通过ACS 端子受控制或从体中清除。
69. 如权利要求68所述的四端子ACCMOSFET，其中栅极和ACS 端子电连接在一起。
70. 如权利要求69所述的四端子ACC MOSFET,其中当ACC MOSFET器件被偏置为以累积电荷模式操作时，通过ACS和栅极端子从 体中清除累积电荷。
71. 如权利要求69所述的四端子ACC MOSFET,其中在栅极和ACS 端子之间连接二极管，使得当在导通状态(导电状态)条件下操作MOSFET 并且二极管被反向偏压时，二极管阻止正电流流入ACC MOSFET体。
72. 如权利要求71所述的四端子ACC MOSFET，其中二极管具有 跨过二极管的相关电压降，并且其中跨过二极管的电压降可以通过增加二 极管的宽度被选择性地降低。
73. 如权利要求68所述的四端子ACC MOSFET，其中ACS端子被 连接到累积电荷吸收机构。
74. 如权利要求73所述的四端子ACCMOSFET，其中ACS累积电 荷吸收^包括当ACC MOSFET以累积电荷模式操作时，适于控制或 从体中移除累积电荷的控制电路。
75. 如权利要求73所述的四端子ACC MOSFET，其中累积电荷吸收机构产生可选累积电荷吸收器偏置电压(VAcs)，并且其中Vacs被逸捧使得当ACC MOSFET以累积电荷模式操作时，从体中清除累积电荷。
76. 如权利要求75所述的四端子ACC MOSFET,其中累积电荷吸 收器偏置电压VACS由具有相对高阻抗的源极驱动。
77. 如权利要求76所述的四端子ACC MOSFET,其中累积电荷吸 收器偏置电压VACS由具有大于近似106欧姆的阻抗的源极驱动。
78. 如权利要求75所述的四端子ACC MOSFET,其中栅极、漏极 和源极具有相关和相应栅极(Vg)、漏极(Vd)和源(Vs)偏置电压，并且其中 ACS偏置电压VAcs被选择为等于Vs和Vd的较低值或比Vs和Vd的较 低值更负，因而当MOSFET以累积电荷模式操作时，从体中传送累积修 辞(rhetorical)电荷。
79. 如权利要求68所述的四端子ACC MOSFET,其中^t极和ACS 端子通过ACS和栅极端子之间串联配置的箝位电路电连接在一起。
80. 如权利要求79所述的四端子ACC MOSFET，其中箝位电路限 制在累积电荷模式期间从ACS端子流出电流，因而保证在累积电荷模式 期间，累积电荷受控制或从MOSFET体中清除。
81. 如权利要求79所述的四端子ACC MOSFET,其中箝位电路包 括在ACS端子和栅极端子之间串联配置的^1^模式MOSFET。
82. 如权利要求81所述的四端子ACC MOSFET，其中耗尽模式 MOSFET具有选定的饱和电流，并且其中饱和电流限制在累积电荷模式 期间从ACS端子流出电流。
83. 如权利要求82所述的四端子ACC MOSFET,其中耗尽模式MOSFET当达到预定阈值时iiyV饱和，并且其中通过把阈值i殳置为期望 值来选择饱和电流。
84. 如权利要求81所述的四端子ACC MOSFET，其中箝位电路还 包括配置为与^C^模式MOSFET串联配置的二极管。
85. 如权利要求71所述的四端子ACC MOSFET，还包括跨过二极 管并联连接的AC短接电容器，其中AC短接电容器保证当AC信号在二 极管上出现时，二极管的非线性特性不被激励。
86. —种用于开关RF信号的RF开关电路，包括a) 第一RF端口，能够输出或接收第一RF信号；b) 第二RT端口，能够输出或接收第二RF信号；c) 开关晶体管组，具有连接到第一 RT端口的第一节点和连接到第二 RF端口的第二节点，其中开关晶体管组受第一开关控制信号(C1)控制； 和d) 旁路晶体管组，具有连接到第一 RF端口的第一节点和连接到地的 第二节点，其中旁路晶体管组受第二开关控制信号(Clx)控制，并且其中 旁路晶体管组包括一或多个权利要求2所定义的ACC MOSFET;并且其中当第一开关控制信号C1被启用时，开关晶体管组;故启用并且旁 路晶体管组被禁止,因而电连接第一RF端口到第二RF端口，并且其中当 第二开关控制信号Clx被启用时，旁路晶体管组被启用而开关晶体管组 被禁止，因而把第一RF端口旁路到地。
87. 如权利要求86所述的RF开关，其中开关晶体管组包括单个 MOSFET，并且其中旁路晶体管组包括单个ACCMOSFET。
88. 如权利要求86所述的RF开关，其中开关晶体管组包括以堆叠 结构布置的多个MOSFET，并且其中旁路晶体管组包括以堆叠结构布置 的多个ACC MOSFET。
89. 如权利要求88所述的RF开关，其中开关晶体管组包括以堆叠 结构布置的第一数量的MOSFET，并且其中旁路晶体管组包括以堆叠结 构布置的第二数量的ACCMOSFET,并且其中第一数量和第二数量彼此 不同。
90. 如权利要求86所述的RF开关，其中ACC MOSFET包含电连 接到栅极的栅极端子，电连接到漏极的漏极端子，电连接到源极的源极端子，和电连接到ACS的ACS端子，并且其中栅极和ACS端子被电连接 在一起以及连接到第二开关控制信号Clx，并且其中累积电荷通过ACS 和栅极端子从ACC MOSFET的体中被清除。
91. 如权利要求卯所述的RF开关，其中开关晶体管组包括单个 MOSFET，并且其中旁路晶体管组包括单个ACC MOSFET。
92. 如权利要求90所述的RF开关，其中开关晶体管组包括以堆叠 结构布置的多个MOSFET，并且其中旁路晶体管组包括以堆叠结构布置 的多个ACC MOSFET。
93. 如权利要求卯所述的RT开关，其中RF开关在操作时表现出 谐波失真、互调失真(IMD)和线性性能特性，并且其中RF开关能够处理 选定功率水平的RF信号，并且其中RF开关的谐波失真、MD、线性特 性以及功率水平处理通过从旁路晶体管组的体中移除或控制累积电荷来 改进。
94. 如权利要求93所述的RF开关，其中RF输出信号的谐波和互 调失真通过从旁路晶体管组的体中移除或控制累积电荷被降低或移除。
95. 如权利要求90所述的RF开关，其中二极管被连接在栅极和ACS 端子之间，使得当ACC MOSFET被启用并且二极管祐反向偏压时，二 极管阻止正电流流入ACC MOSFET体，并且其中ACS端子通过二极管 被连接到第二开关控制信号Clx，并且其中通过ACS端子从ACC MOSFET的体中移除累积电荷。
96. 如权利要求95所述的RF开关，其中开关晶体管组包括单个 MOSFET，并且其中旁路晶体管组包括单个ACC MOSFET。
97. 如权利要求85所述的RT开关，其中开关晶体管组包括以堆叠 结构布置的多个MOSFET，并且其中旁路晶体管组包括以堆叠结构布置 的多个ACC MOSFET。
98. 如权利要求86所述的RF开关，其中ACC MOSFET包含电连 接到栅极的栅极端子，电连接到漏极的漏极端子，电连接到源极的源极端 子，和电连接到ACS的ACS端子，并且其中ACS端子被电连接到累积 电荷吸收机构，并且其中吸收^J包括适于当旁路晶体管组以累积电荷模 式操作时控制或从体中移除累积电荷的控制电路。
99. 如权利要求98所述的RF开关，其中开关晶体管组包括单个 MOSFET,并且其中旁路晶体管组包括单个ACC MOSFET。
100. 如权利要求98所述的RT开关，其中开关晶体管组包括以堆叠 结构布置的多个MOSFET，并且其中旁路晶体管組包括以堆叠结构布置 的多个ACC MOSFET。
101. 如权利要求98所述的RF开关，其中旁路晶体管组的ACS端子 被连接到第三开关控制信号(C2)，并且其中在开关晶体管组被禁止因而把 第一 RT端口旁路到地时，旁路晶体管組被第二开关控制信号Clx启用， 并且其中当旁路晶体管组被禁止时，从ACC MOSFET的体中移除累积 电荷。
102. 如权利要求95所述的RF开关，其中RF开关在操作时表现出谐波失真、互调失真(IMD)和线性性能特性，并且其中RT开关能够处理选定功率水平的RF信号，并且其中RF开关的谐波失真、IMD、线性特 性和功率水平处理通过从旁路晶体管组的体中移除或控制累积电荷来改进。
103. 如权利要求98所述的RF开关，其中RF开关在操作时表现出谐波失真、互调失真(IMD)和线性性能特性，并且其中RF开关能够处理选定功率水平的RT信号，并且其中RT开关的谐波失真、IMD、线性特 性和功率水平处理通过从旁路晶体管组的体中移除或控制累积电荷来改进。
104. 如权利要求90所述的RF开关， 权利要求2定义的ACC MOSFET。
105. 如权利要求95所述的RF开关， 权利要求2定义的ACC MOSFET。
106. 如权利要求98所述的RF开关, 权利要求2定义的ACC MOSFET。其中开关晶体管组包括一或多个 其中开关晶体管组包括一或多个 其中开关晶体管组包括一或多个
107. 如权利要求卯所述的RF开关，其中RF开关包括单刀多掷开关。
108. 如权利要求95所述的RF开关，其中RF开关包括单刀多掷开关。
109. 如权利要求98所述的RF开关，其中RF开关包括单刀多掷开关。
110. 如权利要求90所述的RF开关，其中RF开关包括多刀单掷开关。
111. 如权利要求95所述的RF开关，其中RT开关包括多刀单掷开关。
112.如权利要求98所述的RF开关，其中RF开关包括多刀单掷开关。
113. 如权利要求90所述的RF开关，其中RT开关包括多刀多掷开关。
114. 如权利要求95所述的RF开关，其中RT开关包括多刀多掷开关。
115. 如权利要求98所述的RF开关，其中RT开关包括多刀多掷开关。
116.—种控制浮体MOSFET的线性特性的方法，其中浮体MOSFET 包含累积电荷吸收器(ACS)，其在操作时连接到MOSFET的体，并且适 于当在关断状态(非导电状态)下操作MOSFET时，移除或控制累积在 MOSFET体中的累积电荷，该方法包括a) 配置浮体MOSFET以在选择的电路中操作；b) 将浮体MOSFET偏置为以累积电荷模式操作；和c) 移除或控制累积电荷。
117. 如权利要求116所述的方法，其中将MOSFET偏置为以累积电 荷模式操作的步骤b)包括把MOSFET偏置到关断状态。
118. 如权利要求卯所述的RF开关，其中ACC MOSFET还包含在 ACC MOSFET的漏极和源极之间电连接的漏源电阻器(R^)。
119. 如权利要求118所述的RF开关，其中漏源电阻器(R^)提供了在 ACC MOSFET漏极和源极之间的路径，从而当与其它高阻抗元件串联配 置ACC MOSFET时，与控制累积电荷相关的电流被传导离开源极和漏 极。
120. 如权利要求119所述的RF开关，其中ACC MOSFET的栅极被 连接到栅极电阻器，并且其中漏源电阻器(R^)的阻抗近似等于栅极电阻器 的阻抗。
121. 如权利要求92所述的RF开关，其中ACC MOSFET还包含一 对一地与每个堆叠的ACC MOSFET相关和相应的多个漏源电阻器(RdO ， 其中每个漏源电阻器被电连接在其每个相关和相应的ACC MOSFET的 漏极和源极之间，并且其中每个相应ACC MOSFET的栅极被连接到相 关和相应的栅极电阻器，并且其中堆叠中的每个相关和相应的ACC MOSFET的漏源电阻器(R^)的阻抗近似等于其相关和相应的栅极电阻器 的阻抗除以堆叠的ACC MOSFET的数目。
122. —种用于开关RF信号的RT开关电路，包括 a)第一RF端口，能够接收或输出第一RT信号(RTl);b) 第二RF端口，能够接收或输出第二RF信号(RF2);c) RF公共端口；d) 第一开关晶体管组，具有连接到第一 RF端口的第一节点和连接到 RT公共端口的第二节点，其中第 一开关晶体管组受笫 一开关控制信号(C1)控制；e) 第二开关晶体管组，具有连接到第二 RF端口的第一节点和连接到 RF公共端口的第二节点，其中第二开关晶体管组受第二开关控制信号 (Clx)控制；f) 第一旁路晶体管组，具有连接到第二 RF端口的第一节点和连接到 地的第二节点，其中第一旁路晶体管组受第一开关控制信号C1控制；和g) 第二旁路晶体管组，具有连接到第一 RF端口的第一节点和连接到 地的第二节点，其中第二旁路晶体管组受第二开关控制信号Clx控制，其中，当C1被启用时，第一开关和第一旁路晶体管组被启用而第二 开关和旁路晶体管组被禁止，因而电连接第一 RF端口和RF公共端口并 且旁路第二RF端口到地，并且其中当Cl,皮禁止并且Clx被启用时，第 二开关和旁路晶体管组被启用而第一开关和旁路晶体管组被禁止，因而电 连接第二RF端口和RF公共端口并且旁路第一RF端口到地，并且其中 开关和旁路晶体管组包括一或多个由权利要求1定义的ACC MOSFET。
123. 如权利要求122所述的RF开关，其中每个ACC MOSFET包含 与其相应和相关的ACS电连接的ACS端子，并且其中每个ACC MOSFET的ACS端子受吸收城控制，并且其中当ACC MOSFET以累 积电荷模式操作时，吸收机构从ACC MOSFET体中移除累积电荷。
124. 如权利要求123所述的RF开关，其中RF开关在操作时表现 出谐波失真、互调失真(IMD)和线性性能特性，并且其中RF开关能够处 理选定功率水平的RF信号，并且其中RF开关的谐波失真、IMD、线性 特性和功率水平处理通过从ACC MOSFET的体中移除或控制累积电荷 来改进。
125. 如权利要求123所述的RP开关，其中ACC MOSFET具有固有 漏源击穿电压(BVDSS)特性，并且其中通过从MOSFET体中移除或减少 累积电荷来改进ACC MOSFET的BVDSS特性。
126. 如权利要求123所述的RF开关，其中RP开关表现出小信号性能特性，包含插入损耗、插入相位(延迟)和隔离，并且其中RF开关的小 信号性能特性通过从ACC MOSFET的体中移除和控制累积电荷来改进。
127. 如权利要求123所述的RP开关，其中RF开关包含相关的温度 性能特性，并且其中RP开关的温度性能特性通过从ACC MOSFET的体 中移除和控制累积电荷来改进，并且其中RF开关还表现出降低的对Vdd 和制程变化的灵敏度。
128. 如权利要求122所述的RF开关，其中RF开关包括单刀多掷开关。
129. 如权利要求122所述的RF开关，其中RF开关包括多刀单掷开关。
130. 如权利要求122所述的RF开关，其中RF开关包括多刀多掷开关。
131. 如权利要求1所述的ACC MOSFET，其中以绝缘体上珪技术制 造MOSFET 。
132. 如权利要求86所述的RF开关，其中RF开关在操作时表现出谐波失真、互调失真(MD)和线性性能特性，并且其中RF开关能够处理选定功率水平的RF信号，并且其中RF开关的谐波失真、IMD、线性特 性和功率水平处理通过从旁路晶体管组的体中移除或控制累积电荷来改进。
133. 如权利要求86所述的RF开关，其中RF开关包括单刀多掷开关。
全文摘要
公开了一种用于改进使用累积电荷吸收器(ACS)的MOSFET器件的线性特性的方法和设备。该方法和设备用于移除、减少或控制SOI MOSFET中的累积电荷，从而产生FET性能特性的提高。在一个示例性实施例中，具有至少一个SOI MOSFET的电路被配置成以累积电荷模式操作。当以累积电荷模式操作FET时，实际连接到SOI MOSFET的体的累积电荷宿消除、移除或控制累积电荷，从而减少SOI MOSFET的寄生关断源漏电容的非线性。在使用改进的SOI MOSFET器件实现的RF开关电路中，当SOI MOSFET以累积电荷模式操作时，通过移除或控制累积电荷来减少谐波和互调失真。
文档编号H01L29/786GK101218683SQ200680025128
公开日2008年7月9日 申请日期2006年7月11日 优先权日2005年7月11日
发明者乔治·P·伊姆特恩, 克林特·L·克默林, 克里斯托弗·N·布林德尔, 罗伯特·B·韦尔斯坦德, 迈克尔·A·施图贝尔, 迪伦·J·凯利, 马克·L·伯格纳 申请人:派瑞格恩半导体有限公司