专利名称：具有改善的性能的存储器件以及制造这种存储器件的方法
技术领域：
本发明涉及一种非易失存储器件。本发明还涉及一种制造这种非易 失存储器件的方法。
背景技术：
目前非易失半导体存储器的工业标准基于与浮栅上存储的电荷效 应有关的器件。在写(编程)动作期间，电荷存储到浮栅中。在这种非 易失半导体存储器件中，存储在浮栅中的电荷基于热电子注入或富勒-
诺德海姆隧穿(Fowler-Nordheim tunneling)的机制。在控制栅的控制下， 具有充足能量流动的电子流经源和漏区之间的载流沟道，可以通过过载 流沟道和浮栅之间的介电层，进入浮栅，成为存储的电荷。
由于与将这些浮栅按比例縮小尺寸相关的问题，期望下一代的非易 失半导体存储器采用更改的电荷存储叠层，该电荷存储叠层由位于底部 和顶部的绝缘层之间的电荷俘获层组成。例如，这种电荷存储叠层包括 底部二氧化硅层、电荷俘获氮化硅层和顶部二氧化硅层，又名ONO叠 层。
在这些具有ONO叠层的非易失半导体器件中，可以通过电子从载 流沟道向氮化硅层穿过底部二氧化硅层(隧穿氧化物层)的直接隧穿机 制(富勒-诺德海姆)，将电荷存储到所述氮化硅层中。由于在n沟道中 的电荷的高迁移率，可获得相对较高的读取电流，这对于许多应用是足 够的。
所述氮化硅层的电荷俘获性能允许隧道氧化层的厚度的縮减，这可 导致较低的编程/擦除电压。
专利申请US2004/0251490A1公开了一种SONOS (半导体氧化物-氮化氧化物半导体)存储器件，该器件基于nMOS技术(n型MOS:金属氧化物半导体)。在写动作期间，这个存储器件采用来自n型沟道的电 子作载流子用于在所述氮化硅层中存储数据。
不利的是，nMOS SONOS存储器件遭受已知为擦除饱和的现象的 困扰。
在中和所述氮化硅层中的电子电荷的擦除动作期间，空穴可以从所 述沟道区穿过所述底部绝缘二氧化硅层隧穿至所述氮化硅层，并在所述 氮化硅层中与俘获的电子复合(recombine)。因为与电子的势垒相比较 空穴的势垒相对较高，所以在进行擦除动作期间所述隧穿电流较低。在 这个动作期间，所述存储器件的阈值电压增大，并且因此横跨所述氮化 硅层的电场也增强。同样，这也导致穿过所述ONO叠层的顶部绝缘层 的更高的电场，该电场引发电子从所述控制栅通过所述顶部绝缘层隧穿 至所述氮化硅层，以平衡进入所述氮化硅层的空穴。在这一点上，所述 阈值电压不再变化。
然而，在这个擦除动作期间，相对巨大的电流分别流过所述底部和 顶部绝缘层。这些电流可以通过产生局部缺陷(深俘获)，由此所述各个 绝缘层的品质下降，局部缺陷可使得与缺陷相关的电荷被永久地俘获在 电荷存储叠层中。缺陷(以及相应俘获与缺陷相关的电荷)的数量基本 上随着每个擦除动作增加，并使得在所述器件的寿命期间所述阈值电压 的大小逐渐增加。图1示出在现有技术的nMOS SONOS存储器件中作 为编程/擦除循环PE函数的用于写(编程)的阈值电压Vp和用于擦除 的阈值电压Ve。
显然，该阈值的变化对所述存储器件的读取动作具有不良的影响。 因为所述阈值电压定义所述存储器件的存储状态或比特值(或是"0"或是 "1"，取决于所述存储器件实际的电压低于或高于所述阈值电压)，永久 俘获的与缺陷相关的电荷的变化将对所述比特值的检测有不利影响。
结果，nMOSSONOS存储器件不可能获得低于0V的阈值电压。一 个有用的阈值电压窗口大约在0.5V和3V之间，具有典型的约2V的读 取电压。这个读取电压值就目前许多CMOS应用的典型的电源电压较低 而言相对较高。图2示出在现有技术nMOS SONOS存储器件中作为典 型读取电压的栅极偏置(gate stress)时间的函数的擦除状态的阈值电压Vt。如图2所阐述，高读取电压不利地在所述存储器件的擦除状态中产 生严重栅极偏置，也会导致在寿命期间阈值电压的增大。
发明内容
本发明的目的是提供具有电荷俘获层的存储器件，该器件实际上不 受由擦除饱和和/或栅极偏置引起的阈值电压的增大的影响，并同时保持 上述相对较高的读取电流。
本发明涉及一种半导体衬底上的非易失存储器件，包括半导体基底
层、电荷存储叠层和控制栅；
基底层包括源和漏区以及位于源和漏区之间的载流沟道区； 电荷存储叠层包括第一绝缘层、电荷俘获层和第二绝缘层，第一绝
缘层位于载流沟道区上，电荷俘获层位于第一绝缘层上，第二绝缘层位
于电荷俘获层上；
控制栅位于电荷存储叠层上方；
电荷存储叠层被设置成通过电荷载流子穿过第一绝缘层从载流沟 道区直接隧穿而在电荷俘获层中俘获电荷，其中载流沟道区是用于p型 电荷载流子的p型沟道，并且载流沟道区及源和漏区中的至少之一的材 料处于弹性应变状态。
有利地，通过采用应变p沟道作为载流沟道，根据本发明的存储器 件具有相对于现有技术存储器件反向(reverse)的擦除动作。现在，电 子可从所述p沟道隧穿至电荷存储层，与在该电荷存储层中俘获的空穴 复合。虽然在擦除动作期间所述阈值电压的负值将更大，在到达平衡之 前，空穴可从顶部绝缘层上的控制栅隧穿而与来自所述沟道的电子复合， 这种效应会导致擦除饱和，但是实际上这不会发生，因为本发明的存储 器将发生擦除饱和的阈值电压(其绝对值)典型地高得多，并且在正常 操作时不会达到这个值。在p沟道中的材料晶格的应变引起所述载流子 (即空穴)的迁移率增加，有利地使得本发明的存储器件的读取电流基 本上与现有技术的nMOS SONOS存储器件相当。
此外，本发明涉及一种制造半导体衬底上的非易失存储器的方法， 包括基底层、电荷存储叠层和控制栅；基底层包括源和漏区以及位于源和漏区之间的载流沟道区；电荷存储叠层包括第一绝缘层、电荷俘获层 和第二绝缘层，第一绝缘层位于载流沟道区上，电荷俘获层位于第一绝 缘层上，第二绝缘层位于电荷俘获层上； 控制栅位于电荷存储叠层上方；
电荷存储叠层被设置成通过电荷载流子从载流沟道区直接隧穿通 过第一绝缘层而在电荷俘获层中俘获电荷，其中所述方法包括
-产生用于p型电荷载流子的p型沟道作为载流沟道区，以及
-使在载流沟道区及源和漏区中至少之一的材料处于弹性应变状态。
本发明还涉及一种存储器阵列，包括至少一个上述的非易失存储器件。
此外，本发明涉及一种半导体器件，包括至少一个上述的非易失存 储器件。
为了教授本发明，下面描述本发明的器件和方法的优选实施例。本 领域的技术人员可以领会在不被背离本发明的真实精神的情况下，可 以构思和简化实现本发明的替代和等效的实施例，本发明的范围仅受附 加权利要求的限制。
图1示出在现有技术nMOS SONOS存储器件中作为编程/擦除循环 的函数的用于写(编程)和擦除的阈值电压；
图2示出在现有技术nMOS SONOS存储器件中作为典型读取电压 的栅极偏置时间的函数的擦除状态的阈值电压；
图3示出根据本发明的SONOS存储器件；
图4示出现有技术nMOS SONOS存储器件和根据本发明的SONOS 存储器件的用于编程和擦除的阈值电压；
图5示出根据第一方法制造的SONOS存储器件的剖面图6示出根据第二方法制造的SONOS存储器件的剖面图，以及
图7示出根据第三方法制造的SONOS存储器件的剖面图。
具体实施例方式
图3示出根据本发明的SONOS存储器件1;
p型源和漏区3位于单晶n型半导体的基底层2上。在(高掺杂) p+源和漏区3之间设置第一绝缘层5。电荷俘获层6位于所述第一绝缘 层5的顶部。第二绝缘层7位于所述电荷俘获层6的顶部。控制栅层8 位于所述第二绝缘层7的上方。
第一绝缘层5、电荷俘获层6和第二绝缘层7形成电荷存储叠层5， 6， 7。
第一绝缘层5、电荷俘获层6、第二绝缘层7和控制栅层8的侧壁 由绝缘间隔层9覆盖。在所述器件l操作期间，可在第一绝缘层5下方 的基底层2中形成p型沟道区4。
对于基于硅作为半导体的SONOS存储器件1，在将要来临的65纳 米时代，所述p沟道的沟道长度将约为100纳米。典型地，所述第一绝 缘(二氧化硅)层5的厚度约1.5-3纳米，典型为2纳米。所述电荷俘 获(氮化硅)层6的厚度在4-8纳米范围内，典型为6纳米。所述第二 绝缘(二氧化硅)层7的厚度在4-12纳米范围内，典型为8纳米。所述 控制栅(多晶硅)层8的厚度在约30-150纳米范围内，典型为100纳米。
在这种p型SONOS存储器件1中，在所述p沟道区4中的空穴承 载电流。在编程期间，在所述p沟道区4中的空穴具有足够的能量可以 (在所述控制栅8上的编程电压Vp的控制下)通过直接隧穿而穿过所 述第一绝缘层5，进入所述电荷俘获层6，形成俘获的电荷。
在读取操作期间，向所述控制栅8施加读取电压Vr。所述俘获的电 荷的数量决定在读取操作期间，是否能在源和漏区3之间检测到读取电 流。取决于对所测量的读取电流的定义，在所述SONOS存储器件1中 表示"0"或"1"的比特值。
在所述电荷俘获层6的擦除操作期间，在所述控制栅上的擦除电压 设置为如下的数值该数值使得来自所述沟道4的电子隧穿通过所述第 一绝缘层5并在所述电荷俘获层6中与俘获的正电荷复合。
注意在根据本发明的p型SONOS存储器件1中，虽然在擦除动 作期间该阈值电压的负值将更大，并且在达到平衡之前，空穴可以从所述顶部绝缘层的控制栅隧穿而与来自所述沟道的电子复合，这种效应可 导致擦除饱和，但实际上这不会发生，因为在存储器件l中的阈值电压 (其绝对值)对于在所述控制栅8中产生可以隧穿通过所述第二绝缘层 7的空穴而言仍太小。
图4示出现有技术nMOS SONOS存储器件和根据本发明的SONOS 存储器件的用于编程和擦除的阈值电压，作为编程/擦除时间PE的函数。 在现有技术nMOSSONOS存储器件中，用于擦除的阈值电压(见线41) 在约0.07秒的时间表现出明确的饱和。在根据本发明的SONOS存储器 件中，在用于擦除的阈值电压(见线42)中没有看到擦除饱和。
线43示出现有技术nMOS SONOS存储器件用于编程的阈值电压。 线44示出根据本发明的SONOS存储器件用于编程的阈值电压。
注意与现有技术SONOS存储器件相比较，将根据本发明的 SONOS存储器件的阈值电压选择为负。
所述p型SONOS存储器件1本征地设置为防止擦除饱和。这允许 采用在零电压和电源电压之间的一个读取电压，可以有利地避免将该电 源电压提升至更高读取电压水平的需求。这就导致与现有技术nMOS SONOS存储器件相比，在相对较低功率的操作，以及具有较小存储器 外围电路(即没有升压电路)的更为简单的存储器阵列布局。
已知对于给定的半导体材料而言，空穴的迁移率比电子低在p型 器件中，电流比在相同的半导体基底材料的n型器件中低。此外，已知 空穴的迁移率取决于该半导体材料的弹性应力/应变状态。通过所述半导 体材料晶格的弹性变形可以增强在该半导体中的空穴的迁移率。取决于 实际的半导体材料，可以施加拉伸或是压縮的应变状态(沿所述沟道的 方向)。
因此，在本发明的SONOS存储器件1中，为了增强所述空穴的迁 移率和提高p沟道4中的电流，对所述p沟道材料2的晶格施加应变。
在所述沟道区的弹性应变的引入可用各种方法实现，取决于将要制 造的特定非易失存储器件。
图5示出根据第一方法制造的SONOS存储器件1的剖面图。第一 种制造方法包括在源和漏区3中局部引入弹性变形。这种局部应变也影响所述P沟道的晶格。在这种第一方法中，首先通过沉积单独的层形成
覆盖层的叠层来限定所述电荷存储叠层5、 6、 7、 8。然后，执行光刻步 骤，将覆盖层的叠层图案化成分立的电荷存储叠层。在每个分立的叠层 5、 6、 7、 8的侧壁处形成间隔层9。然后在基底层2区中，可能在蚀刻 该基底层2之后生长外延SiGe层10。通过在所述层10生长期间改变 Ge的含量，调整该外延层10的顶部表面的晶格参数到达期望值。技术 人员已知在外延SiGe层生长期间调整所述晶格参数。通过调整所述SiGe 层10的晶格参数，改变该外延硅的晶格参数以引入弹性应变，或是压縮 或是拉伸。在所述外延SiGe层10中限定所述p型源和漏区3。如本领 域的技术人员所知，在源和漏区3的硅化(siliddation)之后，可以形成 与源和漏区3接触的钝化层(未示出)，并可以形成控制栅8。该钝化层 的厚度典型地在250-500纳米的范围内。
所述间隔层9的宽度在约30纳米至约100纳米之间。所述SiGe层 10的厚度在约20纳米至约100纳米之间。
图6示出根据第二方法制造的SONOS存储器件1的剖面图。第二 种制造方法包括在所述源和漏区3和p沟道区4中引入全局的弹性应变。
在衬底层12的硅表面上生长外延SiGe层13。在所述层13生长期 间，再次通过改变Ge的含量调整该外延层13的顶部表面的晶格参数到 达期望值。接下来在所述SiGe层13的顶部表面上生长n型外延硅的应 变基底层14。通过调整所述SiGe层13的晶格参数，改变所述应变外延 硅14的晶格参数以引入弹性应变，或是压縮或是拉伸。下一步，在所述 应变基底层14的顶部限定所述SONOS存储器件1。通过沉积单独的层 5、 6、 7、 8以形成覆盖层的叠层来限定电荷存储叠层5、 6、 7和控制栅 8。然后，执行光刻步骤，将覆盖层的叠层图案化成分立的电荷存储叠层。 在每个分立的电荷存储叠层5、 6、 7和控制栅8的侧壁处形成间隔层9。 然后在所述应变基底层2的区域中，与所述间隔层9相邻地限定所述源 和漏区3。随后，正如本领域的技术人员所知，可以形成钝化层(未示 出)，在其中可以形成源和漏区3接触(未示出)和控制栅8。
所述SiGe层13的厚度在约100纳米至约1微米之间。所述应变外 延硅层14的厚度在约5纳米至约20纳米之间，典型为10纳米。图7示出根据第三方法制造的SONOS存储器件1的剖面图。第三 种制造方法包括通过使用应力引入元件(应力衬里)，在所述源和漏区3 和p沟道区4中局部引入弹性应变，如下面解释的那样。
首先，形成如图3所描述的SONOS存储器件l。
然后，在随后的加工步骤中，在所述源和漏区3和包括所述电荷存 储叠层5、 6、 7的区域上方沉积应力衬里层15。可采用已知的光刻加工 技术将该应力衬里层图案化。而且，可以想到仅在所述源和漏区3或 者所述电荷存储叠层5、 6、 7的区域上方设置所述应力衬里层15。
所述应力衬里层15在所述SONOS存储器件1 (其一部分)上施加 应力，可以减小在所述p沟道区4和/或源和漏区3中的弹性应变。
在所述应力衬里层15中的应力的大小和符号是可以调整的取决 于在所述应力衬里15中的应力，在所述p沟道区4和/或源和漏区3中 可以产生拉伸或是压缩的应变。
所述应力衬里层15可包括氮化硅。可以通过低压化学汽相沉积工 艺(LPCVD)沉积氮化硅。已知，在所述应力衬里层15的氮化硅内的 应力可通过选择适当的沉积工艺参数在例如-1.0至1.0 GPa之间调整。
也可以想到通过适当选择具有合适的与生长相关的本征应力的应 力衬里材料(或多个材料)，实现所述应力衬里15的应力的调整。
所述应力衬里层15的厚度在约50-200纳米范围内。
由于有可能调整应力衬里的应力状态，第三方法可以提供为p型 SONOS存储器件(通过采用第一掩模)特定调整的第一应力衬里和为n 型非易失(SONOS)存储器件(通过采用第二掩模)特定调整的第二应 力衬里。因此，可以实现对在同一衬底上的p型沟道和n型沟道存储器 件中的电荷载流子的迁移率的特定调整。
如本领域的技术人员所知，在形成所述应力衬里层(或多个层)15 之后，可以形成钝化层(未示出)，其中形成与源和漏区3和控制栅8 的接触。
所述电荷存储叠层5、 6、 7可以包括二氧化硅或高K材料作为第一 和第二绝缘层5、 7。对于高K材料，可以采用例如，氧化铪H幻2、硅 酸铪Hf;SiLx02(0^^1)、硅酸铪氮化物(Hafnium-silicate-nitride)HfSiON、氧化铝AI203和氧化锆Zr02。所述电荷俘获层6可以是氮化硅。
在本领域已知适合于这些材料的沉积工艺以形成电荷存储叠层。
所述半导体基底层2、 14可以由硅或任何其它适合的半导体材料组成。
在进一步的实施例中，所述基底层2也可以包括n掺杂锗、具有高 K材料的绝缘层的第一和第二绝缘层5、 7，以及氮化硅层的电荷俘获层。 在这个实施例中，通过一个或更多应力衬里层，可以优选地实现所述源 和漏区3和/或p沟道区4的晶格的应变。
根据本发明的SONOS存储器件1可以被集成为存储器阵列，该存 储器阵列包括多个这种SONOS存储器件，或被设置为任何其它的半导 体电路器件。
权利要求
1.一种半导体衬底上的非易失存储器件(1)，包括半导体基底层(2)、电荷存储叠层(5、6、7)和控制栅(8)；基底层(2)包括源和漏区(3)、以及位于源和漏区(3)之间的载流沟道区(4)；电荷存储叠层(5、6、7)包括第一绝缘层(5)、电荷俘获层(6)和第二绝缘层(7)，第一绝缘层(5)位于载流沟道区(4)上，电荷俘获层(6)位于第一绝缘层(5)上，第二绝缘层(7)位于电荷俘获层(6)上；控制栅(8)位于电荷存储叠层(5、6、7)上方；电荷存储叠层(5、6、7)被设置成通过电荷载流子从载流沟道区(4)直接隧穿通过第一绝缘层(5)而在电荷俘获层(6)中俘获电荷，其中载流沟道区(4)是用于p型电荷载流子的p型沟道，以及载流沟道区(4)以及源和漏区(3)中至少一个的材料处于弹性应变状态。
2. 根据权利要求1的半导体衬底上的非易失存储器件(1)，其中所 述基底层(2)包括下部SiGe层(10; 13)。
3. 根据权利要求2的半导体衬底上的非易失存储器件(1)，其中所 述基底层(2)包括上部Si层(14)。
4. 根据权利要求2的半导体衬底上的非易失存储器件(1)，其中所 述源和漏区(3)位于下部SiGe层(10)中。
5. 根据权利要求3的半导体衬底上的非易失存储器件(3)，其中所 述源和漏区位于上部Si层(14)中。
6. 根据权利要求1的半导体衬底上的非易失存储器件(1)，其中所 述第一绝缘层(5)的材料包括二氧化硅和高K材料之一。
7. 根据权利要求1的半导体衬底上的非易失存储器件(1)，其中所 述第二绝缘层(7)的材料包括二氧化硅和高K材料之一。
8. 根据权利要求1的半导体衬底上的非易失存储器件(1)，其中所 述电荷俘获层(6)的材料包括氮化硅。
9. 根据权利要求1的半导体衬底上的非易失存储器件(1)，其中所 述基底层(2)由Si或Ge组成。
10. 根据权利要求1或7的半导体衬底上的非易失存储器件(1)，其 中所述非易失存储器件(1)包括应力衬里层(15)，该应力衬里层(15) 位于所述源和漏区(3)以及控制栅(8)中至少一个的顶部上。
11. 根据权利要求10的半导体衬底上的非易失存储器件(1)，其中 所述应力衬里层(15)是氮化硅层，其应力状态可在沉积期间调整。
12. 根据权利要求9的半导体衬底上的非易失存储器件(1)，其中所 述第一绝缘层(5)包括高K材料。
13. 根据前述权利要求中任一项的半导体衬底上的非易失存储器 (1)，其中高K材料包括氧化铪、硅酸铪、硅酸铪氮化物、氧化铝和氧化锆中之一。
14. 根据前述权利要求中任一项的半导体衬底上的非易失存储器件 (1)，其中在使用时，读取电压位于零电压和电源电压水平之间。
15. —种存储器阵列，包括根据权利要求前述权利要求任一项的至少 一个非易失存储器件(1)。
16. —种半导体器件，包括至少一个根据前述权利要求1-15中任一 项的非易失存储器件(1)。
17. —种制造半导体衬底上的非易失存储器件(1)的方法，该非易 失存储器件(1)包括基底层(2)、电荷存储叠层(5、 6、 7)、以及控制 栅(8);基底层(2)包括源和漏区(3)以及位于源和漏区(3)之间的 载流沟道区(4);电荷存储叠层(5、 6、 7)包括第一绝缘层(5)、电荷 俘获层(6)、以及第二绝缘层(7)，第一绝缘层(5)位于载流沟道区(4) 上，电荷俘获层(6)位于第一绝缘层(5)上，以及第二绝缘层(7)位 于电荷俘获层(6)上；控制栅(8)位于电荷存储叠层(5、 6、 7)上方； 电荷存储叠层(5、 6、 7)被设置成通过电荷载流子从载流沟道区 (4)直接隧穿通过第一绝缘层(5)而在电荷俘获层(6)中俘获电荷，其中所述方法包括产生p型电荷载流子的p型沟道作为载流沟道区(4)，以及 在载流沟道区(4)以及源和漏区(3)中至少一个的材料中产生弹性应变状态。
18. 根据权利要求17的方法，其中在载流沟道区(4)以及源和漏区 G)中至少一个的材料中产生弹性应变状态包括通过外延生长工艺来生长下部SiGe层(10; 13)。
19. 根据权利要求17的方法，其中在载流沟道区(4)以及源和漏区 (3)中至少一个的材料中产生弹性应变状态包括通过外延生长工艺来生长下部SiGe层(10; 13)和上部Si层(14)。
20. 根据权利要求18或19的方法，其中在源和漏区(3)中局部生 长下部SiGe层(10)，或者下部SiGe层(10)和上部Si层(14)。
21. 根据权利要求18或19的方法，其中在源和漏区(3)以及p型 沟道区(4)中全局地生长下部SiGe层(13)，或者下部SiGe层(13) 和上部Si层(14)。
22. 根据权利要求17的方法，其中在载流沟道区(4)以及源和漏区 (3)中至少一个的材料中产生弹性应变状态包括生长应力衬里层(15)。
23. 根据权利要求22的方法，其中沉积应力衬里层(15)使得应力 衬里层(15)实质上位于源和漏区(3)以及电荷存储叠层(5、 6、 7) 的上方。
24. 根据权利要求22—23中任一项的方法，其中所述应力衬里层包 括氮化硅层。
25. 根据权利要求22—24中任一项的方法，其中所述应力衬里层 (15)的应力状态可通过用于沉积应力衬里层(15)的沉积工艺的参数来控制。
26. 根据权利要求22 — 25中任一项的方法，其中通过使用第一掩模 选择性地沉积应力衬里层(15)，作为为p型非易失存储器件特定调整的 第一应力衬里。
27. 根据权利要求26的方法，其中通过使用第二掩模进一步选择性 地沉积应力衬里层(15)，作为为n型非易失存储器件特定调整的第二应 力衬里。
全文摘要
一种半导体衬底上的非易失存储器，包括半导体基底层、电荷存储叠层、以及控制栅；基底层包括源和漏区以及位于源和漏区之间的载流沟道区；电荷存储叠层包括第一绝缘层、电荷俘获层和第二绝缘层，第一绝缘层位于载流沟道区上，电荷俘获层位于第一绝缘层上，第二绝缘层位于电荷俘获层上；控制栅位于电荷存储叠层上方；电荷存储叠层被设置成通过电荷载流子从载流沟道区直接隧穿通过第一绝缘层而在电荷俘获层中俘获电荷，其中载流沟道区是用于p型电荷载流子的p型沟道，并且载流沟道区和/或源和漏区中的至少之一的材料处于弹性应变状态。
文档编号H01L29/10GK101563783SQ200680034861
公开日2009年10月21日 申请日期2006年9月13日 优先权日2005年9月23日
发明者巴勃罗·加西亚特洛, 罗伯图斯·T·F·范沙吉克, 迈克尔·斯洛特布曼 申请人:Nxp股份有限公司