Mos晶体管以及制造mos晶体管的方法

文档序号:7224601阅读:105来源:国知局
专利名称:Mos晶体管以及制造mos晶体管的方法
MOS晶体管以及制造MOS晶体管的方法背景技术在个人通信系统(GSM、 EDGE、 W-C丽A)的基站中,RF功率放大 器是关键的部件。对于这些功率放大器,目前,RF金属氧化物半导 体(MOS)晶体管是技术的优选,这是因为这些晶体管能够提供优良 的高功率性能、增益和线性。这些MOS晶体管不仅可以用在基站中, 还可以用在在雷达和广播应用中。广播应用比基站应用具有更高的功 率电平和更低的负载电阻。提高负载电阻的一个方法是通过启动高的 供电电压工作。更高供电电压和更高负载电阻的优点是在更高供电电 压下的输出电路匹配不再那么重要了。这产生了更可靠的电路(匹配 部件热量更小),以及功率为300W以上的放大器,这是市场所要求 的。广播应用中的这些匹配优点和功率优点还适用于基站应用。对于基站应用,带宽是重要的参数,对于超高频(UHF),需要 450MHz的典型带宽(工作范围为450-900MHz),而对于甚高频(VHF) 应用,带宽约为200腿z。 UHF值大约比基站应用中典型的W-C而A信 号大10倍。广播应用的另一个重要的参数是强度,其为MOS晶体管 在一定功率电平下承受不匹配条件的能力。广播应用中使用的MOS晶体管的强度要求比基站应用中的强度的标准要求更苛刻,这是因为 广播应用中使用的MOS晶体管应该能够承受在高功率电平的切换。为 了满足广播应用的这个更苛刻的强度要求,MOS晶体管中的横向击穿 电压应该比施加的最大漏极电压高出20%,其大约为供电电压的二 倍。在WO 2005/022645中,公开了一种LDMOS (横向扩散MOS)晶 体管,在半导体衬底上这种LDM0S,其包括通过横向扩散沟道区而相 互连接的源极区和漏极区,以及包括用于影响沟道区中的电子分布的 栅极电极。漏极区包括漏极接触区和漏极延伸区,该漏极延伸区在半 导体衬底中从漏极接触区向沟道区延伸。在栅极电极和漏极接触区之间提供了具有台阶形状的屏蔽层,其在漏极延伸区的一部分上延伸以 屏蔽栅极电极和漏极区的一部分。当在栅极和源极上施加O伏时,漏极到源极的电流大于特定(低)的值(例如每毫米栅极宽度0. OlmA),此时MOS晶体管的横向击穿 电压被定义为漏极电压。通常,在基站应用中使用的这种LDMOS晶体 管的横向击穿电压在32V的供电电压下约为70V到75V。然而,对于 在广播应用中使用的40V的较高供电电压的LDMOS晶体管而言,其横 向击穿电压应该大于88V,以提供广播应用所要求的强度。因此,已 知的LDMOS晶体管的缺点是其不能满足广播应用所需要的强度要求。发明内容本发明的目的是提供一种能满足广播应用强度要求的MOS晶体 管。根据本发明,该目的是通过提供如权利要求1所述的MOS晶体管 来实现的。根据本发明的MOS晶体管的屏蔽层是导电材料,其至少在漏极 延伸区的一部分上延伸。屏蔽层和漏极延伸区之间的距离在从栅极电 极朝向漏极接触区方向上增加,因此该屏蔽层以MOS晶体管的横向击穿电压被增大到一个电平的方式影响横向电场在漏极延伸区中的分 布,在该电平下,MOS晶体管可以满足供电电压比在基站应用中使用 的供电电压高的广播应用的强度要求。而且,看起来根据本发明的 MOS晶体管还可以满足广播应用的带宽要求。在根据本发明的MOS晶体管的实施例中,屏蔽层包括多个在漏 极延伸区上延伸的部分,这些部分基本上与漏极延伸区的上表面平 行,其中漏极延伸区和屏蔽层的第二部分之间的第二距离大于漏极延伸区和屏蔽层的第一部分之间的第一距离,屏蔽层的第一部分比第二 部分更接近栅极电极。该实施例能容易并且简单地制造根据本发明的 MOS晶体管。在根据本发明的MOS晶体管的另一实施例中,屏蔽层包括多个 堆叠的屏蔽子层,其中第二屏蔽子层在第一屏蔽子层上延伸,并且通 过隔离层与第一屏蔽子层分隔,以及其中第二屏蔽子层比第一屏蔽子层在漏极延伸区的更大部分上延伸。而且,第二屏蔽子层和漏极延伸 区之间的第二距离大于第一屏蔽子层和漏极延伸区之间的第一距离。 该实施例提供了更简单地制造根据本发明的MOS晶体管的方法。在根据本发明的MOS晶体管的实施例中,屏蔽层还在栅极电极的一部分上延伸。以此方式,保证了屏蔽层在漏极延伸区的与栅极电 极邻接的部分上延伸,而不会被确定屏蔽层相对于栅极电极的确切位 置的制造方法的精度所影响。在另一实施例中,屏蔽层还在源极区的一部分上延伸。这能够 提供屏蔽层的在源极区上延伸的部分上的电接触。在实施例中,MOS晶体管还包括衬底接触区,其与源极区邻接, 其中通过第一互连层,衬底接触区和源极区是电连接的。当屏蔽层在 源极区上延伸时,该实施例使衬底和源极区之间为低电阻电连接。在另一实施例中,屏蔽层与源极区电连接。这有利地降低了需 要施加到MOS晶体管的电压量。一种制造根据本发明的MOS晶体管的方法包括提供半导体衬底 区的步骤,在该半导体衬底区中提供了源极区、沟道区、漏极延伸区 和漏极接触区,其中漏极延伸区将漏极接触区和沟道区相互连接起 来,以及其中沟道区将漏极延伸区和源极区相互连接起来。该方法还 包括在半导体衬底区上形成栅极氧化层和在栅极氧化层的第一部分 上形成在沟道区上延伸的栅极电极的步骤。随后,在栅极氧化层的第 三部分上形成隔离区,其在漏极延伸区的一部分上延伸。栅极氧化层 的第三部分通过栅极氧化层的第二部分与栅极氧化层的第一部分分 隔,隔离区具有在从栅极电极朝向漏极接触区的方向上增加的厚度。 然后,形成导电材料的屏蔽层,其在栅极氧化层的第二部分的至少一 部分上和隔离区的至少一部分上延伸。该方法有利地形成了具有在屏 蔽层和漏极延伸区之间的增大距离的MOS晶体管,该增大距离是由隔 离区提供的,该隔离区具有在从栅极电极朝向漏极接触区的方向上增 加的厚度。


参考附图,将对本发明的这些方面和其它方面进行进一步的阐明和描述,其中图1示出了根据现有技术的LDMOS晶体管的示意截面图;图2示出了根据本发明实施例的L顧OS晶体管的示意截面图;图3示出了沿在最大供电电压和恒定栅极电压下的漏极延伸区中的衬底区的表面的电场分布;图4-7示出了根据本发明实施例的LDMOS晶体管的示意截面图; 图8A-C示出了描述制造根据本发明实施例的LDMOS晶体管的另一方法的示意截面图;以及图9示出了描述制造根据本发明实施例的LDMOS晶体管的另一 方法的示意截面图。
具体实施方式
附图不是按比例绘制的。通常,在附图中相同的部件是由相同 的标号表示的。图1图示了根据现有技术的传统L画OS晶体管99的截面图。 LDMOS晶体管99包括衬底22和外延衬底区2,它们均是半导体材料 的,在这种情况下为p型硅。L匿OS晶体管99还包括在p型沟道区4 上延伸的硅化物多晶硅栅极电极10、通过p型沟道区4而相互连接 的n型源极区3和n型漏极延伸区7以及与漏极延伸区7邻接的n 型漏极接触区6。在外延衬底区2中提供沟道区4、源极区3、漏极 延伸区7和漏极接触区6。在该示例中,沟道区4是环绕源极区3的 横向扩散的P型区,因此该示例提供了 LDMOS类型的MOS晶体管。邻 接源极区3,提供了 p型衬底接触区23,其与衬底22电连接。而且, 在该示例中,通过第一互连层24 (例如,金属硅化物层),源极区3 和衬底接触区23互相电连接。应该注意,还可以应用标准的互连通 孔和金属层来互连源极区3和衬底接触区23。在该示例中,还在漏 极接触区6的一部分上提供了第一互连层24。栅极电极10通过栅极 氧化层18与外延衬底区2隔离,例如栅极氧化层18包括热生长的二 氧化硅。n型漏极延伸区7使得L薩OS晶体管99能在高电压下工作,以 及在n型漏极接触区6上提供与互连结构的电接触(未示出)。漏极 延伸区7具有比漏极接触区6低的掺杂浓度,并且被优化以达到 LDMOS晶体管99的最大输出功率。漏极延伸区7可包括第一漏极延 伸子区和第二漏极延伸子区(未示出),所述子区是相对较低掺杂的 n型区。根据现有技术的L羅OS晶体管99还包括屏蔽层ll,其充当虚拟 栅极电极,并且在寿命和RF性能之间给出了良好的折衷。屏蔽层ll 包括导电材料,诸如钨、硅化物或高掺杂硅。在这种情况下,屏蔽层 11在栅极电极10的一部分上延伸,而屏蔽层11的第一部分31在漏 极延伸区7的一部分上延伸。屏蔽层11通过隔离层14与栅极电极 IO电隔离,例如隔离层14包括等离子氧化物。在这种情况下,屏蔽 层11的第一部分31通过栅极氧化层18和隔离层14与外延衬底区2 隔离,并因此与漏极延伸区7隔离。图2图示了根据本发明的L画OS晶体管1的第一实施例的截面 图。L羅OS晶体管1 (与现有技术的L画OS晶体管99类似)包括衬底 22、外延衬底区2、栅极电极10、屏蔽层11 (其第一部分31在漏极 延伸区7的一部分上延伸)、隔离区14、沟道区4、衬底接触区23、 源极区3、漏极接触区6和第一互连层24。在该示例中,如在现有技 术的情况下,沟道区4是横向扩散的,因此MOS晶体管1是LDMOS 类型的。应该注意,漏极延伸区7可以仅包括一种掺杂浓度或多个不 同类型的掺杂浓度,例如第一漏极延伸子区和第二漏极延伸子区(未 示出)。根据本发明的L函OS晶体管1和现有技术的L函OS晶体管 99的主要区别是LDMOS晶体管1的屏蔽层11包括第二部分32和第 三部分33 (在这种情况下),每个部分均在漏极延伸区7的另一部 分上延伸,并且基本上与漏极延伸区7的上表面平行。而且,第二部 分32和漏极延伸区7之间的距离大于第一部分31和漏极延伸区7 之间的距离,第三部分33和漏极延伸区7之间的距离大于第二部分 32和漏极延伸区7之间的距离。而且,第一部分31比第二部分32 更接近栅极电极10,依次,第二部分32比第三部分33更接近栅极电极10。屏蔽层11的第二部分32和第三部分33影响了漏极延伸区 7中的横向电场,从而相对于现有技术的仅包括第一部分31的屏蔽 层ll,横向击穿电压增大。应该注意,在屏蔽层11仅包括第一部分 31和第二部分32的情况下,横向击穿电压也增大,但是已经发现将 第三部分33加到屏蔽层11会进一步增大横向击穿电压。将第四部分 增加到屏蔽层11 (第四部分与第三部分邻接,第四部分和漏极延伸 区7之间的距离大于第三部分33和漏极延伸区7之间的距离)将导 致横向击穿电压的较小增大。因此,当需要进一步(较小的)改进时, 可将第四部分加到屏蔽层11,然而,可以选择具有三部分31, 32, 33的实施例来作为横向击穿电压的足够增大和提供第四部分的额外 工艺步骤的花费之间折衷。可电连接屏蔽层11 (未示出),以使得将电压施加到屏蔽层11。 施加到屏蔽层11的电压增加了影响漏极延伸区7中的横向电场的自 由度,这优化了 L画OS晶体管1的横向击穿电压。可选地,例如通过 通孔接触,屏蔽层11可电连接至源极区3 (未示出),从而降低施 加到LDMOS晶体管1的电压量。而且,屏蔽层11的第三部分33还可以在漏极接触区6上部分 地延伸。然而,在屏蔽层11与源极区3电接触并且需要较低的源极-漏极电容的情况下,第三部分33优选地不在漏极接触区6上延伸。在实际的示例中,第一部分31、第二部分32、第三部分33与 漏极延伸区7的上表面之间的距离分别为200nm、 400讓和600nm, 每个部分在漏极延伸区7上延伸500nm。图3示出了 LDMOS晶体管1和现有技术的LDMOS晶体管99的漏 极延伸区7中的电场分布,其中示出了在恒定栅极电压和最大供电电 压下测量的在沟道区3和漏极延伸区7中的外延衬底区2的表面的作 为与源极区3的距离X的函数的横向电场E。虚曲线I表示现有技术 的L画OS晶体管99的电场分布,曲线II表示LDMOS晶体管1的电场 分布。L匿OS晶体管1的横向电场E显示出了第一峰值A,和第二峰 值B'。横向电场E的第一峰值A'位于接近沟道区4和漏极延伸区7 邻接的位置,而横向电场E的第二峰值B'位于接近屏蔽层ll的第一9邻近的位置。类似地,现有技术的LDMOS晶体 管99的横向电场E显示出了第一峰值A和第二峰值B,其分别位于 接近LDMOS晶体管1的第一峰值A,和第二峰值B'。 L画OS晶体管1 的横向电场的第二峰值B,比L画OS晶体管99的横向电场的第二峰值 B具有更低的值。而且,L匿OS晶体管1的电场在第二峰值B,和漏极 接触区6之间的区域中示出了比LDMOS晶体管99的电场在第二峰值 B和漏极接触区6之间的区域中的更小变化。因此,第二部分32和 第三部分33产生了值较低的第二峰值B,,以及在漏极延伸区7中产 生了恒定的电场分布。对于L画OS晶体管1的横向击穿电压,漏极延 伸区7中的横向电场的这两个变化是有利的,并且这两个变化将导致 LDMOS晶体管1的横向击穿电压的增大。实际上,己经发现如图2所示的LDMOS晶体管显示了可增大到 约为100V的值的横向击穿电压,从而,满足了广播应用的强度要求 并且使得LDMOS晶体管能在40V供电电压下操作,这进一步简化了电 路匹配并且增大了放大器应用的功率范围。而且,已经发现,带宽远 远高于UHF广播应用所需要的450腿z。在基站应用中采用L顧OS晶体管1对于横向击穿电压也是有利的,并因此提高了强度。然而,基 站应用中的改进小于广播应用中的改进,这是因为漏极延伸区7的长 度(被定义为漏极接触区6和沟道区4之间的距离)在基站应用中较 小。还发现,50V的供电电压满足了 VHF广播应用的需要。图4图示了根据本发明的L簡OS晶体管1的另一实施例的截面 图。在该实施例中,由倾斜部分41来代替屏蔽层11的第一部分31, 其中倾斜部分41和漏极延伸区7之间的距离在从栅极电极IO朝向漏 极接触区6的方向上线性地增大。该实施例最佳地影响了漏极延伸区 7中的横向电场,以便相对于现有技术的屏蔽层,获得了横向击穿电 压的更大增加。另外,如图5所示,可增加末端部分42以进一步改 进漏极延伸区7中的横向电场的分布。图6图示了根据本发明的L函OS晶体管1的另一实施例的截面 图。在该实施例中,L腿OS晶体管1的屏蔽层11包括多个屏蔽子层, 在这种情况下为第一屏蔽子层51、第二屏蔽子层52和第三屏蔽子层53。在这种情况下,屏蔽子层51, 52, 53部分地在栅极电极IO上延 伸。第一屏蔽子层51通过第一隔离层61与栅极电极10和漏极延伸 区7电隔离,第二屏蔽子层52通过第二隔离层62与第一屏蔽子层 51电隔离,以及第三屏蔽子层53通过第三隔离层63与第二屏蔽子 层52电隔离。为了增大横向击穿电压,屏蔽子层51, 52, 53分别包 括末端部分71, 72, 73,它们在漏极延伸区7上延伸,并且基本上 与漏极延伸区7的上表面平行。第一屏蔽子层51的末端部分71和漏 极延伸区7之间的距离小于第二屏蔽子层52的末端部分72和漏极延 伸区7之间的距离,以及第二屏蔽子层52的末端部分72和漏极延伸 区7之间的距离小于第三屏蔽子层53的末端部分73和漏极延伸区7 之间的距离。而且,第三屏蔽子层53的末端部分73比第二屏蔽子层 52的末端部分72更远离栅极电极10,而更接近漏极接触区6,第二 屏蔽子层52的末端部分72比第一屏蔽子层51的末端部分71更远离 栅极电极IO,而更接近漏极接触区6。同前述实施例一样,该实施例也可获得横向击穿电压的类似改进。图7示出了根据本发明的L画OS晶体管1的另一实施例的截面 图。在该实施例中,屏蔽子层51, 52, 53在栅极电极10上、至少部 分地在源极区3上和在漏极延伸区7上延伸。而且,源极区3和衬底 接触区23通过第一互连层24而相互电连接。可在图7的横截面的平 面外面的位置上进行与第一互连层24的接触。将源极区3和衬底接 触区23互连的方式使得第一屏蔽层接触91、第二屏蔽层接触92和 第三屏蔽层接触93分别电连接至第一屏蔽子层5K第二屏蔽子层52 和第三屏蔽子层53。第一、第二和第三屏蔽子层接触91、 92、 93提 供了将电压分别施加到第一、第二和第三屏蔽子层51、 52和53的可 能性,从而最佳影响了漏极延伸区7中的横向电场的分布,并且进一 步增大了横向击穿电压。可选地,第一、第二和第三屏蔽层接触91、 92和93与第一互 连层24电接触,从而降低了必须被施加到LDMOS晶体管1的电压量。应该注意,屏蔽层11还可具有其它有利的形状,例如与现有技 术W0 2005/022645的台阶结构结合,改进了 LDM0S晶体管1的电流容量和导通电阻。图8A-C示出了图示说明制造根据本发明实施例的M0S晶体管的 方法的截面图。图8A示出了 LDMOS晶体管1的截面图,LDMOS晶体 管1是采用传统方法制造起来的,并且包括栅极电极10, L匿OS晶体 管1尤其包括了栅极氧化层18、漏极延伸区7和漏极接触区6。然后, 如图8B所示,通过传统的沉积、光刻和刻蚀技术在栅极氧化层18 的一部分上形成阶梯隔离区121,其在漏极延伸区7上延伸。阶梯隔 离区121包括第一隔离区121a和第二隔离区121b,其中第二隔离区 121b的厚度大于第一隔离区121a的厚度。邻接的第一和第二隔离区 121a、 121b包括电隔离材料,诸如二氧化硅。因此,如图8C所示, 沉积隔离层14,并且形成屏蔽层11,屏蔽层11在第一隔离区121a 上和至少在第二隔离区121b的一部分上延伸。阶梯隔离区121 (包 括第一和第二隔离区121a、 121b)提供了屏蔽层11和漏极延伸区7 之间的距离,该距离在从栅极电极IO朝向漏极接触区6的方向上增 加。应该注意,阶梯隔离区121可包括具有增大厚度的其他隔离区。还可在工艺的较早阶段中制造阶梯隔离区121,例如在栅极氧化 层18形成之前。可以应用标准的光刻、氧化生长和刻蚀技术来形成 在漏极延伸区7上延伸的阶梯隔离区121。可选地,如图9所示,可通过实施已知的刻蚀方法来制造倾斜 隔离区131,其厚度在远离栅极电极IO的方向上增加,该刻蚀方法 提供了锥形侧壁132。锥形侧壁132的斜度尤其取决于刻蚀期间覆盖 侧壁132的抗蚀剂和聚合物,以及取决于后续的炉烘固化参数,诸如 温度和时间。总之,本发明的晶体管包括栅极电极、沟道区、漏极接触区和 将沟道区和漏极接触区相互连接起来的漏极延伸区。MOS晶体管还包 括在漏极延伸区上延伸的屏蔽层,其中屏蔽层和漏极延伸区之间的距 离在从栅极电极朝向漏极接触区的方向上增加。以此方式,MOS晶体 管的横向击穿电压被增大到一个电平,在该电平MOS晶体管可满足供电电压高于在基站应用中所使用的供电电压的广播应用的强度要求。 应该注意,上面提到的实施例描述了,而不是限制了本发明,在不脱离所附权利要求范围的情况下,所属领域的技术人员将能设计 出很多可选的实施例。在权利要求中,位于括号之间的任何参考标号 不应该被理解为对权利要求的限制。词语"包括"不排除除了在权利 要求中所列举的元素和步骤之外的其它元素和步骤的存在。元素前面 的词语"一个"或"一种"不排除多个这种元素的存在。
权利要求
1.一种MOS晶体管(1),其包括半导体衬底区(2),在半导体衬底区(2)中提供了源极区(3)、沟道区(4)、漏极延伸区(7)和漏极接触区(6),其中漏极延伸区(7)将漏极接触区(6)和沟道区(4)相互连接起来,以及其中沟道区(4)将漏极延伸区(7)和源极区(3)相互连接起来,MOS晶体管(1)还包括在沟道区(4)上延伸的栅极电极(10)和在漏极延伸区(7)的至少一部分上延伸的导电材料的屏蔽层(11),其中屏蔽层(11)和漏极延伸区(7)之间的距离在从栅极电极(10)朝向漏极接触区(6)的方向上增大。
2. 如权利要求1所述的M0S晶体管(1),其中所述屏蔽层(11) 包括多个在所述漏极延伸区(7)上延伸并且基本上与所述漏极延伸 区(7)的上表面平行的部分,其中所述漏极延伸区(7)和所述屏蔽 层(11)的第二部分之间的第二距离大于所述漏极延伸区(7)和所 述屏蔽层(11)的第一部分之间的第一距离,所述屏蔽层的第一部分 比所述的屏蔽层的第二部分更接近所述栅极电极(10)。
3. 如权利要求1所述的M0S晶体管(1),其中所述屏蔽层(11) 包括多个堆叠的屏蔽子层(51, 52, 53),其中第二屏蔽子层(52, 53)在第一屏蔽子层(51, 52)上延伸,并且通过隔离层(62, 63) 与第一屏蔽子层(51, 52)分隔,以及其中第二屏蔽子层(52, 53) 比第一屏蔽子层(51, 52)在所述漏极延伸区(7)的更大部分上延 伸,以及其中第二屏蔽子层(52, 53)和所述漏极延伸区(7)之间 的第二距离大于第一屏蔽子层(51, 52)和所述漏极延伸区(7)之 间的第一距离。
4. 如权利要求1所述的M0S晶体管(1),其中所述屏蔽层(11) 还在所述栅极电极(10)的一部分上延伸。
5. 如权利要求4所述的M0S晶体管(1),其中所述屏蔽层(ll) 还在所述源极区(3)的一部分上延伸。
6. 如权利要求5所述的M0S晶体管(1),所述MOS晶体管(1) 还包括与所述源极区(3)邻接的衬底接触区(23),其中所述衬底 接触区(23)和所述源极区(3)通过第一互连层(24)电连接。
7. 如前述权利要求的任一权利要求所述的MOS晶体管(1), 其中所述屏蔽层(11)与所述源极区(3)电连接。
8. —种制造如权利要求1所述的MOS晶体管(1)的方法,其 包括提供半导体衬底区(2)的步骤,在该半导体衬底区中提供了源 极区(3)、沟道区(4)、漏极延伸区(7)和漏极接触区(6),其 中所述漏极延伸区(7)将所述漏极接触区(6)和所述沟道区(4) 相互连接起来,以及其中所述沟道区(4)将所述漏极延伸区(7)和 所述源极区(3)相互连接起来,该方法还包括以下步骤在所述半导体衬底区(2)上形成栅极氧化层(18), 在所述栅极氧化层(18)的第一部分上形成在所述沟道区(4) 上延伸的栅极电极(10),在所述栅极氧化层(18)的第三部分上形成在所述漏极延伸区 (7)的一部分上延伸的隔离区(121, 131),所述栅极氧化层(18) 的第三部分通过所述栅极氧化层(18)的第二部分与所述栅极氧化层 (18)的第一部分分隔,以及其中所述隔离区(121, 131)的厚度在 从所述栅极电极(10)朝向所述漏极接触区(6)的方向上增大,以 及形成导电材料的屏蔽层Ul),其至少在所述栅极氧化层(18) 的第二部分的一部分上和至少在所述隔离区(121, 131)的一部分上 延伸。
全文摘要
本发明的MOS晶体管(1)包括栅极电极(10)、沟道区(4)、漏极接触区(6)和将沟道区(4)和漏极接触区(6)相互连接起来的漏极延伸区(7)。MOS晶体管(1)还包括屏蔽层(11),其在漏极延伸区(7)上延伸,其中屏蔽层(11)和漏极延伸区(7)之间的距离在从栅极电极(10)朝向漏极接触区(6)的方向上增大。以此方式,MOS晶体管(1)的横向击穿电压被增加到一定的电平,在该电平MOS晶体管(1)可满足针对比基站应用中的供电电压高的广播应用的强度要求。
文档编号H01L21/336GK101326643SQ200680046578
公开日2008年12月17日 申请日期2006年12月12日 优先权日2005年12月14日
发明者斯蒂芬·约·塞西尔·亨利·特厄乌文, 约斯·克拉佩, 约翰内斯·阿德里安努斯·马里亚·德博特 申请人:Nxp股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1