专利名称：具有阻挡来自外围电路的光的不透明层的成像仪装置及其制作方法
技术领域：
本发明通常涉及具有其上形成有成像仪装置的集成电路，和制作所述集成电路 的方法。
背景技术：
固态成像仪电路小片(例如CMOS成像仪电路小片)通常在单个芯片上的像素 单元阵列中含有数千个像素单元。像素单元将辐射能转换成电信号，然后电信号可由 例如处理器的电子装置存储和再调用。所存储的电信号可被再调用以在例如计算机屏 幕或可印刷媒体上产生图像。
实例性CMOS成像电路、其处理步骤和对成像电路中各种CMOS元件的功能的 详细说明描述于例如美国专利第6,140,630; 6,376,868; 6,310,366; 6,326,652; 6,204,524; 6,333,205号中，所述专利的每一者皆让予美光科技公司(Micron Technology, Inc)。 前述专利的每一者的揭示内容以全文引用的方式并入本文中。
图1图解说明常规集成电路10的框图。所述集成电路包含其上包含有成像仪装 置8的电路小片12;如所图解说明且针对实例性论述，所述成像仪装置是CMOS装 置8。成像仪装置8具有像素单元阵列14，其包括以预定数目的列和行布置的多个像 素单元。由行选择线同时全部接通像素单元阵列14中的每一行的像素单元，且由相 应列选择线选择性地输出每一列的像素单元。为整个像素单元阵列14提供多个行线 和列线。行驱动器1响应于行地址解码器2按顺序有选择地启动行线且列驱动器3响 应于列地址解码器4按每一行启动的顺序有选择地启动列选择线。成像仪装置8由控 制电路5操作，控制电路5控制用于为像素单元读出选择合适行线和列线的地址解码 器2、 4以及将驱动电压施加到选定的行线和列线的驱动晶体管的行和列驱动器电路 1、 3。
像素单元输出信号通常包含当重置电荷存储节点时从电荷存储节点获得的像素 重置信号Vw和在将由图像产生的电荷转移到存储节点后从所述节点获得的像素图像
信号V— Vw和Vsig信号由取样和保持电路6读取，且由差分放大器7相减，从而
产生每一像素单元的差信号(VKt-Vsig)，其表示照射到像素单元上的辐射能的量。 模拟数字转换器9对信号差进行数字化。然后，将经数字化的信号差馈送到图像处理 器11以形成并输出数字图像。另外，如图1中所描绘，成像仪装置8组件可全部包 含在单个电路小片12上以形成集成电路10或所述组件可集成在多个电路小片上。集 成电路10可包含于许多图像捕获和/或再现应用中，包含但不限于传感器、照相机、 个人数字助理(PDA)、扫描仪、传真机和复印机。
在图像捕获期间朝向像素单元阵列14引导的辐射能也冲击成像仪装置8的外围
电路，从而可干扰正常图像捕获。例如，辐射能可冲击行驱动器l、解码器2、 4、模 拟数字转换器9、图像处理器ll、定时和控制电路5和/或列驱动器3的电路，例如 晶体管和电容器(未显示)。外围电路通常包括晶体管、电容器和其它在曝光于变化 量的辐射能时易受噪声影响的组件。此可导致例如列条带效应的图像假影，从而使成 像仪装置性能显著降级。
因此，期望并需要一种固态成像仪装置，其消除或减少冲击成像仪装置的外围 电路的辐射能的量，由此降低图像中噪声的量并导致更好的图像质量。
发明内容
本发明的实例性实施例提供其上形成有固态成像仪装置的集成电路，其中阻光 材料层形成于与所述成像仪装置相关联的外围电路上以消除或减少冲击所述外围电 路的辐射能的量。本发明还涉及制作所述集成电路的方法。
根据参考附图提供的以下详细说明，将更清楚地理解本发明的上述特征和优点， 在附图中
图1图解说明具有成像仪装置的常规集成电路的框图2图解说明根据本发明的实例性实施例构造的集成电路的框图3图解说明图2集成电路的部分剖视图4-6图解说明制造图2集成电路的实例性方法的部分剖视图7图解说明根据本发明的第二实例性实施例构造的集成电路的部分剖视图8图解说明根据本发明的第三实例性实施例构造的集成电路的部分剖视图9图解说明根据本发明的第四实例性实施例构造的集成电路的框图10图解说明根据本发明的第五实例性实施例构造的集成电路的框图11图解说明根据本发明的第六实例性实施例构造的集成电路的部分剖视和
图12是根据本发明的实例性实施例并入有图2集成电路的处理器系统的框图。
具体实施例方式
在以下详细说明中，参考附图，所述附图形成本文的一部分且以说明方式显示 可实践本发明的具体实施例。充分详细描述这些实施例以使所属领域的技术人员能够 实施本发明，且应了解可利用其它实施例，且可在不脱离本发明的精神和范围的情况 下作出结构、逻辑和电改变。所描述处理步骤的进程对于本发明的实施例来说是实例 性的；然而，步骤的序列并不限于本文所陈述的序列，且可如此项技术中已知的那样 而改变，除了必须以特定次序发生的步骤以外。
术语"晶片"、"电路小片"和"衬底"应理解为基于半导体的材料，包含硅、
绝缘体上硅(SOI)或蓝宝石上硅(SOS)技术、掺杂和未掺杂半导体、由基底半导
体基础支撑的硅的外延层，以及其它半导体结构。此外，当以下说明中引用"晶片"、 "电路小片"和"衬底"时，可能己利用先前工艺步骤在基底半导体结构或基础中或 其上形成了区或结。另外，半导体无需基于硅，而是可基于硅-锗、绝缘体上硅、蓝 宝石上硅、锗或砷化镓，或其它半导体材料。
术语"像素单元"指图片元素单位单元，其含有光传感器和其它用于将辐射能 转换成电信号并提供像素单元输出的装置。出于说明的目的，在本文的图式和说明中 图解说明代表性像素单元的多个部分，且通常将以类似方式同时进行成像仪阵列中所
有成像仪像素单元的制造。尽管以下针对CMOS成像仪装置来论述本发明的实例性 实施例，但本发明并非限于此，且本发明可应用于具有成像像素单元阵列的任何固态 成像仪。
术语"不透明材料"或"大致不透明材料"指能够大致阻挡辐射能且尤其是光 通过的材料层。
现在参照图式，其中相同参考编号指代相同元件，图2图解说明根据本发明的 实施例构造的集成电路100的实施例。具体而言，图2图解说明具有形成于电路小片 125上的CMOS成像仪装置180的集成电路100。成像仪装置180包含像素单元阵列 145和外围读出电路122，所述外围读出电路122包含行驱动器110、列驱动器130、 行解码器120、列解码器140、定时和控制电路150、模拟数字转换器190、取样和保 持电路160、放大器170和图像处理器114。
明显地，图2集成电路100包含形成于外围电路122上的大致不透明材料层124。 材料层124耦合到形成围绕外围电路122的周边的第一框架116和形成围绕像素单元 阵列145的周边的第二框架118。所图解说明的第一和第二框架116、 118经形成以 使第二框架118形成于第一框架116的周边内。材料层124保护外围电路122免受辐 射能的照射，同时允许辐射能冲击像素单元阵列145。材料层124可通过保护外围电 路122的各种组件的晶体管和电容器(未显示)免受辐射能来减少像素单元读出期间 的噪声。材料层124可由任何大致不透明材料形成，包含但不限于负性光致抗蚀剂。
图3图解说明图2集成电路100的部分剖视图。如所图解说明，集成电路100 具有形成于外围电路122上的大致不透明材料层124，其防止辐射能冲击外围电路 122，从而导致读出过程期间的噪声减少及图像假影(例如，列条带效应)的消除或 减少。图3还图解说明具有微透镜141阵列的像素单元阵列145的部分剖视图，微透 镜141将辐射能引导到形成于电路小片125上的外延层121中的相应光致反应区域 147。所图解说明的微透镜141形成于平坦化层191上，所述平坦化层191形成于滤 色片阵列U7和其它常规介电和电极材料层120a、 120b、 120c、 120d上。
在像素单元阵列(例如，像素单元阵列145)中通常使用滤色片阵列(例如，滤 色片阵列117)以允许特定波长范围(对应于特定颜色)内的辐射能到达像素单元。 例如，滤色片阵列包含滤波器，其允许与红色、蓝色或绿色(RBG)色彩相关联的光 的波长产生对应的红色、蓝色或绿色像素单元。但是其它滤色片阵列允许与青色、洋
红色和黄色(CMY)色彩相关联的光的波长产生对应的青色、洋红色和黄色像素单 元。
图3材料层124耦合到第一和第二框架116、 118，所述第一和第二框架形成为 平坦化层191上的台面。所图解说明的材料层124仅形成于外围电路122上，由此允 许辐射能冲击微透镜141。尽管图解说明为形成于与微透镜阵列141相同材料层(即， 平坦化层191)上，但材料层124和第一及第二框架116、 118并非限于所图解说明 的实施例，且可形成于集成电路100的其它材料层上，如以下关于图6-8进一步所论 述。
图4-6图解说明制造图2集成电路100的实例性方法。如图4中所图解说明，中 间结构100a包含其上形成有外延层121的电路小片125。光致反应区域147和外围 电路122与外延层121关联地形成。平坦化层191形成于滤色片阵列117和其它材料 层120a、 120b、 120c、 120d上，滤色片阵列117和其它材料层120a、 120b、 120c、 120d形成于外延层121上。尽管将光致反应区域147和外围电路122图解说明为分 别形成于外延层121内和其上，但此仅是实例性的且不打算以任何方式进行限制。
在平坦化层191上图案化前驱物块141a。前驱物块141a可是适合直接光刻图案 化的充足厚度的任何材料(例如通常为光致抗蚀剂或具体而言为通常在形成微透镜 (例如，图3的微透镜阵列141)中使用的材料)。例如，前驱物块Mla可由选自 由以下材料组成的群组的材料形成聚甲基丙烯酸甲酯、聚碳酸酯、聚烯烃、乙酸丁 酸纤维素、或聚苯乙烯；聚酰亚胺；例如环氧树脂等热固性树脂；感光明胶；或例如 丙烯酸酯、甲基丙烯酸酯、氨基甲酸酯丙烯酸酯、环氧丙烯酸酯或聚酯丙烯酸酯等辐 射可固化酯。
可用UV光有选择地处理经图案化以形成第一和第二框架116、 118(例如，图2) 的前驱物块141a以使其较少受到如以下关于图5所论述的后续回流工艺的影响。通 过遮罩155有选择地保护在光致反应区域147上图案化的前驱物块141a免受UV光。
图5图解说明在光致反应区域147上图案化且不用UV光处理的前驱物块141a 经回流以形成微透镜141阵列。负性光致抗蚀剂层124a形成于中间结构100a上。在 材料层124a的选定部分上(例如，在像素单元阵列145上)提供遮罩155，所述选 定部分上不需要材料层124 (图3)。将UV光引导到负性光致抗蚀剂上以使曝光于 光的负性光致抗蚀剂交联，且变成不可溶于显影剂。
图6图解说明移除遮罩并随后将中间结构100a(图5)曝光于显影剂(未显示)。 显影剂腐蚀光致抗蚀剂124a (图5)未曝光于UV光(即，未交联)的部分，但光致 抗蚀剂124a (图5)先前经适当交联的部分仍保持为材料层124。
产生第一和第二框架116、 118允许在这些区域中形成材料层124的较薄部分 124p;材料层124的较薄部分124p比位于第一与第二框架116、 U8之间的中间部分 124m需要较少地曝光于UV光以适当交联。例如，材料层124的较薄部分124p可具 有约0.5pm的厚度且材料层124的中间部分124m可具有约lpm或更大的厚度。在 光致抗蚀剂124a的处理期间(图5)，较薄部分124p可能需要约200mJ的曝光量以
适当交联光致抗蚀剂124a (图5)。另一方面，中间部分124m可能需要约1600mJ 的曝光量来适当交联。1600mJ的曝光量将显著减少曝光工具的生产产量且增加装置 成本。其也可导致材料出气和曝光工具损坏。最后，像这样的高曝光量可导致杂散光 的增加的水平且致使有效阵列区域中的光致抗蚀剂残留问题，而此可负面地影响成像 仪的性能。
另外，第一和第二框架116、 118防止显影剂腐蚀光致抗蚀剂124a(图5)的中间 部分124m。由于UV光穿入光致抗蚀剂124a (图5)的顶表面124s的深度可能不足 以到达中间部分124m的可能性，因此任何未适当交联的光致抗蚀剂124a(图5)将可 能局限于中间部分124m中。因此，第一和第二框架116、 118充当使用显影剂的随 后工艺的势垒。只要材料层124的顶表面以及材料层124在第一及第二框架116、 118 上方的较薄部分124p曝光于充足的UV剂量以充分交联，便可形成高质量的材料层 124以阻挡光冲击外围电路122。
尽管将图6材料层124描述为在材料层124的较薄部分124p处具有0.5nm的厚 度且在材料层124的中间部分124m处具有lpm的厚度，但并非打算以任何方式进行 限制。例如，取决于应用，较薄部分124p可大于或小于0.5pm,且中间部分124m可 类似地大于或小于l(im。类似地，取决于所需材料层124的厚度和它的曝光敏感度， 光致抗蚀剂124a (图5)对UV光的曝光剂量可大于或小于200mJ。
应注意尽管在横截面图解中将第一和第二框架116、 118图解说明为具有大致矩 形形状，但并非打算进行限制。例如，取决于像素单元阵列145和外围电路122的面 积，第一和第二框架可具有大致半椭圆形、大致半圆形、或大致梯形形状(如果需要)。
还应注意用UV处理前驱物块141a (如以上关于图4所论述)是可选的，且并 不打算进行限制。例如，经图案化以产生第一和第二框架116、 118 (图6)的前驱物 块141a(图4)可连同经图案化以形成微透镜141阵列(图6)的前驱物块141a (图4) 一起回流，以便第一和第二框架116、 118 (图6)经形成以具有半圆形形状(例如， 图11)。
应进一步注意第一和第二框架116、 118未必由与微透镜141阵列相同的材料形 成。例如，第一和第二框架116、 118可由正性或负性抗蚀剂材料或任何其它材料形 成。
图7图解说明根据本发明的第二实施例构造的集成电路200的部分剖视图，其 中第一和第二框架216、 218形成为滤色片阵列217的台面。第一和第二框架216、 218通过以下步骤形成提供滤色片阵列前驱物层，且在前驱物层中形成沟槽，由此 产生形成第一和第二框架216、 218的对应台面。平坦化层191有选择地形成于滤色 片阵列217上以使平坦化层191形成于在滤色片阵列前驱物层中所形成的沟槽内(即， 不在形成第一和第二框架216、 218的台面上)。微透镜阵列141形成于平坦化层191 上。材料层124以以上关于图5和6所论述的大致类似方式形成于第一和第二框架 216、 218上且形成于第一与第二框架116、 118之间。
图8图解说明根据本发明的第三实施例构造的集成电路300的部分剖视图，其
中第一和第二框架316、 318形成为平坦化层391的台面。第一和第二框架316、 318 可通过以下步骤形成形成平坦化前驱物层，且在平坦化前驱物层内蚀刻沟槽，由此 产生形成第一和第二框架316、 318的对应台面。图8图解说明形成于平坦化层391 下方的滤色片阵列317。微透镜阵列141随后形成于平坦化层391上。材料层124以 以上关于图5和6所论述的大致类似方式形成。
应注意尽管图6-8图解说明第一和第二框架116、 118 (图6) ， 216、 218 (图7)， 316、 318 (图8)分别形成为微透镜材料、滤色片阵列材料和平坦化层材料的台面， 但是可使用集成电路(图6-8的100、 200、 300)的任何其它材料层来形成第一和第 二框架。例如，如图8中所图解说明，平坦化层391形成于各种材料层320a、 320b、 320c、 320d上。通常是层间介电材料的各种材料层320a、 320b、 320c、 320d中的任 一者可经形成具有台面以形成第一和第二框架(例如，第一和第二框架316、 318)， 只要随后处理不使台面结构平坦化。
图9图解说明根据本发明的第四实例性实施例构造的集成电路400。集成电路 400具有形成于电路小片425上的成像仪装置480。与图2成像仪装置180 (图2)相 同，图9成像仪装置480包含像素单元阵列445和外围读出电路422，所述外围读出 电路422包括行驱动器410、列驱动器430、行解码器420、列解码器440、定时和控 制电路450、模拟数字转换器490、取样和保持电路460、差分放大器470、和图像处 理器414。然而，不同于图2实施例，图9集成电路400具有形成围绕外围电路422 的周边的单个框架416。单个框架416是形成围绕外围电路的周边的连续框架，材料 层424随后形成于其内，如图9中所图解说明。材料层424以以上关于图5和6所论 述的大致类似方式耦合到单个框架416。
图9集成电路400以与图2集成电路100的大致类似方式构造。图9集成电路 400可具有单个框架416，其由用于集成电路制造的材料层形成，例如平坦化前驱物 层、滤色片阵列前驱物层、或微透镜阵列前驱物层。
图10图解说明根据本发明的第五实施例构造的集成电路500。集成电路500包 含形成于电路小片525上的成像仪装置580。成像仪装置580包含包括外围电路522 的组件。外围电路522的每一组件具有形成围绕所述组件的周边的相应框架。图10 集成电路500包含行驱动器510、列驱动器530、行解码器520、列解码器540、定时 和控制电路550、模拟数字转换器5卯、取样和保持电路560、差分放大器570和图 像处理器514。因此，集成电路500包含行驱动器框架511、列驱动器框架531、行 解码器框架521、列解码器框架541、定时和控制电路框架551、模拟数字转换器框 架591、取样和保持电路框架561、放大器框架571和图像处理器框架581。材料层 524形成于外围电路522的每一组件上且耦合到相应框架，如以上关于图5和6所论 述。
图11图解说明根据本发明的第六实施例构造的集成电路600。所图解说明的集 成电路600具有形成于平坦化层691上的第一框架616和第二框架618，第一框架616 具有第一和第二部分616a、 616b，第二框架618具有第一和第二部分618a、 618b， 平坦化层691形成于电路小片625上。材料层624以大致类似于图6集成电路100的 方式形成于第一和第二框架616、 618上并与其耦合。材料层624可通过将第一和第 二框架616、 618的每一者分别划分成两个部分616a、 616b和618a、 618b而固定在 四个单独点处，由此为整个集成电路600提供更大耐久性。
尽管图解说明为具有半球形横截面形状，但第一和第二框架616、 618的第一和 第二部分616a、 616b和618a、 618b并不相应地受此限制。例如，如以上关于图6所 论述，第一和第二框架616、 618可经形成以分别具有第一和第二部分616a、 616b和 618a、 618b，所述部分具有大致半椭圆形、大致半圆形或大致梯形形状。类似地，材 料层620a、 620b、 620c、 620d的任一者可包括第一和第二框架616、 618，其每一者 分别具有第一和第二部分616a、 616b和618a、 618b。
图12是具有根据本发明的实施例(例如，图2、 7、 8、 9、 10、 11的集成电路 100、 200、 300、 400、 500、 600)中的一者的集成电路的系统900的框图。在不受限 制的情况下，此系统900可包含计算机系统、照相机系统、扫描仪、机器视觉、车辆 导航、视频电话、监视系统、自动对焦系统、天体追踪器系统、运动检测系统、图像 稳定化系统以及采用具有成像仪装置(例如，图2、 9、 10的成像仪装置180、 480、 580)的集成电路的其它系统。为清晰起见，将图12作为并入有图2集成电路100来 进一步论述。然而，应注意可将关于图2、 7、 8、 9、 10和11所论述的集成电路(即， 集成电路200、 300、 400、 500、 600)中的任一者并入到图12系统900中，且并未 打算以任何方式对所述说明进行限制。
系统900 (例如照相机系统)通常包括例如微处理器的中央处理单元(CPU) 902， 其通过总线904与输入/输出(I/O)装置906通信。集成电路100也通过总线904与 CPU卯2通信。基于处理器的系统900还包含随机存取存储器(RAM)910，且可包含 例如快闪存储器的可拆卸存储器914，所述存储器也都通过总线904与CPU 902通信。 集成电路100可与例如CPU、数字信号处理器、或微处理器的处理器组合，无论在 单个集成电路上或除处理器之外的不同芯片上有或没有存储器存储装置。
以上的说明和图式图解说明实现本发明的目标、特征和优点的优选实施例。尽 管上文己描述了某些优点和优选实施例，但所属领域的技术人员将认识到，可在不脱 离本发明的精神或范围的条件下，作出替代、添加、删除、修改和/或其它改变。因 此，本发明并非由前述说明来限制，而是仅由随附权利要求书的范围限制。
权利要求
1、一种集成电路，其包括电路小片；像素单元阵列，其与所述电路小片关联形成；外围电路，其与所述电路小片关联形成且电连接到所述像素单元阵列；第一框架，其形成围绕所述外围电路的周边；和大致不透明材料层，其在所述电路上，所述材料层耦合到所述框架。
2、 如权利要求l所述的集成电路，其进一步包括形成围绕所述像素阵列的周边 的第二框架，其中所述大致不透明材料层耦合到所述第二框架。
3、 如权利要求2所述的集成电路，其中所述第一和第二框架中的至少一者形成 为包含于所述集成电路内的材料层的台面。
4、 如权利要求3所述的集成电路，其中所述材料层是平坦化层。
5、 如权利要求2所述的集成电路，其中所述第一框架形成围绕所述第二框架的 周边。
6、 如权利要求5所述的集成电路，其中所述电路上的所述大致不透明材料层耦 合到所述第一和第二框架，且局限于所述第一与第二框架之间的区域。
7、 如权利要求l所述的集成电路，其中所述大致不透明材料层包括负性光致抗 蚀剂。
8、 如权利要求l所述的集成电路，其中所述像素单元阵列进一步包括微透镜阵 列，且所述第一框架和所述微透镜阵列由同一材料构成。
9、 如权利要求l所述的集成电路，其中所述第一框架和所述微透镜阵列形成于 材料层的同一层级上。
10、 如权利要求1所述的集成电路，其中所述像素单元阵列进一步包括滤色片 阵列，且所述第一框架和所述滤色片阵列由同一材料构成。
11、 如权利要求1所述的集成电路，其中所述第一框架和所述滤色片阵列形成 于材料层的同一层级上。
12、 如权利要求1所述的集成电路，其进一步包括平坦化层，所述第一框架和 所述平坦化层由同一材料构成。
13、 如权利要求1所述的集成电路，其中所述第一框架和所述平坦化层形成于 材料层的同一层级上。
14、 一种成像仪处理器系统，其包括 处理器；和集成电路，其包括； 电路小片；像素单元阵列，其与所述电路小片关联形成；电路，其与所述电路小片关联形成且电连接到所述像素单元阵列； 第一框架，其形成围绕所述电路的周边；和大致不透明材料层，其在所述电路上，所述材料层耦合到所述框架。
15、 如权利要求14所述的处理器系统，其进一步包括形成围绕所述像素阵列的 周边的第二框架，其中所述大致不透明材料层进一步耦合到所述第二框架。
16、 如权利要求15所述的处理器系统，其中所述第一框架形成围绕所述第二框 架的周边。
17、 如权利要求14所述的处理器系统，其中所述电路上的所述大致不透明材料 层耦合到所述第一和第二框架，且局限于所述第一与第二框架之间的区域。
18、 如权利要求14所述的处理器系统，其中所述大致不透明材料层包括负性光 致抗蚀剂。
19、 如权利要求14所述的处理器系统，其中所述第一框架形成为包含于所述集 成电路内的材料层的台面。
20、 一种制造集成电路的方法，其包括 提供电路小片；与所述电路小片关联地形成像素单元阵列；与所述电路小片关联地形成电路并将其电连接到所述像素单元阵列； 形成第一框架以使所述第一框架形成围绕所述电路的周边； 在所述电路上形成大致不透明材料层；和 将所述大致不透明材料层耦合到所述框架。
21、 如权利要求20所述的方法，其进一步包括形成第二框架以使所述第二框架形成围绕所述像素阵列的周边的步骤。
22、 如权利要求21所述的方法，其中形成所述第二框架以使所述第一框架形成围绕所述第二框架的周边。
23、 如权利要求21所述的方法，其进一步包括将所述大致不透明材料层耦合到所述第二框架的步骤。
24、 如权利要求23所述的方法，其中将所述大致不透明材料层形成为被限制于所述第一与第二框架之间的区域。
25、 如权利要求20所述的方法，其中所述第一框架由以下步骤形成 图案化前驱物块；和用辐射处理所述前驱物块。
26、 如权利要求20所述的方法，其中所述大致不透明材料层通过以下步骤耦合 到所述第一框架在所述电路小片上形成材料层前驱物；用辐射有选择地处理所述材料层前驱物，由此交联所述经处理的材料层前驱物;和将所述材料层前驱物曝光于显影剂。
全文摘要
本发明揭示提供具有形成于像素单元阵列外侧的外围电路上的阻光材料层的成像仪装置的方法和设备。所述成像仪装置包括电路小片；与所述电路小片关联形成的像素单元阵列；与所述电路小片关联形成并电连接到所述像素单元阵列的外围电路；形成围绕所述外围电路的周边的第一框架；和所述电路上的大致不透明材料层，所述材料层耦合到所述框架。
文档编号H01L27/146GK101351889SQ200680050027
公开日2009年1月21日 申请日期2006年11月30日 优先权日2005年11月30日
发明者乌尔里希·C·伯蒂格, 杨照辉 申请人:美光科技公司