专利名称：具有嵌入式无源元件的半导体封装及其制造方法
技术领域：
本发明关于一种半导体封装，特别是关于一种嵌入无源元件的半导体封装及其制造方法。
背景技术：
在半导体产业，一半导体封装是一种其中具有精细电路图案的半导体芯片由树脂、陶瓷等材料成型的结构，因此半导体芯片可免于受到周遭环境的损害并且可以装设于一电子装置。一半导体芯片可经过封装以增进电子装置的性能和品质，并且有利电子装置的小型化和多功能性，而非包装半导体芯片以简单保护半导体芯片及随后装设该半导体芯片至一电子装置。
过去已经持续地发展半导体封装技术，以期能达到电子装置的小型化和多功能性的需求。举例而言，在小型化的需求方面有芯片尺寸封装的发展，使尺寸趋近芯片的尺寸，而在多功能性的需求方面有堆迭封装的发展，使数块能实行不同功能的芯片彼此堆迭在一起。过去已经针对芯片尺寸封装和堆迭封装，尤其在方法和结构方面积极的进行各种研究。
尽管花费许多心力在减少半导体封装的尺寸和厚度，以期达到半导体封装的小型化，由于无源元件(例如电阻器、电感器及电容器)的存在，其连同半导体封装一起设置，因此减少印刷电路板(最后设置在一电子装置)的尺寸和厚度方面必然存在种种限制，此即阻碍电子装置的小型化和微薄化的一因素。
又，常规技术中将无源元件装设在印刷电路板上，半导体封装和无源元件之间的电连接的长度较长。结果，由于电感元件增加，电子装置的电性能的改进受到限制。
此外，在作为芯片尺寸封装的晶片级封装的情况中，如果半导体芯片的背面暴露于外部，半导体芯片即有可能因为外部冲击和错误操作而受到损害，因此难以确保产品的可靠性。
发明内容
本发明的具体实施例针对一能排除阻碍电子装置的小型化和微薄化的各种因素的半导体封装，及其制造方法。
再者，本发明的具体实施例针对一半导体封装，其能将半导体芯片和无源元件之间的电连接长度减至最小，藉此促进电器的电性能，及该半导体封装的制造方法。
又，本发明的各具体实施例针对一半导体封装，其能防止一半导体芯片即使具有一晶片级封装结构仍不受到损害，及制造该半导体封装的方法。
在一具体实施例中，一半导体封装可以包括一基板；一置于该基板上的半导体芯片，该半导体芯片的第一表面面向基板，而且该半导体芯片具有一于邻接第一表面形成的电路部分；一于半导体芯片的第二表面形成的绝缘层，该第二表面与第一表面相对；于该绝缘层上形成的至少一无源元件；穿过该绝缘层形成并且连接到无源元件的通路图案；穿过半导体芯片并且连接到电路部分、通路图案及基板的通路布线；及附着于基板的第一表面的外部连接端，该第一表面与装设半导体芯片的第二表面相对。
形成绝缘层、至少一无源元件及通路图案，以构成多层结构。
至少有一无源元件包含一电阻器、一电感器及一电容器。
该通路布线形成而突出于半导体芯片的第一表面。
该外部连接端包括焊锡球。
包含半导体芯片、绝缘层、通路图案、无源元件及通路布线的至少两个半导体芯片单元，彼此堆迭在一起，该堆迭的半导体芯片单元经由下半导体芯片的通路图案和上半导体芯片的通路布线之间的接触而彼此电连接。
该半导体封装可以又包括一于绝缘层上形成的保护层，用以保护该至少一无源元件，该保护层又具有使该通路图案暴露的孔洞。
另一具体实施例中，制造一半导体封装的方法可以包括以下步骤在半导体芯片的第二表面形成一绝缘层，该半导体芯片的第二表面与邻近形成一电路部分的位置的第一表面相对；在该绝缘层上形成无源元件，及形成穿过绝缘层并且连接到该无源元件的通路图案；形成穿过半导体芯片并且连接到通路图案的通路布线；将该半导体芯片装设于一基板，使该半导体芯片的第一表面面向基板，该半导体芯片具有至少一无源元件和在该半导体芯片的第二表面形成的绝缘层；及将外部连接端附着于基板的第二表面，该第二表面与装设半导体芯片的基板的第一表面相对。
执行在半导体芯片的第二表面上形成该绝缘层的步骤时，在该半导体芯片的第一表面上形成一保护膜。
形成该绝缘层、形成至少一无源元件、形成通路图案及形成通路布线的步骤至少实行两次。
形成该绝缘层、形成至少一无源元件、形成通路图案及形成通路布线的步骤皆在一晶片级执行。
该无源元件包含一电阻器、一电感器、及一电容器。
所述方法可以还包括以下步骤在该绝缘层上形成一保护层，其中该保护层至少具有一无源元件和形成于其上并通过其的通路图案。
该保护层可以形成为具有使通路图案暴露的孔洞。
所述方法可以还包括以下步骤堆迭至少两个包含该绝缘层、通路图案、无源元件、通路布线、及半导体芯片的半导体芯片单元。所述堆迭步骤可在晶片级实行。堆迭步骤可以下列方式实行所述半导体芯片单元藉由通路图案和通路布线而彼此以电连接。
上述外部连接端形成为焊锡球。
图1是根据本发明的一具体实施例的半导体封装的剖面图； 图2A至2H是根据本发明的一具体实施例所制造半导体封装的方法工艺的剖面图； 图3是根据本发明的另一具体实施例的半导体封装的剖面图。
具体实施例方式 本发明的一优选具体实施例针对一半导体封装，其中内嵌包含一电阻器、一电感器及一电容器的无源元件。亦即，本发明的一具体实施例中，通过在一半导体芯片的背面形成包含一电阻器、一电感器及一电容器的无源元件而装设一半导体芯片单元，并通过将该半导体芯片单元设置于一基板上而装设一半导体封装。
故，在本发明的一具体实施例中，由于该无源元件设置于半导体芯片的背面，因此在一印刷电路板中不需分隔区来设置无源元件。因此，根据本发明的一具体实施例的半导体封装，可经由封装的微小化而达到电子装置的微小化和微薄化。
又，根据本发明的一具体实施例的半导体封装具有无源元件内嵌在半导体封装中的结构，由于缩短半导体芯片和无源元件之间的电连接长度，因此可改进电子装置的电性能。
此外，在根据本发明的一具体实施例的半导体封装中，由于该无源元件在半导体芯片的背面形成，有可能防止该半导体芯片的背面由于无源元件的存在而暴露于外。因此，有可能防止半导体芯片由于外部冲击和错误使用半导体芯片而受到损害。
兹将参照
根据本发明的一具体实施例的半导体封装和其制造方法。
图1是一说明根据本发明的一具体实施例的半导体封装的剖面图。参照图1，根据本发明的一半导体封装300包含一基板200、一装设于基板200的半导体芯片单元100、及附着于基板200的下表面的外部连接端250。
半导体芯片单元100于晶片级制备，因此多个半导体芯片110以多行和多列排列。该半导体芯片单元100包含一半导体芯片110、一绝缘层120、无源元件130、通路图案140及通路布线152。
半导体芯片110从上面看呈四边形。该半导体芯片110包含一形成在其中的邻近第一表面亦即半导体芯片110的上表面110a的电路部分112，和一在上表面110a形成从而与电路部分112相连的连接布线114。
绝缘层120、无源元件130及通路图案140形成于第二表面即半导体芯片110的下表面110b上。绝缘层120由第一绝缘层122和第二绝缘层124组成。无源元件130于第一绝缘层122和第二绝缘层124上形成。第一绝缘层122形成为与半导体芯片110的下表面110b形成接触，并且用来覆盖和绝缘半导体芯片110的整个下表面110b。第二绝缘层124于第一绝缘层122上形成，该第一绝缘层122上形成第一无源元件132。该第二绝缘层124用来将第二绝缘层124上形成的第二无源元件134与第一无源元件132绝缘，并且作为无源元件中的电容器的电介质，可累积电荷。第二绝缘层124利用和第一绝缘层122一样的材料所构成。
无源元件130是包含一电阻器、一电感器及一电容器的电元件。无源元件130于第一绝缘层122和第二绝缘层124上形成，如同具有各种图案的金属布线用以界定一双层结构。此时，形成于第一绝缘层122和第二绝缘层124上的相应第一无源元件132和第二无源元件134由具有绝佳导电性的金属所构成。
无源元件130包含与源元件例如半导体封装300共同界定电子电路的电阻器、电感器及电容器，并且对于控制有源元件有绝对的必要。无源元件的基本元件是用来限制电流或分配电压及产生电位差的电阻器、根据频率调整电流的电感器、及具有和电感器相反的特性并能累积电荷的电容器。在此，电感器具有在频率增加时抑制电流的特性，而电容器具有在频率增加时允许电流流动的特性。
通路图案140于第一绝缘层122和第二绝缘层124中形成。该通路图案140形成在相应于半导体芯片110的周边部分的位置，以基本穿过第一绝缘层122和第二绝缘层124。尤其，在第一绝缘层122中形成的第一通路图案142形成为与第一绝缘层122上形成的第一无源元件132相接，形成于第二绝缘层124中的第二通路图案144形成为与第二绝缘层124上形成的第二无源元件134相接。第一通路图案142和第二通路图案144在第一绝缘层122和第二绝缘层124中以一上一下的方式设置，并且彼此相接。尤其，第一通路图案142形成为突出于第一绝缘层122，突出量相应于第一无源元件132的高度。
第一通路图案142和第一无源元件132一起形成，第二通路图案144和第二无源元件134一起形成。与第一无源元件132和第二无源元件134类似，第一通路图案142和第二通路图案144由具有绝佳导电性的金属所形成。第一通路图案142和第二通路图案144于通路孔的内壁以薄层状形成，或是完全填满该通路孔。
同时，一保护层126于第二绝缘层124上形成，第二绝缘层124上形成第二无源元件134，该保护层126用以防止第二无源元件134和半导体芯片单元100受到外部冲击或周遭环境的影响。此时，通过与第二通路图案144相对应的部分保护层126界定用以暴露第二通路图案144的孔洞148。
通路布线152形成在相应于第一通路图案142的半导体芯片110的周边部分。通路布线152形成为突出得高于形成在半导体芯片110的上表面110a上的连接布线114。通路布线152形成为与半导体芯片110的电路部分112和连接布线114相连，并且使电路部分112和无源元件130形成电通讯。如此操作的各通路布线152包含一由半导体芯片110的第一表面110a穿过第二表面110b的通孔151，和一填充通孔151并且形成为突出得高于连接布线114的导电层(见第2G图)。通路布线152在通孔151的内壁上形成为薄层状，或完全填满通孔151。
基板200作为装设半导体芯片单元100的构件。基板200的上表面具有电极焊盘210，该上表面面向半导体芯片110的上表面110a，以及在与上表面相对的下表面上的球座220。基板200又具有形成在其中的通路电路(图中未显示)，通过其能让电极焊盘210和球座220彼此电连接。所述电极焊盘210设置在和通路布线152相应的基板200的周边部分。因此，基板200和半导体芯片110藉由电极焊盘210和通路布线152之间的电连接而彼此电连接。
外部连接端250用作使半导体封装300安装并电连接到外部电路的装置。该外部连接端250附着在位于基板200的下表面的球座220。优选情况下，外部连接端250包括焊锡球。
图3是根据本发明的另一具体实施例所述的半导体封装400的剖面图，其中两个半导体芯片单元相互堆迭。参照图3，两个半导体芯片单元100、100a堆迭于基板200上。半导体芯片单元100、100a皆以和上述相同的方式构成。
因此，本发明中，藉由堆迭至少两个半导体芯片单元100，有可能获得具有堆迭结构的半导体封装400。此时，堆迭的半导体芯片单元100藉由通路图案140和通路布线152而彼此电连接。
如上所述的根据本发明的一具体实施例的半导体封装，由于包含一电阻器、一电感器及一电容器的无源元件形成在半导体芯片的背面，因此不需单独设置无源元件。因此，在本发明中，可将印刷电路板的尺寸和厚度减少，并且有可能将更多的半导体封装设置于印刷电路板。
又，在本发明的一具体实施例中，由于无源元件于半导体芯片的背面形成，不需要在一印刷电路板上形成连接无源元件的接触垫、通路孔等，因此可减少印刷电路板的制造成本。
此外，在本发明的一具体实施例中，由于无源元件设置于半导体芯片的背面，可缩短无源元件和有源元件之间的连接长度，因此有可能获得具有改善的电性功能的电气或电子装置。
兹将参照图2A至2H描述根据本发明的一具体实施例的制造半导体封装的方法。
参照图2A，分别具有电路部分112和连接布线114的半导体芯片110形成在从上观察呈圆形的晶片上。该电路部分112和连接布线114于第一表面即半导体芯片110的上表面110a上形成。为了减小半导体芯片110的厚度，移除第二表面即与上表面110a相对的半导体芯片110的下表面110b的材料以实现预定厚度。
参照图2B，一层保护膜116藉由涂布一种能够剥除的物质而在半导体芯片110的上表面110a上形成。该保护膜116用以防护电路部分112和连接布线114，使其在后续工艺中不会遭受损害。优选情况下，保护膜116包括一光致抗蚀剂。
参照图2C，保护膜116于半导体芯片110的上表面110a上形成，而第一绝缘层122于半导体芯片110的下表面110b上形成。通过蚀刻第一绝缘层122，第一通路孔141限定为穿透第一绝缘层122。该通路孔141限定在位于半导体芯片110的下表面110b的周边部分。
参照图2D，一导电层沉积在第一绝缘层122上。此时，第一通路孔141被该导电层填充。通过蚀刻该导电层，包含电阻器、电感器及电容器的第一无源元件132形成在第一绝缘层122上，且第一通路图案142形成在第一通路孔141中。此时，第一通路图案142形成为突出于第一绝缘层122，突出量相应于第一无源元件132的高度。
参照图2E，第二绝缘层124形成在第一绝缘层122上，以覆盖第一无源元件132和第一通路图案142。通过蚀刻第二绝缘层124，暴露第一通路图案142的第二通路孔形成在相应于第一通路图案142的第二绝缘层124的周边部分。在包括第二通路孔的第二绝缘层124上沉积导电层之后，通过蚀刻该导电层，包含电阻器、电感器及电容器的第二无源元件134形成在第二绝缘层124上，且第二通路图案144形成在第二通路孔中。该第二通路图案144形成为与第一通路图案142形成电连接，并且突出于第二绝缘层124，突出量相应于第二无源元件132的高度。
为了防止第二无源元件134和半导体芯片单元100受到外部冲击或周遭环境的影响，在第二绝缘层124上形成一保护层126以覆盖第二无源元件134。接着，暴露第二通路图案144的孔洞148设定在相应于第二通路图案144的保护层126的部分中。
在此，第一绝缘层122、第二绝缘层124及保护层126由相同材料形成。优选情况下，优选通过磨除而部分移除其背面110b的半导体芯片110的厚度相应于通过增加第一绝缘层122、第二绝缘层124及保护层126而获得的厚度。
参照图2F，形成在半导体芯片110的上表面110a上的保护膜116被移除。通过蚀刻半导体芯片110，或以激光照射半导体芯片110，将通孔151设置于相应于第一通路图案142的半导体芯片110的部分，由半导体芯片110的上表面110a穿过至下表面110b。
参照图2G，通过使用导电层填充通孔151，形成通路布线152，藉此完成半导体芯片单元100。在此，通路布线152形成为与第一通路图案142和半导体芯片110中的电路部分112电连接。
优选情况下，藉由一镀覆工艺，形成通路布线152而能填充通孔151，并且突出得高于形成在半导体芯片110的上表面110a上的连接布线114。如图3所示堆迭半导体芯片单元100、100a的情况中，如上述突出的通路布线152，被插入界定于下半导体芯片100中的保护层126的孔洞148，而与第二通路图案144电连接。
参照图2H，通过对在晶片级形成的多个半导体芯片单元100实行切割工艺，可获得各半导体芯片单元100。依此获得的半导体芯片单元100装设于基板200上，该基板的上表面有电极焊盘210，下表面具有球座220，基板还形成能将电极焊盘210和球座220相接的导孔电路(图中未显示)。此时，电极焊盘210位于相应于半导体芯片单元100的通路布线152的部分基板200上，结果，半导体芯片单元100和基板200藉由通路布线152和电极焊盘210之间的电连接而彼此电连接。外部连接端250如焊锡球附着于基板200的球座220，用作对外部电路的安装装置。结果，即完成一根据本发明的一具体实施例的半导体芯片封装300。
图3是示出根据本发明的另一具体实施例的半导体封装400的剖面图，其中两个半导体芯片单元相互堆迭。参照图3，在本发明中，至少可堆迭两个半导体芯片单元100、100a，故可获得具有一堆迭结构的半导体封装400。此时，如上所述，由于半导体芯片单元100a的突出的通路布线152朝上定位并插入限定在设置在下面的半导体芯片单元100的保护层128中的孔洞148中，导致上、下设置的堆迭的半导体芯片单元100彼此电连接。
此时，如上所述具有堆迭结构的半导体封装可依以下方式装配先将半导体芯片单元100、100a彼此堆迭在一起，再将堆迭的半导体芯片单元100、100a设置于基板200。此时，半导体芯片单元100、100a的堆迭在晶片级执行。
由上述说明可知，在本发明的一具体实施例，由于包含电阻器、电感器及电容器的无源元件形成在半导体芯片的背面，不需在印刷电路板上单独设置无源元件。因此，可减小印刷电路板的尺寸和厚度，并且有可能在印刷电路板上装设更多数量的半导体封装。又，在本发明的一具体实施例，由于该无源元件形成在半导体芯片的背面，可缩短有源元件和无源元件之间的连接长度，并且有可能获得一具有较佳电性能的电气或电子装置。此外，在本发明中，由于以一保护层保护该半导体芯片的背面，因此可增进产品的可靠性。
虽然本发明优选具体实施例主要作为说明之用，本领域技术人员将理解各种修改、增加及替换，而没有偏离所附的权利要求中的范围和精神，均有其可能性。
本申请案在此要求2006年6月29日提出申请的韩国专利申请第10-2006-0059827号的优先权，该申请的全部内容已合并于本说明中作为参考。
权利要求
1.一种半导体封装，包括
基板；
半导体芯片，置于所述基板上，使得该半导体芯片的第一表面面向该基板，该半导体芯片具有在邻近该第一表面之处形成的电路部分；
绝缘层，在半导体芯片的第二表面上形成，该第二表面与第一表面相对；
至少一无源元件，于该绝缘层上形成；
通路图案，形成而穿过该绝缘层，并且与该无源元件相接；
通路布线，形成而穿过半导体芯片，并且与该电路部分、通路图案及基板相接；及
外部连接端，附着于该基板的第一表面，该第一表面与装设半导体芯片的第二表面相对。
2.如权利要求1所述的半导体封装，其中该绝缘层、该至少一无源元件及通路图案形成而构成多层。
3.如权利要求1所述的半导体封装，其中所述至少一无源元件包含电阻器、电感器、及电容器。
4.如权利要求1所述的半导体封装，又包括
保护层，在该绝缘层上形成以保护所述至少一无源元件。
5.如权利要求4所述的半导体封装，其中该保护层具有使通路图案暴露的孔洞。
6.如权利要求1所述的半导体封装，其中该通路布线形成而突出于该半导体芯片的第一表面。
7.如权利要求1所述的半导体封装，其中至少两个半导体芯片单元相互堆迭，各半导体芯片单元包含该半导体芯片、绝缘层、通路图案、至少一无源元件及通路布线。
8.如权利要求7所述的半导体封装，其中该堆迭的半导体芯片单元藉由下半导体芯片的通路图案和上半导体芯片的通路布线的接触而电连接。
9.如权利要求1所述的半导体封装，其中该外部连接端包括焊锡球。
10.一种制造半导体封装的方法，包括以下步骤
在半导体芯片的第二表面形成绝缘层，该半导体芯片的第二表面与第一表面相对，在第一表面邻近处形成电路部分；
在绝缘层上形成至少一无源元件，及形成穿过该绝缘层并且连接到该至少一无源元件的通路图案；
形成穿过半导体芯片并且连接到该通路图案的通路布线；
将该半导体芯片装设于基板，使得该半导体芯片的第一表面面向基板，该半导体芯片具有至少一无源元件和在该半导体芯片的第二表面上形成的绝缘层；及
将外部连接端附着于基板的第二表面上，该第二表面与装设半导体芯片的基板的第一表面相对。
11.如权利要求10所述的方法，其中执行在半导体芯片的第二表面形成绝缘层的步骤时，在半导体芯片的第一表面形成保护膜。
12.如权利要求10所述的方法，其中至少实行两次形成绝缘层、形成至少一无源元件、形成通路图案及形成通路布线的步骤。
13.如权利要求10所述的方法，其中形成绝缘层、至少形成一无源元件、形成通路图案及形成通路布线的步骤在一晶片级执行。
14.如权利要求10所述的方法，其中该至少一无源元件包含电阻器、电感器、及电容器。
15.如权利要求10所述的方法，又包括以下步骤
在绝缘层上形成保护层，该绝缘层具有至少一无源元件和在其上形成并穿过其的通路图案。
16.如权利要求15所述的方法，其中该保护层形成为具有使通路图案暴露的孔洞。
17.如权利要求10所述的方法，又包括以下步骤
堆迭至少两个半导体芯片单元，该半导体芯片单元皆包含绝缘层、通路图案、无源元件、通路布线及半导体芯片。
18.如权利要求17所述的方法，其中堆迭步骤在晶片级执行。
19.如权利要求17所述的方法，其中堆迭步骤藉由通过通路图案和通路布线使半导体芯片单元彼此电连接而实行。
20.如权利要求10所述的方法，其中该外部连接端形成为焊锡球。
全文摘要
一半导体封装包含一基板，该基板上设有一半导体芯片，该半导体芯片的第一表面面对该基板。一电路部分在邻接第一表面处形成。一绝缘层在半导体芯片的第二表面形成，该第二表面与第一表面相对。该绝缘层上形成无源元件。形成通路图案以穿过绝缘层并且与无源元件相连。该通路布线形成为穿过半导体芯片并且连接到电路部分、通路图案及基板。外部连接端附着于基板的第一表面，该第一表面与装设半导体芯片的基板的第二表面相对。
文档编号H01L21/60GK101097899SQ200710005378
公开日2008年1月2日 申请日期2007年2月14日 优先权日2006年6月29日
发明者梁胜宅 申请人:海力士半导体有限公司