专利名称：闪速存储器件的栅极的形成方法
技术领域：
本发明总体上涉及闪速存储器件，更具体而言，涉及闪速存储器件的栅
^L的形成方法。
背景技术：
随着闪速存储器件的集成度的提高，替代常规反应离子蚀刻(R正)的 采用金属镶嵌法的金属线形成法得到了越来越多的使用。这是因为在60nm 或更小的存储器中，鴒栅极具有小于等于60nm的窄宽度，难以采用常规R正 方法构图。在采用硅化鴒(WSi)的情况下，难以确保栅极线。在将目标提 高到确保电阻的情况下，其导致了内电容的增大。此外，在进行栅极蚀刻时， 必须同时蚀刻硬掩模层、硅化钨层、多晶硅层和氧化物层。在采用RIE法形 成鴒栅极的情况下，由于鴒氧化的原因难以形成间隔体，并且在热预算的影 响下栅极的可靠性低。此外，在采用常规鴒(W)单金属镶嵌法的情况下， 必须以ISO水平形成第一多晶硅层图案，而且在位错的影响下降低了耦合率 (coupling ratio )。
发明内容
相应地，本发明提供了一种闪速存储器件的栅极的形成方法，其中，能 够提高栅极图案的裕量，并且能够降低栅极之间的电容。
根据一个方面，本发明提供了一种形成闪速存储器件的栅极的方法，其 包括的步骤有在半导体衬底上形成栅极以及在所述栅极的整个表面上形成 氧化物层，在所述氧化物层的侧壁上以间隔体的形式形成氮化物层，执行抛 光工艺，以暴露所述栅极的顶面，之后去除所述氮化物层以形成开口 ，在所 述开口的侧壁上形成阻挡金属层，以及在所述开口内形成鴒层。
图1到图11是说明根据本发明实施例的形成闪速存储器件的栅极的方
法的截面图。
具体实施例方式
在下文中将参考附图描述根据本发明的具体实施例。
图1到11是示出了根据本发明的实施例的形成闪速存储器件的栅极的 方法的截面图。
参考图1，在限定了单元区域和选择线区域的半导体衬底101上依次层 压隧道氧化物层102、用于浮置栅极的第一多晶硅层103、电介质层104、用 于控制栅极的第二多晶硅层105、第一氮化物层106、硬掩模层107、 SiON 层108和光致抗蚀剂109。对光致抗蚀剂109构图。优选将第一氮化物层106 形成为具有500A到2000A的厚度。优选采用a-碳形成硬掩模层107,并使 之具有500A到2000A的厚度。优选将SiON层108形成为具有IOOA到1000 A的厚度。
参考图2，采用已构图光致抗蚀剂109作为掩模蚀刻SiON层108和硬 掩模层107。去除已构图光致抗蚀剂109和SiON层108,由此形成硬掩模层 图案107a。
参考图3,采用硬掩模层图案107a作为掩模，依次蚀刻第一氮化物层 106、第二多晶硅层105、电介质层104、第一多晶硅层103和隧道氧化物层 102，之后剥除硬掩模层图案107a。相应地，形成了栅极图案。
参考图4，在所得物上执行清洁工艺和离子注入工艺，之后在整个表面 上形成氧化物层IIO。相应地，在栅极之间形成了氧化物层间隔体。
参考图5,通过蚀刻工艺使氧化物层IIO具有预定厚度。优选通过对氧 化物层110的蚀刻使第一氮化物层106与氧化物层IIO之间的高度为200A 到500A。
参考图6,在整个表面上形成第二氮化物层111。优选将第二氮化物层
m形成为具有300A到ioooA的厚度。
参考图7，蚀刻第二氮化物层111，使用于自对准触点(SAC)的第二 氮化物层111以间隔体的形式保留在选择线区域的氧化物层110的侧壁上。
参考图8，如果保留在选择线区域的氧化物层110的侧壁上的用于SAC 的第二氮化物层ill所处位置高于栅极图案的第一氮化物层106,那么在后 续的蚀刻过程中存在暴露第二氮化物层111的可能性。因此，蚀刻第二氮化 物层111，使其位置低于第一氮化物层106。第二氮化物层111的顶面与第
一氮化物层106的顶面之间的高度优选处于200A到500A的范围内。
参考图9，在整个表面上形成作为氧化物层的层间电介质(ILD) 112。 在形成ILD112之后，优选在所得表面上执行化学机械抛光(CMP)。这时， 采用第一氮化物层106作为蚀刻停止层执行CMP工艺，直到暴露第一氮化 物层106为止(
参考图10,采用湿法蚀刻工艺去除第一氮化物层106在这种情况下， 优选采用磷酸溶液，通过湿法蚀刻工艺仅去除(dipout)第一氮化物层106。 如果通过去除第一氮化物层106形成了开口 (CH),那么可以通过保留CH 的内部或在CH的侧壁上形成作为间隔体Ox的氧化物层或氮化物层的形式 控制临界尺寸(CD)。将间隔体Ox形成为具有0A到300A的厚度。(当间 隔体Ox的厚度为OA时，是指未形成间隔体Ox。)
参考图11，在CH的侧壁上形成阻挡金属层113。在整个表面上淀积鴒。 采用CMP对钩抛光，直到暴露阻挡金属层113为止，由此形成鴒层114。优 选采用Ti和TiN、 Ta和TaN以及WN中的任何一种形成阻挡金属层113。 可以采用铝(Al)或铜(Cu)替代鴒层114。接下来形成帽盖层，由此完成 线工艺。
如上所述，根据本发明的闪速存储器件的栅极的形成方法具有如下优点。
第一，在第二多晶硅层上形成鴒层。相应地，能够提高栅极图案裕量。 第二，能够提高第一和第二多晶硅层的界面之间的耦合比。 第三，无需在形成间隔体之前形成鴒层。因此，能够降低后续的热预算。 第四，由于采用a-碳作为硬掩模，因此能够使鴒层的电阻保持恒定。 第五，由于对SAC氮化物层部分蚀刻，因此能够防止SAC氮化物层暴露。
第六，可以通过在开口的侧壁上形成氧化物层或氮化物层控制栅极之间 的CD。
第七，可以通过降低第二多晶硅层和鴒层的高度控制栅极之间的电容。 第八，由于降低了栅极的高度，因此在形成开口时能够确保蚀刻工艺裕量。
尽管已经参考各实施例做出了上述说明，但是在不背离本发明的精神和 范围的情况下，本领域的普通技术人员可以对本发明做出变化和修改。
权利要求
1.一种形成闪速存储器件的栅极的方法，所述方法包括的步骤有在半导体衬底上形成栅极；在所述栅极的整个表面上形成具有侧壁的氧化物层；在所述氧化物层的侧壁上以间隔体的形式形成氮化物层；执行抛光工艺，以暴露所述栅极的顶面；剥离所述氮化物层，以形成具有侧壁的开口；在所述开口的侧壁上形成阻挡金属层；以及在所述开口内形成钨层。
2. 根椐权利要求1所述的方法，其中，所述的栅极的形成包括 在所述半导体衬底上依次层压隧道氧化物层、第一多晶硅层、电介质层、第二多晶硅层、第一氮化物层、硬掩模层、SiON层和光致抗蚀剂； 对所述光致抗蚀剂构图；采用所述已构图光致抗蚀剂作为掩模蚀刻所述SiON层和所述硬掩模层；去除所述已构图光致抗蚀剂和所述SiON层，由此形成硬掩模层图案； 采用所述硬掩模层图案作为掩模蚀刻所述第 一 氮化物层、第二多晶硅 层、电介质层、第一多晶硅层和隧道氧化物层；以及 剥离所述硬掩模层图案。
3. 根据权利要求2所述的方法，其包括将所述第二氮化物层形成为具 有500A到2000A的厚度。
4. 根据权利要求2所述的方法，其包括采用a-碳将所述硬掩模层形成 为具有500A到2000A的厚度。
5. 根据权利要求2所述的方法，其包括将所述SiON层形成为具有100A到ioooA的厚度。
6. 根据权利要求1所述的方法，其中，在对所述氧化物层蚀刻之后， 所述第二氮化物层与所述氧化物层之间的高度为200A到500A。
7. 根据权利要求1所述的方法，其包括将所述第一氮化物层形成为具 有300A到1000A的厚度。
8. 根据权利要求1所述的方法，其中，将所述氮化物层的顶面与所述 第二氮化物层的顶面之间的高度设为处于200A到500A的范围内。
9. 根据权利要求2所述的方法，其中，将所述氮化物层的顶面与所述 第二氮化物层的顶面之间的高度设为处于200A到500A的范围内。
10. 根据权利要求2所迷的方法，其包括采用磷酸在所迷第二氮化物层 上^l行湿法蚀刻工艺，以形成开口。
11. 根椐权利要求1所述的方法，其包括采用W、 Ti和TiN、 Ta和TaN 以及WN之一形成所述阻挡金属层。
12. 根据权利要求1所述的方法，还包括在形成所述阻挡金属层之前在 所述开口的所述侧壁上形成氧化物层或氮化物层的步骤。
全文摘要
一种形成闪速存储器件的栅极的方法，包括的步骤有在半导体衬底上形成栅极以及在所述栅极的整个表面上形成氧化物层，在所述氧化物层的侧壁上以间隔体的形式形成氮化物层，执行抛光工艺，以暴露所述栅极的顶面，之后去除所述氮化物层以形成开口，在所述开口的侧壁上形成阻挡金属层，以及在所述开口内形成钨层。
文档编号H01L21/336GK101097859SQ20071000773
公开日2008年1月2日 申请日期2007年1月29日 优先权日2006年6月28日
发明者明成桓, 赵挥元, 郑哲谟, 金正根 申请人:海力士半导体有限公司