专利名称：具有双离子注入的pmos结构及其方法
技术领域：
本发明属于半导体的离子注入技术领域，特别涉及一种于N型半导体基底中，掺杂两种P 型离子以形成PMOS结构。
背景技术：
当今之半导体工艺已进入深亚微米的时代，往往必须在几平方公分大小的硅表面上，挤 进数量高达数十万甚至数百万的晶体管，以增加单位面积内的晶体管数目。然而，在朝向将晶体管尺寸縮小的过程中，就会产生一些问题，如在刻蚀过程中，半导 体基底可能遭受毁损，源/漏极的接合深度变的较浅，就会缩短金属硅化层(silicide)与源 /漏极底部之间的距离，而增加了接面漏电流(junction leakage current)，且若掺杂过程 不佳，亦会使得接触电阻变大。有鉴于此，本发明针对上述技术问题，提供一种具有双离子注入的PM0S结构及其方法， 以克服上述缺点。发明内容本发明的主要目的在于，提供一种具有双离子注入的PM0S结构及其方法，其能够提供半 导体组件有较良好的接触电阻。本发明的另一目的在于，提供具有双离子注入的PMOS结构的制造方法，其能够减少半导 体的接面漏电流。为达上述目的，本发明在形成PMOS的一源极与一漏极时，通过先注入硼离子于一 N型半 导体基底中形成较深的硼离子掺杂区，再于其内注入氟化硼离子而形成较浅的氟化硼离子掺 杂区，此即形成源极与漏极。这因氟化硼离子所形成高浓度浅型区域具有良好的接触电阻， 且氟化硼离子的尺寸较大、重量也较重，故可以形成很浅的P型接面，而硼离子的重量较轻， 故以相同的能量等级射入，硼离子可以穿入较深的部份能提高接面的质量，并减少接面的漏 电流。以下结合附图及实施例进一步说明本发明。
图1为本发明具有双离子注入的PM0S结构一实施例示意图。图2为本发明具有双离子注入的PM0S结构另一实施例示意图。图3a 图3d为本发明具有双离子注入的PM0S结构的制造方法各步骤示意图。图4a 图4b为本发明进行LDD注入步骤示意图及形成间隙物步骤示意图。标号说明10 N型半导体基底 12栅极氧化层 14多晶硅栅极 16源极 18漏极20a硼离子掺杂区 20b氟化硼离子掺杂区 22间隙物 24 LDD掺杂区 26氧化层 28多晶硅层具体实施方式
本发明提供一种具有双离子注入的PM0S结构与其制造方法，能够提供半导体组件有较良 好的接触电阻与减少接面的漏电流。图1为本发明具有双离子注入的PM0S结构图。如图所示，其包括一N型半导体基底IO， 一栅极氧化层12，其位于N型半导体基底10上， 一多晶硅栅极14，其位于栅极氧化层12上， 及一源极16与一漏极18，其位于N型半导体基底10内并分别位于该多晶硅栅极14的两侧。 其中，源极16与漏极18由较深的硼离子掺杂区20a与其内较浅的氟化硼离子掺杂区20b所 组成。本发明提供的具有双离子注入的PM0S结构，亦可具有浅掺杂漏极(LDD)结构。如图2 所示，有间隙物22在多晶硅栅极14的两侧，及LDD掺杂区24，其位于源极16与漏极18的 侧边，而间隙物22作为侧壁，LDD掺杂区24由如硼离子所注入而成的。图3a 图3d为本发明制造方法的各步骤示意图。如图3a所示，先提供一 N型半导体基 底IO,成长一氧化层26于N型半导体基底10上，再沉积一多晶硅层28于氧化层上，接着形 成一图案化光致抗蚀涂层于多晶硅层28上(图中未示)，然后利用此图案化光致抗蚀涂层为 掩膜，去除未被图案化光致抗蚀涂层所覆盖的多晶硅层28与氧化层26，再移除图案化光致抗蚀涂层，即完成栅极氧化层12与多晶硅栅极14，如图3b所示。
之后，以多晶硅栅极14为掩膜，对N型半导体基底10进行第一次离子注入，注入硼离 子而形成硼离子掺杂区20a，如第三c图所示，然后进行第二次离子注入，注入氟化硼离子于 硼离子掺杂区内20a而形成较浅的氟化硼离子掺杂区20b，如图3d图所示，这样即形成本发 明的源极16与漏极18。
图4a与图4b为本发明进行LDD注入步骤示意图与形成间隙物步骤示意图。本发明可在 形成多晶硅栅极14步骤后，如图3b所示，以多晶硅栅极14为掩膜，先对该N型半导体基底 IO进行LDD注入，此即形成如图4a所示的浅掺杂区(LDD) 24，再者如图4b所示，在多晶硅 栅极14的两侧形成间隙物22以作为侧壁，之后再同前述的双离子注入步骤，以多晶硅栅极 14为掩膜先后注入硼离子与氟化硼离子，以形成硼离子掺杂区20a和氟化硼离子掺杂区20b， 则所形成的具有双离子注入的PM0S结构就会亦具有LDD的构造，如图2所示，而在形成源/ 漏极之后，还包括一退火步骤。其中，LDD注入可注入硼离子，而形成硼离子的浅掺杂区，而 间隙物22材料可以是二氧化硅。
本发明提供的具有双离子注入的PMOS结构与其制造方法，于N型半导体基底中，依次掺 杂硼离子与氟化硼离子形成源/漏极，通过尺寸较大且重量亦较重的氟化硼离子，形成很浅的 P型接面，且氟化硼离子所形成高浓度浅型区域具有良好的接触电阻。硼离子的重量较轻，故 以相同的能量等级射入，硼离子可以穿入较深的部份能提高接面的质量，而减少接面的漏电 流。
以上所述的实施例仅用于说明本发明的技术思想及特点，其目的在使本领域内的技术人 员能够了解本发明的内容并据以实施，当不能仅以本实施例来限定本发明的专利范围，即凡 依本发明所揭示的精神所作的同等变化或修饰，仍落在本发明的专利范围内。
权利要求
1、 一种具有双离子注入的PMOS结构，其特征在于包括一N型半导体基底；一栅极氧化层，其位于该N型半导体基底上；一多晶硅栅极，其位于该栅极氧化层上；一源/漏极，其位于该N型半导体基底内并分别位于该多晶硅栅极之两侧，而该源/漏极由较深的硼离子掺杂区与其内较浅的氟化硼离子掺杂区所组成。
2、 根据权利要求1所述的具有双离子注入的PM0S结构，其特征在于还包括位于该多晶硅 栅极两侧的间隙物；及位于该N型半导体基底内且在该间隙物下方并在该源/漏极的侧边 的LDD掺杂区。
3、 一种具有双离子注入的PMOS结构的制造方法，其特征在于包括下列步骤提供一N型半导体基底；在该N型半导体基底上形成一栅极氧化层； 在该栅极氧化层上形成一多晶硅栅极；及以该多晶硅栅极为掩膜，对该N型半导体基底进行第一次离子注入，注入硼离子而形成硼 离子掺杂区，之后进行第二次离子注入，注入氟化硼离子于该硼离子掺杂区内而形成较浅 的氟化硼离子掺杂区，此即形成一源/漏极。
4、 根据权利要求3所述的具有双离子注入的PM0S结构的制造方法，其特征在于该栅极氧化层与该多晶硅栅极的制造步骤包括 成长一氧化层于该N型半导体基底上； 沉积一多晶硅层于该氧化层上； 形成一图案化光致抗蚀涂层于该多晶硅层上；利用该图案化光致抗蚀涂层为掩膜，去除未被该图案化光致抗蚀涂层所覆盖的该多晶硅层与该氧化层；移除该图案化光致抗蚀涂层，完成该栅极氧化层与该多晶硅栅极。
5、 根据权利要求3所述的具有双离子注入的PM0S结构的制造方法，其特征在于更可在形 成该多晶硅栅极步骤后，以该多晶硅栅极为掩膜，先对该N型半导体基底进行LDD注入， 以形成浅掺杂区，之后在该多晶硅栅极的两侧形成间隙物以作为侧壁。
6、 根据权利要求5所述的具有双离子注入的PM0S结构的制造方法，其特征在于该LDD注 入可注入硼离子，形成硼离子的该浅掺杂区。
7、 根据权利要求4所述的具有双离子注入的PM0S结构的制造方法，其特征在于于形成该 源/漏极步骤后，还包括一退火步骤。
8、根据权利要求5所述的具有双离子注入的PMOS结构的制造方法，其特征在于该间隙物 的材料为二氧化硅。
全文摘要
本发明提供一种具有双离子注入的PMOS结构及其方法，其包括一N型半导体基底，一栅极氧化层，一多晶硅栅极，且有一源/漏极位于N型半导体基底内，其由较深的硼离子掺杂区与其内较浅的氟化硼离子掺杂区所组成。
文档编号H01L29/66GK101286527SQ20071003942
公开日2008年10月15日 申请日期2007年4月12日 优先权日2007年4月12日
发明者军 张 申请人:上海宏力半导体制造有限公司