闪存结构及其制造方法

文档序号:7227501阅读:282来源:国知局
专利名称:闪存结构及其制造方法
技术领域
本发明涉及一种闪存结构及其制造方法,特别涉及一种降低穿遂氧化层厚度的闪存结构 及其制造方法。
背景技术
闪存(Flash memory )是一种近年来最常见的非挥发性内存(Non-Volatile Memory; NVRAM ),虽然其具有寿命长(可重复使用千万次)、制造成本低、运用稳定等优点,因此被广 泛运用于数字相机、录音笔、拇指碟等各式电子产品上。闪存,其储存的单位称为一个基本 位(Cell),其内部组件M0S的栅极(Gate)和通道(Channel)间,比传统的只有一层氧化绝缘层 (gate oxide),又多增加了一层浮动栅(floating gate)。也因为有这一层浮动栅,使得闪 存可以运作三种模式写入、读出、抹除。当负电子被注入浮动栅时,此一cell就从数位l 被写为0,当负电子被移走后,此一cell相当于从0变为1,相当于抹l^的动作。另外随着 采用众多技术来对浮动栅注入或移走内部储存的负电荷,使得闪存可以有重复读写的特性, 并且闪存在电源中断后,依然能够保有基本位内部的数据。
图1为现有技术的结构图,它是在一半导体基底IO表面上依次形成一栅氧化层12 (隧穿 氧化层,tunneling oxide) 、 N型浮动栅极14、介电层16、控制栅极18。它是以掺杂N型离 子的多晶硅层作为浮动栅极。此种N型浮动栅极已面临尺寸上的问题。因为当其制造尺寸缩 小时,先前的闪存就无法继续保有其优异的充电与记忆能力,在这么薄的栅氧化层12层下, 要制造符合高质量的氧化层,并不容易。
为此本发明提供一种当栅氧化层尺寸縮小后却仍然具有良好优异的充电与记忆能力等特 性的闪存结构及其制造方法,以改善现有技术的缺点。

发明内容
本发明的主要目的在于,提供一种闪存结构及其制造方法,其利用P型多晶硅层作为浮 动栅极,可降低隧穿氧化层的厚度。
本发明的另一目的在于,提供一种闪存结构及其制造方法,其利用P型多晶硅层作为浮 动栅极,使所需的费米能级更低。
本发明提出一种闪存结构及其制造方法,其于一半导体基底表面上依次形成一栅氧化层、 P型浮动栅极、介电层、控制栅极;利用P型多晶硅层做为浮动栅极的闪存,相较于先前技术利用N型多晶硅层做为浮动栅极的闪存,本发明的隧穿氧化层的厚度更薄,所需的费米能 级更低。
以下结合附图及实施例进一步说明本发明。


图1为现有技术的闪存的结构示意图。 图2为本发明的闪存的结构示意图。
图3 (A)至图3 (B)为本发明闪存制造方法实施例示意图。 图4为N型浮动栅极与P型浮动栅极所需的纳米能阶示意图。 图5 (A)至图5 (D)为本发明闪存制造方法实施例示意图。 标号说明
10半导体基底
14 N型浮动栅极
18控制栅极
22栅氧化层
26介电层
30氮化硅区块
12栅氧化层 16介电层 20基底
24P型浮动栅极 28控制栅极
具体实施例方式
图2为本发明实施例的结构图,其在一半导体基底20表面上依次形成一栅氧化层22 (隧 穿氧化层,tunneling oxide) 、 P型浮动栅极24、介电层26、控制栅极28。闪存结构的形成 步骤如下
提供一半导体基底20,在基底20表面形成一栅氧化层22、 P型浮动栅极24、介电层26、 控制栅极28,如图3(A)所示;利用光刻刻蚀成氮化硅区块30,如图3(B)所示;并利用非等 向刻蚀技术去除露出的控制栅极28、介电层26、 P型浮动栅极24、栅氧化层22;如此即完成 如图2所示的闪存组件构造。
其制作方式如下首先可提供一半导体基底32,在基底32表面形成一栅氧化层34及氮 化硅层36,如图5(A)所示,利用光刻刻蚀成氮化硅区块36,并去除露出的栅氧化层34;依 次在基底32上形成一隧穿氧化层38及浮动栅极层40,利用非等向刻蚀技术形成围绕该氮化 硅区块36的一环绕型多晶硅间壁隙结构的P型浮动栅极40,如图5(B)所示;于半导体基底 32内以离子注入形成一源极42及漏极44;移除该氮化硅区块36;然后在P型浮动栅极40及露出的基底32表面形成一如图5(C)所示的绝缘介电层36;在绝缘介电层36表面再沉积一多 晶硅层,经刻蚀后形成一控制栅极38,如图5(D)所示,如此即完成一闪存组件构造。
以P型多晶硅层作为浮动栅极的闪存内的浮动栅极,利用P型多晶硅层作为浮动栅极, 可降低隧穿氧化层的厚度,并可使所需的费米能级更低,如图4所示,为N型浮动栅极与P 型浮动栅极所需的纳米能阶示意图;由图4中可以发现,P型浮动栅极相较于N型浮动栅极, 所需的费米能级更低。
其中,本发明采用介电特性良好的氧化物-氮化物-氧化物(0N0)层或氮化物-氧化物(NO) 层作为绝缘介电层,故可得到较佳的介电特性及厚度控制,除此之外,绝缘介电层的材料亦 可由氧化物、氮化物、两者之组合物或其它介电材料所构成。
以上所述的实施例仅用于说明本发明的技术思想及特点,其目的在使本领域内的技术人 员能够了解本发明的内容并据以实施,当不能仅以本实施例来限定本发明的专利范围,即凡 依本发明所揭示的精神所作的同等变化或修饰,仍落在本发明的专利范围内。
权利要求
1、 一种闪存组件的构造,其特征在于包括一半导体基底,其内设有多个离子掺杂区域,以分别作为源极及漏极,且在该基底表面已形成有一氧化层;一浮动栅极,其覆迭于该源极和漏极之间的该半导体基底上,并以该氧化层将源极和漏极隔离;一绝缘介电层,位于该浮动栅极表面与露出的该氧化层表面;以及一控制栅极,其迭设于该绝缘介电层的表面而覆盖住该尖角结构;该浮动栅极为一降低隧穿效应作用的P型多晶硅层。
2、 根据权利要求1所述的闪存组件的构造,其特征在于该浮动栅极是以非等向性刻蚀 工艺完成的浮动栅极。
3、 根据权利要求1所述的闪存组件的构造,其特征在于该绝缘介电层为一包含氧化物 -氮化物-氧化物(0N0)或包含氮化物-氧化物(N0)的介电层构造。
4、 根据权利要求1所述的闪存组件的构造,其特征在于该绝缘介电层为氧化物或者氮 化物或者氧化物与氮化物两者的组合物。
5、 一种闪存组件的制造方法,其特征在于包括下列步骤 提供一已定义有有源区域的半导体基底,并在该基底表面沉积一氧化层; 在该氧化层表面形成一已定义的图案化第一介电层,以露出该有源区域; 沉积一 P型多晶硅层于该基底上,以覆盖该有源区域及该第一介电层; 在该P型多晶硅层表面沉积一第二介电层;对该第二介电层进行非等向性刻蚀,以在该P型多晶硅层突起处形成介电间隙物; 以该介电间隙物为掩膜,对该P型多晶硅层进行刻蚀,使其在该第一介电层间的有源区域内形成多晶硅间隙壁,以作为浮动栅极,接着再去除该第一介电层; 对该基底进行离子注入,以形成源极和漏极的离子掺杂区域; 在该基底上沉积一绝缘介电层,覆盖该多晶硅间隙物与该氧化层;以及 在该绝缘介电层上形成一已定义的第一多晶硅层,以作为控制栅极,且该第一多晶硅层覆盖于该P型多晶硅间隙物上。
6、 根据权利要求5所述的闪存组件的制造方法,其特征在于该第一介电层为氧化物或 者氮化物或者氧化物与氮化物的组合物。
7、 根据权利要求5所述的闪存组件的制造方法,其特征在于该第二介电层为氧化物或 者氮化物或者氧化物与氮化物的组合物。
8、 根据权利要求5所述的闪存组件的制造方法,其特征在于该已定义的图案化第一介电层是以一图案化光刻胶为掩膜所形成的。
9、 根据权利要求5所述的闪存组件的制造方法,其特征在于该绝缘介电层为一包含氧化物-氮化物-氧化物(0N0)或一包含氮化物-氧化物(N0)的介电层构造。
10、 根据权利要求5所述的闪存组件的制造方法,其特征在于该绝缘介电层为氧化物 或者氮化物或者氧化物与氮化物的组合物。
11、 根据权利要求5所述的闪存组件的制造方法,其特征在于该蚀该P型多晶硅层的工艺为非等向性刻蚀工艺。
12、 根据权利要求5所述的闪存组件的制造方法,其特征在于该已定义的第一多晶硅层是以一图案化光刻胶为掩膜所形成的。
13、 根据权利要求5所述的闪存组件的制造方法,其特征在于该离子掺杂区域为N型或p型的杂质掺杂区域。
14、 根据权利要求5所述的闪存组件的制造方法,其特征在于在去除该第一介电层的步骤时,同时去除该介电间隙物。
全文摘要
本发明提供一种闪存结构及其制造方法,其在一半导体基底表面利用介电间隙物来形成一P型多晶硅层做为浮动栅极;再于其上形成一绝缘介电层及一控制栅极,且该控制栅极覆盖该P型浮动栅极,以完成一闪存组件的构造。本发明能降低费米能级,维持电性的质量的条件下,可有效降低隧穿氧化层(tunneling oxide)厚度。
文档编号H01L29/788GK101286513SQ20071003943
公开日2008年10月15日 申请日期2007年4月12日 优先权日2007年4月12日
发明者军 张 申请人:上海宏力半导体制造有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1