单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的方法

文档序号:7227504
专利名称:单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的方法
技术领域
本发明涉及一种在半导体工艺中以氧化硅层作为遮蔽/阻挡层的工艺方法,特别涉及一种 单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的方法。
背景技术
在半导体工艺中,氧化硅经常扮演离子植入的遮蔽层(ion i卿lant screen film)或者 是金属硅化物阻挡层等角色。而扮演源极/漏极离子植入的遮蔽层的氧化硅层一般系采用化学 气相沉积法所制得氧化物或者是氮化硅间隙壁刻蚀过程中所剩下的氧化层。但氮化硅间隙壁 刻蚀所剩下的氧化层往往因为经过严重的刻蚀损伤与厚度因素,导致后续剥离作为离子植入 遮蔽层的光刻胶层的工艺步骤随着半导体组件进入深亚微米(de印submicron)阶段后变的相 当地困难。因此采用化学气相沉积法来制得氧化物的工艺方法渐渐成为制作遮蔽/阻挡层的主 流。
请参阅图1,其为现今利用化学气相沉积法来制得源/漏极掺杂遮蔽层与金属硅化物阻挡 层的工艺流程示意图。首先如步骤S1,提供一其上已具有栅极结构与STI隔离结构的半导体 基底,其中部分栅极结构已完成源极/漏极的浅离子掺杂,于该半导体基底上利用化学气相沉 积法形成一作为高浓度离子植入遮蔽层的第一氧化层;接着如步骤S2所示,进行N型或者P 型源极/漏极高浓度离子掺杂工艺;随后如步骤S3所示,再于该第一氧化层上在利用化学气 相沉积法沉积一预定作为金属硅化物阻挡层的第二氧化层;再如步骤S4所示,对第二氧化层 进行刻蚀以定义出预形成金属硅化物的栅极位置;最后如步骤S5所示进行金属硅化物工艺。
但是这样的工艺方式,需要晶片往返离子植入机台、刻蚀机台间与两次化学气相沉积机 台并等候工艺的排序,更者当工艺过程越繁琐时,晶片运送过程中所接受到厂房、设备等微 污染将会越严重,相对造成成本上与产率的一大损失。
因此,本发明针对上述问题提出一种单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层 的方法,来解决上述的问题。

发明内容
本发明的主要目的在于,提供一种单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的 方法,其利用一较厚的氧化硅层来作为源/漏极掺杂遮蔽层与金属硅化物阻挡层,以有效的简 化工艺的复杂度并且降低成本,提高整体的生产力。为达上述目的,本发明提供一种单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的方 法,其包括有下列步骤提供一半导体基底,其内形成有多个隔离区域与栅极结构,且部分 栅极结构的源极/漏极形成有浅离子掺杂区;在半导体基底上形成一氧化硅层;以氧化硅层为 遮蔽层,在具有浅离子掺杂区的栅极结构的源极/漏极形成重离子掺杂区;对该氧化硅层进行 刻蚀,以定亦出欲形成金属硅化物的半导体基底位置;以及对半导体基底进行金属硅化物工 艺,以在自剩余氧化硅层所暴露出的栅极结构与源极/漏极区域形成金属硅化物。
本发明可达到有效的降低工艺成本,进而提高产能效果。
以下结合附图及实施例进一步说明本发明。


图1为现有形成高浓度离子掺杂区域与金属硅化物的工艺步骤流程图。
图2 (a)至图2 (f)为本发明的各步骤构造剖视图。
标号说明
IO半导体基底
12浅沟槽隔离区域
14栅极氧化层
16多晶硅层
18栅极结构
20浅离子掺杂区域
22间隙壁
24氧化硅层
25剩余氧化层
26重离子掺杂区
28图案化光致抗蚀涂层
30金属层
32金属硅化物
具体实施例方式
一种单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的方法,以简化现今需沉积两次 氧化硅层以分别作为源/漏极掺杂遮蔽氧化层与金属硅化物掩膜氧化层的工艺。首先,请先参阅图2 (a)所示,先提供一半导体基底10,该半导体基底10上具有多个 用以隔绝半导体基底10中的主动组件及被动组件的浅沟槽隔离区域(shallow trench isolation, STI) 12,与一包含栅极氧化层14、间隙壁22及位于栅极氧化层14上方之多晶 硅层16的栅极结构18、 18',其中部分栅极结构18的源极/漏极区已形成浅离子掺杂区域 20、 20,。
接着,如图2 (b)所示,于半导体基底10上沉积一厚度较厚的氧化层24,以作为后续 高浓度源/漏极掺杂遮蔽层,然后,对半导体基底10进行一高浓度离子植入工艺,以在源/漏 极区域形成重离子掺杂区26、 26,。而该氧化层24的厚度可为200 500A。
随后,如图2(c)所示,于半导体基底10上形成一图案化光致抗蚀涂层28,以定义出 欲形成金属硅化物的半导体基底10位置。以图案化光层28为掩膜进行刻蚀,移除欲形成金 属硅化物的半导体基底10上的氧化硅层24,如图2 (d)所示,以暴露出欲形成金属硅化物 的栅极结构18与源/漏极处的半导体基底10。接着,移除图案化光致抗蚀涂层28,而以剩余 的氧化硅层25作为金属硅化物掩膜氧化层来进行金属硅化物工艺,其工艺步骤为于半导体基 底上沉积一材料为钛(Ti)、钴(Co)或镍(Ni)的金属层30,如图2 (e)所示;然后通过 快速热退火(rapid thermal anneal, RTA)处理,使金属和硅或多晶硅反应成为金属硅化物 (silicide),该金属硅化物为C49结晶相。此时因为栅极间隙壁22与氧化硅为绝缘材料, 因此间隙壁22及被剩余氧化硅层25覆盖的半导体基底10部分并不会产生金属硅化物。
随后,以氨水(NH40H)、双氧水(H202)、水或者硫酸(H2S04)、双氧水(H202)之混合 液对金属层30进行湿式刻蚀,以去除未反应成金属硅化物32的金属层30,而形成如图2 (f) 所示的于栅极结构18与源极/漏极表面(20、 20' 、 26、 26')形成数个金属硅化物32。
此外,如果有需要,可以对半导体基底10作第二次快速热退火,使电阻再降低成为硅化 钛的C54晶相。
综上所述,本发明为一种单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的方法,其 有效解决了现有在高浓度离子掺杂需化学气相沉积一离子植入遮蔽氧化层与于金属硅化物形 成时需沉积一金属硅化物阻挡层的两次氧化物工艺步骤,进而以一厚度较厚的氧化物层来同 时作为遮蔽层与阻挡层,大幅度的縮减了半导体工艺站点的往返,降低因工艺繁琐需可能产 生的污染与工艺失效,大幅度的提升产能。
以上所述的实施例仅用于说明本发明的技术思想及特点,其目的在使本领域内的技术人 员能够了解本发明的内容并据以实施,当不能仅以本实施例来限定本发明的专利范围,即凡 依本发明所揭示的精神所作的同等变化或修饰,仍落在本发明的专利范围内。
权利要求
1、 一种单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的方法,其特征在于包括以下步骤提供一半导体基底,其内形成有多个隔离区域与具有间隙壁的栅极结构,且部分该栅极结构的源极/漏极形成有浅离子掺杂区;在该半导体基底上形成一氧化硅层;以该氧化硅层为遮蔽层,对该具有浅离子掺杂区的栅极结构进行高浓度离子植入工艺,以在源极/漏极形成重离子掺杂区;对该氧化硅层进行刻蚀,以形成一金属硅化物阻挡层;对该半导体基底进行金属硅化物工艺,以在自该金属硅化物掩膜氧化层所暴露出的该栅极结构与该源极/漏极区域形成金属硅化物。
2、 根据权利要求1所述的单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的方法,其 特征在于该氧化硅层是利用化学气相沉积所制得。
3、 根据权利要求1所述的单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的方法,其 特征在于该氧化硅层的厚度为200 500A。'
4、 根据权利要求1所述的单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的方法,其 特征在于该金属硅化物的工艺包括下列步骤于该半导体基底上形成一金属层;对该半导体基底进行一快速热退火处理,以形成金属硅化物; 移除未反应的该金属层。
5、 根据权利要求4所述的单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的方法,其 特征在于移除未反应的该金属层后,可对该半导体基底作第二次快速热退火,以降低该金 属硅化物的电阻值。
6、 根据权利要求4所述的单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的方法,其特征在于该移除未反应的该金属层的步骤利用湿式刻蚀法。
7、 根据权利要求4所述的单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的方法,其 特征在于该金属层的材料为钛、钴或镍。
全文摘要
本发明提供一种单一氧化硅层作为掺杂遮蔽层与金属硅化物阻挡层的方法,其利用一厚度较大的氧化硅层来作为源极/漏极掺杂时的遮蔽层,随后通过对此一厚度较大的氧化硅层进行刻蚀以形成金属硅化物时的阻挡层,而达到有效的降低工艺成本并提高产能。
文档编号H01L21/336GK101286476SQ20071003943
公开日2008年10月15日 申请日期2007年4月12日 优先权日2007年4月12日
发明者孔蔚然, 毅 柳 申请人:上海宏力半导体制造有限公司
再多了解一些
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1