有源驱动有机电致发光显示屏中多晶硅tft阵列的制作方法

专利名称：有源驱动有机电致发光显示屏中多晶硅tft阵列的制作方法
技术领域：
本发明属于平板显示驱动技术领域，具体涉及一种有源驱动有机电致发光显 示屏(OLED)中多晶硅(Poly-Si)TFT阵列的制作方法。
背景技术：
有机电致发光显示屏(OLEDs)以低功耗、超轻薄、色彩鲜艳、宽视角、 自发光、低成本、高亮度、可弯曲及在低温条件下能够正常工作等优越性能近年 来成为平板显示技术领域内人们关注的热点。有机发光显示屏依据其驱动方式的不同又可分为无源(Passive Matrix, PMOLED)和有源(Active Matrix, AMOLED)两种类型。有源驱动显示屏的 每个像素除了具有发光材料本身以外，还在其衬底上集成了多个薄膜晶体管(TFT)，用来驱动发光点阵，从而能在整个帧周期内，提供持续的工作信号， 克服了使用占空比小的脉冲信号带来的问题，也不存在细长电极条带来的不均匀 性问题，有利于实现大面积、高分辨率的显示。应用于AMOLED的TFT主要分为P-Si TFT和a-Si TFT两种形式。a-Si TFT 具有制作工艺简单，制备温度低，电流开关性能好等一些优点，在有源LCD和 OLED的驱动电路中得到广泛的应用。但是随着TFT-OLED的发展，尤其是高清 晰度显示时代的要求，a-SiTFT的缺点逐渐变得尖锐起来，其驱动能力难以满足 大屏幕显示的要求，同时对于那些小尺寸的应用场合，a-Si TFT的载流子迁移率 不足于1cm2/V'S，而N沟道Poly-Si TFT的载流子迁移率为10 150 cm2/V-S， 为了给OLED提供足够高的工作电流，单元像素中的驱动管的宽长比必须足够大(300/6以上)，并且C存电容也很大，以维持驱动管在整个帧周期中导通，这样， 通常很难获得较大的开口率的TFT器件，另外延迟时间变长，也不宜于实现大面 积显示。而多晶硅TFT由于其迁移率高，响应速度快，图像数据写入时间短，易 于实现大面积的视频显示。另外，多晶硅还具有光敏性差，工作稳定；透明性好， 工艺上可实现自对准；周边驱动电路与显示区可以实现集成一体化等特点，解决 了a-Si TFT-AMOLED技术中引线过多、难以自动检测等一系列问题，使得 Poly-SiTFT在TFT-OLED中的应用中展现出了诱人的前景。鉴于上述优点，P-SiTFT己成为目前国际上有机显示领域研究的焦点。目前，可以通过快速退火(RTA: rapid-thermal annealing)、准分子激
光晶化(ELC: excimer laser crystallization)和固相晶化(SPC:solid-phase crystallization)等多种技术途径获得大晶粒的多晶硅材料。RTA是一个高温过 程，而且材料缺陷度较高；ELC是低温制备技术，而且用这种方法制备的多晶硅 材料缺陷密度较低，但是制备过程复杂，设备昂贵；SPC技术成本较低，但是 其缺陷度较高；金属诱导(MIC: metal-induced crystallization)技术可在低 温工艺下制备出高性能的多晶硅TFT。制备多晶硅薄膜晶体管阵列的工艺复杂，成本很高，通常制作多晶硅TFT 阵列都要进行六次光刻以上，光刻次数越多，成功制作多晶硅TFT的难度越大， 因此研究减少光刻次数制作多晶硅阵列的方法是一项极具实际意义的工作。制作阵列不同于制作单管TFT，涉及到引线互连的问题，给减少光刻版次带 来不便，同时电容下极板的掺杂问题也需要解决。发明内容本发明的目的是结合TFT和OLED的制作工艺，提供一种切实可行的通过减 少光刻次数制备有源驱动有机电致发光显示屏中多晶硅TFT阵列的制作方法。多晶硅TFT阵列的制备工艺比较复杂，通常都要光刻六次以上，以韩国首尔 大学的制作工艺为例，他们提出的金属侧向诱导工艺制作全P沟道Poly-Si TFT 阵列，共六次光刻，其工艺的主要步骤如下參在玻璃基底上，生长Si02 (300A);* 生长a-Si层500A;*光刻a-Si(第一版，ACT),形成Si岛； *沉积栅氧化层SiO21000A; *溅射栅金属Mo3000A;*利用金属侧向诱导技术，在一定的条件下，使a-Si转化为Poly-Si;*光刻栅金属(第二版，GAT);*离子注入形成P型TFT;*沉积SiO2 4000A;*光刻过孔(第三版，CNT);* 溅射Nletal Wlo6000A;*光刻MetalWlo (第四版，MET),作为源漏金属电极；*生长ITO;争光刻ITO (第五版，ITO)。* 生长有机绝缘层Organic Insulator Resin 2.2|jm;* 光刻lnsulator Resin (第六版，VIA);本发明针对以上问题，提出一套可行的技术方案，该技术的核心内容是其先是在适合的玻璃衬底上通过wnc技术制备低温多晶硅薄膜晶体管；再将低温多晶硅作为OLED的阳极，形成显示阵列。本专利通过利用掺杂多晶硅做OLED的 阳极的技术，并利用掺杂的多晶硅作为显示驱动阵列的短线互连，同时通过应用 TFT工作原理，将电容上极板打开窗口，对电容下极板部分掺杂，从而解决了非 掺杂多晶硅不能快速充电的问题。如果采用全P沟道的TFT实现显示驱动阵列， 整个工艺过程只需要4次光刻，与通常的Poly-Si TFT工艺过程相比减少2次以 上。本专利所述方法其首先制作多晶硅薄膜，然后光刻形成TFT区、电容下极板 区、有机电致发光二极管的阳极区和重掺杂多晶硅连线区；制作栅绝缘层之后光 刻过孔，用于连接多晶硅和栅金属；再溅射栅金属，光刻栅金属，形成将栅金属 层和金属连线，同时给电容下极版掺杂区开出掺杂窗口，之后再利用自对准进行 掺杂，对TFT的源漏区，多晶硅短线互连区，电容下极板需要掺杂区进行重(BH3) P型掺杂；最后制备绝缘层、发光窗口、 OLED发光层。本发明所述发明方法具 有工艺简单，操作可行的优良效果。Poly-SiTFT阵列是Poly-SiTFT的单元的周期性重复，因此，从工艺流程上 来讲阵列制备与单元制备是完全相同的，唯一不同的是mask的形状不同。本专利以由两个薄膜晶体管(TFT) T1、 T2，电容Cs、 OLED像素单元组 成的单元驱动电路(如图4所示)为例，对本专利所述的OLED有源Poly-SiTFT 驱动阵列的金属诱导制备方法进行说明。其中，薄膜晶体管T1的作为开关管，控制单个像素是否开启，其栅电极与Vsel连接，源区与Vdata连接，漏区与薄膜 晶体管T2的栅电极和存储电容Cs连接，T2作为驱动管，控制流过OLED的电流， 其栅电极连接T1的漏区和存储电容Cs，源区連接Vdd，漏区连接OLED，当Vsel 信号使得T1开启，同时Vdata输入相应的电压信号，该电压一方面使得T2开启' 电流流过OLED，另一方面存在存储电容上，使得该信号在整个帧周期基本维持 不变，保证T2开启，OLED持续发光。本发明的工艺流程如下(1).将退火的玻璃基片(通常是玻璃，也可以是其它基片，如石英，或是硅) 7湿法清洗后氮气吹干，在其上用PECVD法沉积300—500nm低温氧化 硅(LTO: low temperature oxide)，作为衬底缓冲层5，用以阻挡玻 璃基片中的杂质；
(2) .沉积40 80mn本征的非晶硅(a-Si)薄膜14;(3) .沉积50 60nmSiNx绝缘层15;(4) .溅射20 50A的Ni金属诱导层16;(5) .在退火炉中退火，在Ni金属的诱导下实现a-Si非晶硅层14转化为Poly-Si多晶硅层34,之后清除Poly-Si多晶硅层34上的SiNx层15和Ni 金属诱导层16;由于一部分Ni金属诱导离子通过SiNx层进入到a-Si层 中，从而在退火条件下实现了a-Si非晶硅层14向Poly-Si多晶硅层34的转化；(6) .光刻(mask1) Poly-Si多晶硅层34，形成单元像素驱动电路中有机薄膜晶体管T1的有源区(包括源区、漏区及源区与漏区中间的沟道区) 17、 T2的有源区(包括源区、漏区及源区与漏区中间的沟道区)27、电容CS下极板区18、发光二极管阳极区20、 Vdata的多晶硅连线区19和VoD的多晶硅连线区29，其中T1的漏区(形状和位置与P型离子掺杂后 的4012相同)与电容下极板区18为一体结构，T2的漏区(形状和位置 与P型离子掺杂后的4022相同)与发光二极管OLED的阳极区20为一体结构；Vdata多晶硅连线区19与晶体管T1的源区(形状和位置与掺杂后 的4011相同)为一体结构，而VoD多晶硅连线区29相对其它区域独立；(7) .沉积60 100nm氮化硅(SiNx)作为栅绝缘层21,作为晶体管栅电极与源漏区间的绝缘层，同时也可作为电容Cs上下极板间、金属层23与 Poly-Si多晶硅层34间的绝缘层使用；(8) .光刻(mask2)氮化硅(SiNx)栅绝缘层21，形成多个过孔22;(9) .用磁控溅射的方法制备200 300nm金属层23，多个过孔22经溅射金属层23后形成多个金属过孔24，用以实现金属层23及Poly-Si多晶硅层34 间的引线互连；(10) .光刻(mask3)金属层23,形成金属引线V^，分立的Vd油、Vdd金属引线及晶体管T1的栅电极201、晶体管T2的栅电极202、电容上极板9， 同时给电容下极板区18留出一个或多个(一般为2~6个，要求工艺上能 够实现并且有利于离子注入)的掺杂窗口32，最后将金属引线、栅电 极、电容上极板区以外的氮化硅绝缘层21刻蚀掉，从而在Poly-Si多晶 硅层34上露出未惨杂的晶体管T1的源漏区(形状、位置与掺杂后的401 相同)、T2源的源漏区(形状、位置与掺杂后的402相同)、电容Cs下 极板掺杂区(形状、位置与掺杂后的12相同)、发光二极管阳极区20;(11) .对上述步骤露出的Poly-Si多晶硅层进行P型离子注入，从而获得重掺
杂的晶体管T1的源漏区401 (其中源区4011、漏区4012X T2的源漏区 402 (其中源区4021、漏区4022)、电容Cs下极板掺杂区12、 OLED阳 极掺杂区13，然后在500。C、氮气下处理3 5h完成掺杂杂质的活化过 程，最后进行H钝化；(12) .沉积500 700nm的LTO作为绝缘层1;(13) .光刻绝缘层1 (mask4)，形成发光区窗口25;(14) .在发光区窗口25制作OLED发光器件层8，从而利用金属诱导法完成P-SiTFT驱动OLED像素的单元电路的制备。上述歩骤(2)所述的沉积方法是LPCVD或PECVD法，其工艺条件是衬底温 度420 500。C，压力0.1 0.5Torr， SiKU流量30 60 sccm， H2流量60-300sccm;上述步骤(3)所述的沉积方法是PECVD法，其工艺条件是采用SiH4和NH3混 合气，混合气中SiH4与NH3的体积比是4: 1,衬底温度为280 30(TC，反应室压 力20 40Pa;上述步骤(4)中溅射的工艺条件是衬底温度为110-150'C，本底真空为 1x104~3x104Pa，溅射时反应室压力为0.05 0.2Pa;上述步骤(5)中退火的工艺条件是于500 560。C、氮气气氛下退火15~20小时；之后用稀盐酸清除残留的Ni，最后采用等离子体刻蚀工艺在CF4气氛下刻蚀掉SiNx层；上述步骤(7)中所述沉积栅极绝缘层21是PECVD法，其工艺条件是采用SiH4 和NH3和N2的混合气，衬底温度约270 280。C，反应室压力30 40Pa，气体流量 NH3(110~120sccm): N2(500~600sccm>: SiH4(20~30sccm>;上述歩骤(9)中所述的金属层23可以是钼等金属或合金材料，如Wlo、 Al、 Cr 等，溅射工艺条件衬底温度为130 14(TC，本底真空为1 2x10^Pa，溅射时 反应室压力为0.1 0.2Pa;以上工艺过程的特点是第一点，OLED通常用ITO作为阳极，本发明中是 利用重掺杂的多晶硅做阳极；二点是电容下极板18工作是要快速充电'如果不 掺杂，本征多晶硅电导率较低，将不能在需要的时间内完成充电，而通常情况下 采用栅电极做掩膜的自对准工艺对TFT的源漏区进行掺杂，而上极板是与栅电极 同种材料的金属，掺杂过程中将阻挡杂质进入下极板，下极板将无法掺杂，因而 我们利用MOSTFT的工作原理，对电容下极板部分区域进行掺杂，再加上电压 后非掺杂区就有导电沟道形成，使得电容极板可以快速冲电。


图1:本发明获得的多晶硅薄膜晶体管剖面示意图； 图2:本发明获得的存储电容剖面示意图； 图3:本发明获得的发光区剖面示意图； 图4:本发明所述的单元像素等效电路图；图5 (a): Poly-Si多晶硅硅岛光刻版图；图5 (b):过孔光刻版图； 图5 (C):金属引线光刻版图； 图5 (d):离子注入效果图； 图6:本发明所述工艺步骤流程图。如图1所示，各部分名称分别为绝缘层1 (可以是低温氧化硅，氮化硅， 或是二者都有的双层结构)、金属栅电极2(可以是钼等金属或合金材料，如Mo、Al、 Cr等，也可以是多层金属材料，为下面的描述清楚起见，如图4所示，进一 步详细标记为T1的栅电极201， T2的栅电极202)、栅绝缘层3 (氮化硅)、晶 体管的源区和漏区4 (重掺杂的多晶硅区，为下面描述方便，如图4所示，进一 步详细标记为T1的源漏区401，其中源区4011、漏区4012; T2的源漏区402， 其中源区4021、漏区4022)、晶体管的本征多晶硅沟道区6(非掺杂的多晶硅区)、 衬底缓冲层5(可以是氧化硅，氮化硅，或是二者都有的双层结构)、玻璃衬底7。其中，栅绝缘层3即工艺步骤中所述的栅绝缘层21;工艺歩骤中所述的晶体 管T1的有源区17和晶体管T2的有源区27同为Poly-Si层，当进行P型离子注入 后，未被遮挡的Poly-Si层区域形成重掺杂的多晶硅区，标记为晶体管的源区和 漏区4，而在源区和漏区中间的区域，由于有金属栅电极2的遮挡，相应的Poly-Si 层区域没有进行P型离子注入，从而形成非掺杂的多晶硅区，标记为本征多晶硅 沟道区6;金属栅电极2 (T1的栅电极为201， T2的栅电极为202)即为工艺步骤 中所述的金属层23。如图2所示，各部分名称分别为绝缘层1 (可以是氧化硅，氮化硅，或是 二者都有的双层结构)、电容上极板9 (可以是钼等金属或合金材料，如Mo、 Al、 Cr等，也可以是多层金属材料)、电容介质层10 (氮化硅)、电容下极板掺杂区 12 (重掺杂的多晶硅区)、电容下极板本征区11 (非掺杂的多晶硅区)、衬底缓 冲层5 (可以是氧化硅，氮化硅，或是二者都有的双层结构)、玻璃衬底7。其中，电容介质层10即工艺步骤中所述的栅绝缘层21,工艺步骤中所述的 电容下极板区18的一部分区域由于注入窗口32的存在，而能够进行了P型离子注 入，从而形成重掺杂的多晶硅区，标记为电容下极板掺杂区12;而另一部分与 电容上极板9相对应的区域，由于没有掺杂窗口，不能够进行P型离子注入，从 而形成非掺杂的多晶硅区，标记为电容下极板本征区11，电容上极板9即为工艺 步骤中的金属层23。如图3所示，各部分名称分别为绝缘层1 (可以是氧化硅，氮化硅，或是 二者都有的双层结构)、发光二极管阳极区13 (重掺杂的多晶硅区)、衬底缓冲 层5 (可以是氧化硅，氮化硅，或是二者兼有的双层结构)、玻璃衬底7、 OLED 发光器件层8，在阳极板13上可以进行OLED多层发光器件层8的制备，其结构及 所用材料可有多种选择，从而发不同颜色的光。如图4所示，为单元像素电路图，其由两个薄膜晶体管(TFT) T1、 T2，电 容Cs、 OLED像素单元构成。T1的作为开关管，控制单个像素是否开启，其栅 电极201连接引线Vsel，其源区4011连接Vdata,其漏区4012连接T2的栅电极201 和存储电容Cs的下极板12， T2作为驱动管，控制流过OLED的电流，其源区4021 逢接Vdd，漏区4022连接OLED的阳极板13，电容Cs上极板9与VDD连接。当Vse1信号使得T1开启，同时Vdata输入相应的电压信号，该电压一方面使得T2开启，使电流流过OLED，另一方面存在存储电容上，使得该信号在整个帧周期基本维持不变，保证T2开启，OLED持续发光。其中Vdata是根据要显示的灰阶而定的脉冲电压信号，VDD是恒定的直流电压源，Vse1是保证T1管开启和关闭的脉冲电 压(方波)信号。图5为单元像素版图。如图5 (a)、图5 (d)所示，经过P型离子注入后，在 Poly-Si多晶硅有源区17和有源区27的上面，分别形成两个TFT薄膜晶体管T1和 T2，其结构如图1所示。T1的源漏区401 (其中源区4011、漏区4012)，栅电极 201， T2的源漏区402 (其中源区4021、漏区4022)、栅电极202，源漏区401和源漏区402均是P型离子注入后形成的重掺杂的多晶硅区。在电容Cs区域18上形 成一个存储电容，其结构如图2所示；在OLED区20上形成发光区阳极板13，其 结构如图3所示。如图5(a)所示，是在退火炉中进行a-Si非晶硅层14转化为Poly-Si多晶硅层 34后进行光刻(mask1)的版图示意图，对应工艺步骤(6)。如图5 (b)所示， 对应工艺步骤(8)，其是对氮化硅层21进行光刻(mask2)，按照设计的过孔的 位置，刻去相应的氮化硅层21，露出下面的Poly-Si层。如图5 (c)所示，对 应工艺步骤(10)，其是按照图4电路图的连线关系，在金属层23上刻出(mask3) 金属引线Vdata、 Vse1、 VDD，再刻出T1、 T2的栅电极201、 202，以及电容Cs的
上极板9，在上极板9上刻出2个平行排列的下极板的掺杂窗口32，刻去金属引线、 栅电极及电容上极板以外氮化硅层，则其余区域的Poly-Si层34就完全露了出来。 如图5 (d)所示，对应工艺步骤(11),进行P型离子注入，从而完成T1、 T2源 漏区、Cs下极板掺杂区、OLED阳极板区13的制作，源漏区401不包括栅电极区 201 (或其间的沟道区)，源漏区402不包括栅电极区202 (或其间的沟道区)。如图6 (F)所示，对应工艺步骤(6)，对Poly-Si层34进行第一次光刻后 (mask1)形成硅岛，这其中包括晶体管的有源区17、 27，电容下极板区18， 多晶硅连线区19、 29， OLED阳极区20，这几个区域的排列如图5 (a)所示， 在这里分开画出，仅是进行示意，以期能够说明此步骤的内容。24为溅射金属 后的过孔，其与溅射的金属材料相同，且与金属层23为一体结构。
具体实施方式
实施例1:(1) 在经过退火的100mm Corning 1737玻璃基片7上，用有机溶剂如甲苯， 丙酮，乙醇超声清洗，清洗后，氮枪吹干，PECVD法(正硅酸乙酯(TEOS， Tetra-Ethyl-Ortho-Silicate)分解，衬底温度为350 。C)沉积500nm的 低温氧化硅(LTO: low temperature oxide)缓冲层5，用以阻挡玻璃 中杂质；(2) PECVD法沉积60nm本征的非晶硅(a-Si)层14，衬底温度200。C，本底 真空2x10 a，反应室压力80pa， SiH4流量40 sccm;(3) PECVD法沉积60nm SiNx绝缘层15，采用SiH4和NH3混合气，衬底温度 27(TC，反应室压力30Pa;(4) 溅射30A诱导金属(Ni)层16，衬底温度为13(TC，本底真空为2x10"Va， 溅射时反应室压力为0.1Pa;然后在退火炉中于560。C、氮气气氛下，退 火20小时完成a-Si非晶硅层14转化为Poly-Si多晶硅层34的过程(退火前非晶硅，退火后多晶硅)，之后用稀盐酸清除残留的Ni，最后采 用等离子体刻蚀工艺在CF4气氛下刻蚀掉SiNx层，露出Poly-Si 34;(5) 光刻Poly-Si层34 (采用的光致抗蚀剂是ShipleyS1818型正胶，厚度约 0.4pm，显影则采用了浓度为5%。的NaOH溶液。)形成硅岛(mask 1 )， 如附图5 (a)，这一步光刻形成薄膜晶体管T1的有源区17、 T2的有源区 27，电容Cs的下极板区18，发光二极管(OLED)的阳极区20和Vdata多 晶硅连线区19， VoD多晶硅连线区29,其中T1的漏区(形状和位置与掺杂 后的4012相同)与电容下极板区"!8为一体结构，T2的漏区(形状和位置
与掺杂后的4022相同)与发光二极管OLED的阳极区20为一体结构；Vdate 多晶硅连线区19与晶体管T1的源区(形状和位置与掺杂后的4011相同)为一体结构，而VDD多晶硅连线区29相对其它区域独立；(6) 在光刻后的Poly-Si多晶硅层34上，用PECVD法沉积80nm氮化硅绝 缘层21，采用SiH4和NH3混合气，衬底温度27(TC,反应室压力30Pa，流 速NH3(120sccm): N2(600sccm): SiH4(30sccm);(7) 对氮化硅绝缘层21进行光刻(采用的光致抗蚀剂是Shipley S1818型正 胶，厚度约0.4pm，显影则采用了浓度为5。/。。的NaOH溶液)，形成连接 Poly-Si层34和金属Cr层23 (金属Cr层23在下面的步骤中提及)的过孔 22 (mask2，分另術记为2201、 2202、 2203、 2204、 2205、 2206、 2207、 2208、 2209进行金属溅射后的过孔中填充了金属，分别标记为2401、 2402、 2403、 2404、 2405、 2406、 2407、 2408、 2409)，艮卩通过光亥'j 将对应过孔区域的氮化硅绝缘层21刻掉，露出下面的Poly-Si多晶硅层 34，当下一步进行金属的溅射时，金属材料便填充了过孔，从而实现上 层金属层23与下层Poly-Si多晶硅层34的导电连接，过孔的位置见图5(b) 中的黑色框部分；(8) 用磁控溅射的方法沉积300nm金属Cr层23，衬底温度为13(TC，本底 真空为2xl0，a，溅射时反应室压力为0.1Pa;(9) 根据图5 (c)所示的单元像素电路版图对金属Cr层23和绝缘层21进行光 刻(mask3，采用的光致抗蚀剂是Shipley S1818型正胶，厚度约0.4nm， 显影则采用了浓度为5。/。。的NaOH溶液。)金属Cr层23采用浓硫酸10L: H20化K2Cr2CM重铬酸钾)500g进行光刻和腐蚀，从而形成如图4所示的金属引线Vdata、 Vdd和Vs^，由于在金 属层23上金属引线VsM的存在，因此，在V^引线两侧的Vdata引线要通过 金属过孔2401、重掺杂的Vdata多晶硅连线区19 (其掺杂是通过下面的P 型离子注入工序完成)、金属过孔2402实现电连接；在Vs^引线两侧的VoD弓l线通过金属过孔2403、重掺杂的VoD多晶硅连线区29 (其掺杂是通过下 面的P型离子注入工序完成)、金属过孔2404实现电连接，在金属引线和 Poly-Si层34间有氮化硅绝缘层21;在图5 (c)，已经不能够看到过孔了， 黑色框仅是为了表明过孔的位置；同时给电容Cs下极板18留出多个掺杂 窗口32;通过这步光刻，同时得到两个薄膜晶体管T1的栅电极201、 T2的栅电 极202、电容Cs上极板9;晶体管T2的栅电极202通过金属过孔2405与下 层的电容Cs的下极板18电连接，对应图4中的A点；晶体管T2的源区4021 通过金属过孔2406、 2407、 2408、 2409与电容Cs的上极板9电连接，VDD 引线与电容Cs上极板为一体结构，对应图4中的B点；最后将金属引线区、晶体管栅电极、电容上极板以外的氮化硅绝缘层 21刻蚀掉，露出下面的Poly-Si层34;(10) 以40keV能量、4"0"/cn^的剂量完成P型离子注入(采用3。/。-BH3气体， 室温)，未被金属栅电极201、 202遮住的TFT源漏区(形状、位置与掺杂 后的401， 402相同)、通过掺杂窗口32露出的电容下极板区18、 OLED阳 极区20的Poly-Si多晶硅层34实现了离子注入，从而获得重掺杂的晶体管 T1的源漏区401， T2的源漏区402、电容Cs下极板掺杂区12、 OLED阳极掺杂区13;最后在50ITC、氮气下3h完成掺杂杂质的活化过程，最后进行H钝化， 以获得较好的TFT性能；(11) 同步骤(1)的工艺条件，沉积500nm的LTO作为绝缘层1;(12) 光刻(mask4)形成发光区窗口25;(13) 制作OLED发光器件层8。4，4，，4，"'-tris ( /V-3-methylphenyl-W-phenyl-amino ) -tri-phenyiamine (/T7-WITDATA)掺杂2，3，5，6-tetrafluoro-7，7，8，8-tetracyano-quinodimethane (F4-TCNQ) (2 mol %)作为空穴注入层和传输层(HTL)加强孔穴注入，p-doped HTL后4，4-1).15[^/-(1-113口 1 ^1)-//-口116门乂1-31^110] biphenyl (NPB)做插入层。Tris- (8勿droxyquinoHne) aluminum (Alq3)做为绿光OLEDs的发光 层与电子传输层(ETL) . Alq3掺杂1.5 wt % 4- (dicyanomethylene) -2-t—butyN6- (1，1，7,7，-tetramethy,ju，o，idin -3-methoxy"4-y1-vinyl )"4H誦pyran(DCJTB derivative) 与3-tert-butyl-9,10-di (naphtha誦2-yl) anthracene (TBADN)掺杂2wt % 2，5，8,11-terttertbutylperylene ( TBPe )作为红光和蓝光的发光层。 2，2'，2"-(1,3,5-benzinetriyl)tris(1 -phenyM-H國benzimidazole) (TPBi)作为空 穴阻挡层和ETL.利用LiF/AI双分子层作为有效的电子注入阴极。掺杂是通过两 种不同源的材料共蒸得到的，蒸发速率通过不同的晶振监控，典型沉积速率为 有机材料(掺杂除夕卜)0.1~0,2nm/s，金属0.2~0.4師/s， LiF0.02~0.03nm/ s 。三类典型OLEDs器件结构如下.- I : p-Si/m_MTDATA:F4_TCNQ (2mol%) x (50nm) /NPB (20nm) /Alq3 :DCJTB—1.5 wt%x (30nm) /Alq3 (20nm) /LiF (1nm) /Al;II: p-Si/m_WITDATA:F4_TCNQ (2 mol %) x (50師)/NPB (10 nm) /Alq3 (50 nm) /LiF (1 nm) /Al;ffl: p-Si/m一MTDATA:F4一TCNQ (2mol%) (40 nm) /NPB (10 nm) /TBADN:TBPe (2wt%) x (20 nm) /TPBi (20 nm) /LiF (1 nm) /Al;i、 n、 m分别是红，绿，蓝器件。OLED器件结构和制备方法引自参考文献(Efficient organic light~emitting diodes using polycrystalline silicon thin films as semitransparentanode ，Zhu etal，Appl. Phys丄ett 87,083504 (2005))。本专利所述工艺，通过减少光刻版次，能达到简化工艺过程、降低成本的目 的。在整个工艺过程只有多晶硅与金属可以导电，多晶硅电阻较大，因此要使用 金属作引线，掺杂多晶硅作短线互连(通过各个金属过孔与金属引线互连的重掺 杂的多晶硅区)；而目前大面积多晶硅薄膜晶体管阵列多采用自对准工艺，这样 在不增加光刻次数的情况下电容下极板的掺杂问题也需要解决，本文采用类 IWOS结构的电容来解决这个问题。如图1所示，薄膜晶体管都采用自对准工艺；如图2和图5所示存储电容采用 MOS工作原理工作，由于本文是以全P沟道为例介绍工艺过程，所以这里也以P 型晶体管为例介绍电容工作原理，如图1所示，当栅极2与源区4之间加上适当的 负电压，就会有空穴从4区迁移到6区，形成导电沟道。同理，如图2所示，当电 容上极板9与电容下极板掺杂区12之间加上适当的负电压，也会有空穴从12区迁 移到11区，形成导电沟道，因此只需要对电容下极板部分掺杂，就可以实现电 容正常工作，本专利的优点是不需要对电容下极板单独进行掺杂，工艺简单。虽然以上对本发明采用举例的形式进行了具体的描述，但是本领域的一般技 术人员应该懂得，这些公开的内容只是作为例子，在不脱离本发明的精神和范围 的前提下，可以在各部分的细节上作许多改变。
权利要求
1、有源驱动有机电致发光显示屏中多晶硅TFT阵列的制作方法，其步骤如下(1) .将退火的玻璃基片(7)湿法清洗后氮气吹干，在其上用PECVD法沉积30(H500nm低温氧化硅LTO，作为衬底缓冲层(5)，用以阻挡玻璃基 片中的杂质；(2) .沉积40 80nm本征的非晶硅(a-Si)薄膜(14);(3) .沉积50 60nm SiNx绝缘层(15);(4) .溅射20 50A的Ni金属诱导层(16);(5) .在退火炉中退火，在Ni金属的诱导下实现a-Si非晶硅层(14)转化为Poly-Si多晶硅层(34)，之后清除Poly-Si多晶硅层(34)上的SiNx层 (15)和Ni金属诱导层(16);(6) .光刻Poly-Si多晶硅层(34)，形成单元像素驱动电路中有机薄膜晶体管T1的包括源区、漏区及源区与漏区间沟道区的有源区(17)、 T2的包括 源区、漏区及源区与漏区间沟道区的有源区(27)、电容Cs下极板区(18)、发光二极管阳极区(20)、 Vdata的多晶硅连线区(19)和Vdd的多晶硅连线区(29)，其中T1的漏区与电容下极板区(18)为一体结 构，T2的漏区与发光二极管OLED的阳极区(20)为一体结构；Vdata 多晶硅连线区(19)与晶体管T1的源区为一体结构，而VoD多晶硅连线 区(29)相对其它区域独立；(7) .沉积60H00nm氮化硅SiNx作为栅绝缘层(21);(8) .光刻氮化硅SiNx栅绝缘层(21)，形成多个过孔(22);(9) .用磁控溅射的方法制备200 300nm金属层(23)，多个过孔(22)经溅射金属层(23)后形成多个金属过孔(24)，用以实现金属层(23) 及Poly-Si多晶硅层(34)间的引线互连；(10) .光刻金属层(23)，形成金属引线VseV分立的Vdata、 Vdd金属引践及晶体管T1的栅电极(201)、晶体管T2的栅电极(202)、电容上极板(9)， 同时给电容下极板区d8)留出一个或多个的掺杂窗口 (32)，最后将 金属引线、栅电极、电容上极板区以外的氮化硅绝缘层(21)刻蚀掉， 从而在Poly-Si多晶硅层(34)上露出未掺杂的晶体管T1的源漏区、T2 源的源漏区、电容Cs下极板掺杂区、发光二极管阳极区20;(11) .对上述步骤露出的Poly-Si多晶硅层进行P型离子注入，从而获得重掺杂的晶体管T1的源区(4011)、漏区(4012)， T2的源区(4021)、漏 区(4022)，电容Cs下极板掺杂区(12)、 OLED阳极掺杂区(13)，然 后在500。C、氮气下处理3 5h完成掺杂杂质的活化过程，最后进行H钝 化；(12) .沉积500 700nm的LTO作为绝缘层(1);(13) .光刻绝缘层(1)，形成发光区窗口 (25);(14) .在发光区窗口 (25)上制作OLED发光器件层(8)，从而利用金属诱导法完成P-Si TFT驱动OLED像素的单元电路的制备。
2、 如权利要求1所述的有源驱动有机电致发光显示屏中多晶硅TFT阵列的制 作方法，其特征在于上述步骤(2)所述的沉积是采用LPCVD或PECVD 法，其工艺条件是衬底温度420 500r，压力0.1 0.5Torr， SiH4流量 30~60sccm， H2流量60-300sccm。
3、 如权利要求1所述的有源驱动有机电致发光显示屏中多晶硅TFT阵列的制 作方法，其特征在于上述步骤(3)所述的沉积是采用PECVD法，其工艺 条件是采用SiH4和NH3混合气，混合气中SiH4与NH3的体积比是4: 1,衬 底温度为280 30(TC,反应室压力20 40Pa。
4、 如权利要求1所述的有源驱动有机电致发光显示屏中多晶硅TFT阵列的制作方法，其特征在于上述步骤(4)中溅射的工艺条件是衬底温度为"0 15(TC，本底真空为1xlO、3x10^Pa，溅射时反应室压力为 0.05~0.2Pa。
5、 如权利要求1所述的有源驱动有机电致发光显示屏中多晶硅TFT阵列的制 作方法，其特征在于上述步骤(5)中退火的工艺条件是于500 560。C、 氮气气氛下退火15~20小时；之后用稀盐酸清除残留的Ni层(16)，最后 采用等离子体刻蚀工艺在CF4气氛下刻蚀掉SiNx层(15)。
6、 如权利要求1所述的有源驱动有机电致发光显示屏中多晶硅TFT阵列的制 作方法，其特征在于上述步骤(7)中所述沉积是采用PECVD法，其工艺 条件是采用SiH4和NH3和Nl2的混合气，衬底温度约270 28(TC，反应室压 力30 40Pa，气体流量NH3 110~120sccm: N2 500~600sccm: SiH4 20~30sccm。
7、 如权利要求1所述的有源驱动有机电致发光显示屏中多晶硅TFT阵列的制 作方法，其特征在于上述步骤(9)中所述的金属层(23)采用Mo、 Al 或Cr金属，衬底温度为130 14(TC，本底真空为1-2x1(^Pa，溅射时反 应室压力为0.1 0.2Pa。
8、 如权利要求1所述的有源驱动有机电致发光显示屏中多晶硅TFT阵列的制 作方法，其特征在于金属过孔(24)为9个，即金属过孔(2401、 2402、 2403、 2404、 2405、 2406、 2407、 2408、 2409)。
9、 如权利要求8所述的有源驱动有机电致发光显示屏中多晶硅TFT阵列的制作方法，其特征在于分立的Vdata金属引线通过金属过孔(2401)、重掺 杂的Vdata多晶硅连线区(19)、金属过孔(2402)实现电连接；分立的VoD金属引线通过金属过孔(2403)、重掺杂的VoD多晶硅连线区(29)、 金属过孔(2404)实现电连接；晶体管T2的栅电极(202)通过金属过 孔(2405)与下层的电容Cs的下极板(18)电连接；晶体管T2的源区(4021) 通过金属过孔(2406、 2407、 2408、 2409)与电容Cs的上极板(9)电连接。
10、 如权利要求1一9任何一项所述的有源驱动有机电致发光显示屏中多晶硅 TFT阵列的制作方法，其特征在于掺杂窗口 (32)为一个或多个。
全文摘要
本发明属于平板显示驱动技术领域，具体涉及一种有源驱动有机电致发光显示屏中多晶硅TFT阵列的制作方法。首先是制作多晶硅薄膜，然后光刻形成TFT区、电容下极板区、有机电致发光二极管的阳极区和重掺杂多晶硅的连线；制作栅绝缘层之后光刻形成过孔，用于连接多晶硅和金属；再溅射金属，光刻金属，形成金属栅极和金属连线，同时给电容下极板掺杂区开出掺杂窗口，之后再利用自对准进行掺杂，对TFT的源漏电极，多晶硅短线互连区，电容下极板需要掺杂区进行重(BH₃)P型掺杂；最后制备绝缘层、发光窗口、OLED发光层。本发明所述方法的整个工艺过程只需要4次光刻，与通常的Poly-Si TFT工艺过程相比减少2次以上，具有工艺简单的优良效果。
文档编号H01L21/70GK101123222SQ200710056020
公开日2008年2月13日 申请日期2007年8月31日 优先权日2007年8月31日
发明者刘式墉, 刘雪强, 彤 张, 李传南, 王丽杰 申请人:吉林大学