专利名称：改进的球栅阵列封装的制作方法
技术领域：
本发明涉及改进的球栅阵列封装。
背景技术：
球栅阵列(这里简写为“BGA”)封装在许多电子应用中是公知并且常用的。在制造印刷电路板(在这里简写为“PCB”)和对其进行测试期间，BGA可能发生故障。在现有技术中，对故障进行标识和诊断要求对PCB进行耗时耗财的破坏性测试，或者进行边际可靠性光学检查测试。尽管故障被标识出并被诊断出，但是更多相同的产品被制造出来，它们可能遇到相同的故障模式。
因此，需要改进的测试和诊断工具来标识某些BGA故障。
结合附图从下面的详细描述可以理解本教导，在不同的附图中相似的标号指示相同或类似的元素。
图1是根据本教导的BGA封装的平面图。
图2是根据本教导附着到印刷电路板(“PCB”)的BGA封装的侧视图。
图3是BGA封装和图2的PCB的侧视图，该PCB表现出一定程度的弯曲。
图4到图6示出了根据本教导的不同的拐角限定。
图7和图8示出了用于焊接头故障可测试性的拐角串联电路的实施例。
图9是根据本教导的过程的流程图。
具体实施例方式
在下面的详细描述中，为了说明而不是限制，阐述了公开了具体细节的示例实施例，以便充分理解本教导。但是，通过本公开，本领域技术人员清楚，没有这里所公开的具体细节的根据本教导的其他实施例仍在所附权利要求书的范围内。此外，省略了对公知装置和方法的描述，以免淡化了对示例实施例的描述。这些方法和装置也在本教导的范围内。
详细参考图1和图2，基于对安装有一个或多个未通过功能测试的BGA的PCB进行的破坏性测试，已确认出PCB 101的常见故障模式是BGA封装100和该BGA封装100被附着到的PCB 101之间的焊接头102的故障。另外，还确认出焊接头102的故障在具有厚BGA封装时比在具有薄BGA封装时更常见。
在进一步检查之后，所标识出的焊接头故障模式进一步被表征为主要在BGA封装100的四个拐角103之一或多个处发生。PCB 101和BGA100的互连部分104之间的焊接头102提供了电气和机械连接二者。正如本领域技术人员所意识到的，一般的BGA封装100的互连部分104是小球状导电金属。基于故障模式的特征，提出了焊接头102的产生原因是由于PCB 101相对于安装在其上的BGA封装100完全所致。
薄BGA封装比厚BGA封装更易于弯曲。因此，薄BGA封装可能更容易随PCB 101完全，所以不会在焊接头102上施加张力。厚BGA比薄BGA更硬。弯曲具有厚BGA封装的PCB从而在BGA封装100和PCB101之间的连接上施加了比弯曲具有薄BGA封装的PCB更大的分离力。
详细参考图3，本领域技术人员可以意识到，由于PCB 101相对于BGA封装100在z方向上弯曲，相对更硬的BGA封装100阻止这种弯曲。阻止弯曲的阻力产生了对焊接头102的拉应力105。拉应力105在图3中被表示为向量。
在大多情形中，BGA封装100和PCB 101之间最薄弱的附着是焊接头102。因此，本领域技术人员可以意识到，当拉应力105超过焊接头102的强度时，焊接头102就会出现故障。因为焊接头102既提供机械连接又提供电气连接，所以焊接头102的机械故障也导致电气连接的故障。
在BGA封装100的外沿106处的焊接头102受到最大的拉应力105。接近BGA封装100中央的焊接头102受到相对较小的拉应力。本领域技术人员将意识到，PCB 101可能在x-z方向和y-z两个方向上产生弯曲。这种弯曲可能是PCB 101的物理弯折的结果，也可能由于PCB 101和BGA封装100之间不同的热膨胀所致。如果在两个方向上由于弯曲而导致的拉应力叠加，则在BGA封装100的拐角103处的拉应力最大。因此，可以合理地预期作为已标识出的故障模式端结果的一个或多个焊接头102的故障将在BGA封装100的拐角103处发生。
焊接头故障的经验证据表面正是如此，这些证据证明所标识出的故障模式是这些故障的原因。
当焊接头102发生故障时，发生故障的焊接头102上的拉应力105变为零，不再存在阻止BGA封装100和发生故障的焊接头102之间移位的阻力。结果，BGA封装100在发生故障的焊接头102处从PCB 101分离。在邻近焊接头102上仍有拉应力，并且如果该拉应力超过焊接头102的强度则该焊接头102也会发生故障。在某些情形中，拐角焊接头发生故障可能指示出应力被施加到PCB，并且故障吸收了足够多的应力，从而防止了相邻互连部分发生故障。
焊接头102发生被标识为本教导一部分的故障模式的故障，该故障最有可能是在BGA封装100的一个或多个拐角处发生。这种增加的可能性的可能原因是在BGA封装100的拐角处的焊接头102未利用相邻焊接头102分散对所施加的拉应力105的阻力。因此，PCB 101的弯曲移位、弯曲方向和BGA封装100的硬度哪些拐角103出现一个或多个故障焊接头102，以及实际上多少焊接头102会发生故障。
如果认识到弯曲力在制造过程的各个阶段被施加到所有PCB 101，则可以认识到焊接头102很可能发生故障。因此，提议借助于认识到这种可能性来改进安装有一个或多个BGA封装的集成电路的PCB 101的制造过程。
具体而言，根据本教导一个实施例，可以将BGA封装100设计成在BGA封装100的一个或多个拐角处无信号布置。在另一个实施例中，BGA封装100的四个拐角103中每个都具有无信号布置的互连部分104。详细参考图4，BGA封装100的每个拐角103可以被定义为最接近BGA封装的相应拐角103的单个互连部分104。本领域技术人员将意识到，对“拐角103”的许多定义适用于本教导。详细参考图5，该图示出了术语“拐角103”被定义为总共三个互连部分，一个互连部分位于每个BGA封装的最拐角103处，另外两个互连部分沿封装100的相应垂直边与其紧邻。详细参考图6，该图示出了另一个实施例，其中五个互连部分104定义了BGA封装100的每个拐角103。在图6的实施例中，五个互连部分104是最拐角处的互连部分、两个与其相邻的、以及三个与这两个相邻的。在不脱离本教导的意图的情况下，本领域技术人员可以给出许多其他拐角定义。
在BGA封装100的拐角103处的互连部分104可能完全未被分配，从而充当用于与BGA封装100的拐角103相邻的互连部分104的应力施放和缓冲。这将用来减少PCB制造过程中发生PCB故障的可能性。如果焊接头102出现故障，在BGA封装100的拐角103处的互连部分104提供了针对制造过程中出现的机械应力的非破坏性测试。
在BGA封装100的拐角103处的互连部分104可以仅分配来提供电源或接地，或者这二者的组合。因为电源和地一般都是冗余连接，所以电源和地连接的小子集发生故障不会导致PCB 101故障。因此，在BGA封装100的拐角处的互连部分104提供了在焊接头102无故障时对于PCB101仍有价值的连接，但是在的确发生故障时也无所谓。
在某些情形中，通过回流被标识出发生故障的焊接头102来将互连部分重新连接到PCB 101，从而可以修复这些焊接头。有益地是，标识出故障模式并且隔离出故障位置可以通过修复可能被废弃的PCB 101从而减少一个或多个完全制造好的PCB 101的损失。
在另一个实施例中，详细参考图7，在BGA封装100的拐角103处的互连部分104可以被互连在串联电路中。有益地是，对于安装PCB 101的每个BGA封装100，串联电路使得可以发现一个或多个焊接头102是否发生故障。
为了说明目的，图7示出了BGA封装100的如图5的实施例中定义的单个拐角103。但是很清楚本教导可用于任何其他示出的实施例，或者未示出的实施例，这都在本教导的范围内。图7所示串联电路在BGA封装100的拐角103处的第一108、第二109和第三110互连部分104之间设置封装连续迹线106。封装连续迹线106被布置在BGA封装100上，并且可以产生为整个BGA封装设计的一部分，用于实现可测试性。封装连续迹线106可以包括小电阻，或者可以是包括印刷迹线的短路电路。作为图7中的这种可测试性的一部分，在焊接头102上设置有第一、第二和第三可见端子111、112和113，分别连接到互连部分108、109和110的焊接头102。可在可见端子111、112和113之间执行连续性测试或电阻测量，以进行PCB测试。出于讨论目的，使用连续性和电阻测量低于某一阈值是同义的。例如，在图7中，检测出第一和第二可见端子111和112之间不连续或高阻抗指示到第一和第二互连部分108的一个或两个焊接头发生了故障。检测出第二和第三可见端子112和113之间不连续指示到第二和第三互连部分108的一个或两个焊接头102发生了故障。如果发现第一和第二可见端子111和112之间以及第二和第三可见端子112和113之间都连续，则可以推断互连部分108、109和110的这三个焊接头102都正常工作。如果发现不连续，则可以推断在BGA封装100的拐角103处一个或多个焊接头102以发生故障。如果希望标识出哪个焊接头发生了故障，则可以执行第三连续性测试。例如，如果发现端子111和111之间连续，而端子112和113之间不连续，则可以推断到互连部分110的焊接头102发生了故障，而其他两个正常工作。一般最方便的是可见端子111、112和113都被设置在PCB 101上。在另一个实施例中，为了区分确定三个焊接头中的两个方式了故障还是所有三个焊接头都方式了故障的连续性检查，可见端子也被设置在BGA封装100上。
也可以在每个拐角103处一个独立串联电路，或者拐角103处的两个或多个串联电路可以被互连成更大的串联电路。在BGA封装的每个拐角103处的独立电路使得可以检查发生故障的拐角位置，并且要花费额外的时间来执行测量以隔离出发生故障的位置。可以同时测试所有拐角103的单个互连电路可以花费较少的时间来标识出故障，并且仅提供对故障位置的GBA封装级别的检查。取决于如何执行修复或者是否试图修复，每种方法的独特优点是每种方法尤其适用于不同的应用。
详细参考图8，该图示出了串联电路的另一个实施例，该串联电路适于对BGA封装100的拐角103处的焊接头故障进行测试。本领域技术人员将意识到，图8示出了拐角103被定义为最接近BGA封装100的四个拐角中相应一个的三个互连部分104的实施例。在图8所示实施例中，每个拐角103被互连成串联电路，并且所有四个拐角103的串联电路都被互连。在图8的实施例中，互连部分108、109和110之间的连续迹线交替设置在BGA封装100和PCB 101上。具体而言，用于连续性测试的串联电路包括交替的封装连续迹线106和PCB连续迹线107。在本实施例中，可见端子111和112被设置在更大的串联电路的两端和PCB 101上。因此，连续性测试或电阻测量指示出任意互连部分处的一个或多个焊接头102是否故障，但是未指示出这些互连部分中的哪一个或多个具有故障的焊接头。在替换实施例中，沿串联电路可以设置额外的可见端子111和112，用于实现对标识出的不连续性的进一步隔离。
在对拐角焊接头102进行了连续性测试或者尝试修复之后，可以对PCB 101执行测试来确定该PCB的功能是否按照预期工作。如果PCB 101通过了功能测试，则即使了解在拐角103处的焊接头102发生了故障，也了到解故障被限于拐角互连108、109和110中的一个或多个，或者如果尝试过修复则修复已成功。如果PCB 101未通过功能测试，则可能到邻近拐角103的互连部分104的焊接头102可能发生故障并且未被修好或者未尝试修复。因此，为了可靠性，PCB设计者可以通过定义较大的BGA封装拐角103来改进制造过程或者可以调整PCB制造过程来减少PCB 101的弯曲，或者采用这二者。
详细参考图6，该图示出了根据本教导的方法的实施例的流程图，定义(120)BGA封装100的至少一个拐角。BGA设计者将要被封装到BGA中的IC的信号布置限制(121)到未在所定义的拐角103内的哪些互连部分104。根据这些限制分配(122)IC的信号，然后根据受限的信号分配封装(123)该IC。可选地(在图9的流程图中未示出)，在PCB101被制造后可以执行连续性测试或电阻测量来标识并隔离BGA封装100的焊接头102的故障。
在这里，参考附图描述了用于改进PCB制造故障的可见性的装置和方法的各个实施例，通过示例描述了教导的实施例。利用本教导，本领域技术人员可以认识到对本教导的实施例未具体公开的其他变体、修改。例如，可以设想具有未具体公开的交替封装和PCB连续迹线的改变和组合的其他实施例。由4个或更多个互连部分定义的单个拐角可以包括具有交替封装和PCB连续迹线的串联电路。两个或更多个拐角可以利用BGA连续迹线被互连成串联电路，并且任何数目的可见端子被设置在PCB上。可见端子也可以被设置在BGA封装上，和BGA封装与PC二者的结合上。
权利要求
1.一种装置，包括具有球栅阵列封装的印刷电路板，在所述球栅阵列封装中布置有印刷电路板，所述球栅阵列封装在其至少一个拐角处的至少一个互连部分无信号分配。
2.如权利要求1所述的装置，其中，所述至少一个拐角处的至少一个互连部分仅被分配给包括电源、地和未分配组成的群组中的至少一种。
3.如权利要求1所述的装置，其中，每个拐角上的无信号分配的多个互连部分互连成每个独立拐角的串联电路。
4.如权利要求3所述的装置，其中，所述每个拐角上的无信号分配的多个互连部分被设置在所述球栅阵列封装上的连续迹线互连。
5.如权利要求4所述的装置，还包括设置在所述印刷电路板上电气连接到所述无信号分配互连部分的可见端子。
6.如权利要求3所述的装置，其中，所述无信号分配的互连部分利用交替设置在所述球栅阵列封装和所述印刷电路板上的连续迹线互连。
7.如权利要求6所述的装置，其中，设置在所述印刷电路板上的可见端子被连接到所述串联电路的两端。
8.如权利要求1所述的装置，其中，在至少两个所述拐角中的所述无信号分配的互连部分被互连成单个串联电路。
9.如权利要求1所述的装置，其中，所述拐角被定义为最接近所述球栅阵列封装的封装拐角的三个所述互连部分。
10.如权利要求1所述的装置，其中，所述拐角被定义为勾画所述球栅阵列封装的四个拐角中的每个的三个互连部分。
11.如权利要求1所述的装置，其中，所述拐角被定义为最接近所述球栅阵列封装的每个拐角的预定数目个互连部分，所述预定数目至少为1。
12.一种方法，包括定义球栅阵列封装的至少一个拐角，所述拐角具有至少一个互连部分，将所述球栅阵列的信号分配限制到在所述球栅阵列封装的至少一个拐角外的互连部分，根据所述限制分配集成电路的信号，以及根据所述信号分配将所述集成电路封装在所述球栅阵列封装中。
13.如权利要求12所述的方法，还包括对所述球栅阵列封装的拐角中的互连部分仅分配从由电源、地和未分配组成的群组中选出的分配方式。
14.如权利要求12所述的方法，还包括在所述球栅阵列封装的一个拐角中的互连部分之间创建串联电路。
15.如权利要求14所述的方法，其中，所述串联电路包括在所述球栅阵列封装上的电气连接所述互连部分的连续迹线。
16.如权利要求14所述的方法，其中，所述串联电路包括交替设置在所述球栅阵列封装和所述印刷电路板上的电气连接所述互连部分的连续迹线。
17.如权利要求14所述的方法，其中，所述创建还包括在定义所述球栅阵列封装的拐角之一的多个互连部分之间创建单个串联电路。
18.如权利要求17所述的方法，还包括测量所述串联电路的连续性并且标识出至少一个焊接头故障。
19.如权利要求18所述的方法，还包括隔离出所标识出的焊接头故障的位置。
20.如权利要求18所述的方法，还包括修复所标识出的故障。
21.如权利要求14所述的方法，其中，所述创建还包括在至少两个所述拐角之间创建单个串联电路。
22.如权利要求21所述的方法，还包括测量所述串联电路中的连续性，并且标识出至少一个焊接头故障。
23.如权利要求22所述的方法，还包括隔离出所标识出的焊接头故障的位置。
24.如权利要求23所述的方法，还包括修复所标识出的故障。
全文摘要
本发明公开了一种改进的球栅阵列封装。该装置包括设置在球栅阵列(“BGA”)封装中的集成电路，该球栅阵列封装在至少一个拐角上具有未分配信号的互连部分。
文档编号H01L21/60GK101060106SQ200710089559
公开日2007年10月24日 申请日期2007年3月29日 优先权日2006年4月17日
发明者肯尼思·W·约翰逊 申请人:安捷伦科技有限公司