专利名称：通孔及双镶嵌结构的形成方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种通孔及双镶嵌结构 的形成方法。
背景技术：
集成电路制造工艺是一种平面制作工艺，其结合光刻、刻蚀、沉积、 离子注入等多种工艺，在同一衬底上形成大量各种类型的复杂器件，并 将其互相连接以具有完整的电子功能。其中，任何一步工艺出现偏差， 都可能会导致电路的性能参数偏离设计值。
以通孔的形成方法为例半导体制作过程中常需要制作大量的通孑L, 以在两层以上的导电层中形成互连线。该通孔的形成质量对于电路的性 能影响^f艮大，尤其对于65nm以下工艺，如果其工艺结果出现偏差，将会 导致电路的电性能变差，严重时器件将不能正常工作。
传统的通孔形成工艺中，位于各导电层之间用于绝缘的介质层常采 用氧化硅材料，其无论在沉积工艺还是在刻蚀工艺中都较为成熟，因而 对利用其形成的通孔的质量控制力较强。
随着半导体集成电路的发展，以及对高速器件的需求，进入65nm工 艺技术后，为进一步减小金属电阻及芯片的互连延迟，通常需要利用铜 和低k值(low dielectric constant)的介质层实现层间电互连。然而，其中 所用的低k值介质层的沉积工艺并不成熟，目前工艺中对其生长厚度的控 制并不理想，这影响到了通孔的形成质量。
图1至5说明了一种传统的通孔的形成方法的器件剖面示意图，下面 结合图1至图5简单介绍通孔的形成方法图l为现有的通孔形成方法中形 成刻蚀停止层后的器件剖面图，如图l所示，首先在衬底101上沉积一层 刻蚀停止层102,在65nm以下工艺中，该刻蚀停止层102通常会用掺氮的 碳化硅。图2为现有的通孔形成方法中形成第一介质层后的器件剖面图，如图
2所示，在停止层102上沉积第一介质层103，该层要求为低k值的介质材 料层，通常可以是利用化学气相沉积方法形成的氧化硅材料，如黑钻石 (BD, black Diamond)。
图3为现有的通孔形成方法中在理想情况下形成通孔后的器件剖面 图，如图3所示，在该第一介质层103内形成了通孔104,理想情况下，本 步对通孔104的刻蚀工艺应该停止于刻蚀速率较慢的刻蚀停止层102内。
然而，由于现有技术中低k值材料的沉积工艺并不成熟，对其沉积厚 度的控制能力不强，片与片之间所沉积的厚度通常会发生较大的波动。 另外，由于通孔尺寸的缩小，通孔的刻蚀工艺的工艺窗口进一步减小， 对通孔刻蚀的精确控制能力也变得较差。此时，如果再不对介质层厚度 的波动加以考虑，在本步刻蚀形成通孔的工艺中，将很可能出现过刻蚀 或刻蚀不足的现象。
图4为现有的通孔形成方法中在过刻蚀情况下形成通孔后的器件剖 面图，如图4所示，因低k值的第一介质层103-l沉积的厚度较薄，采用相 同刻蚀条件进行刻蚀后形成的通孔104-1出现了过刻蚀的现象，不仅位于 第一介质层103-1下的刻蚀停止层102被完全刻蚀去除，连衬底101也受到 了损伤。
图5为现有的通孔形成方法中在刻蚀不足的情况下形成通孔后的器 件剖面图，如图5所示，因低k值的第一介质层103-2沉积的厚度较厚，采 用相同刻蚀条件进行刻蚀后形成的通孔104-2出现了刻蚀不足的现象，未 将通孔内的第一介质层103-2完全去除。
目前，随着超大规模集成电路的器件特征尺寸不断地等比例缩小， 集成度不断地提高，对各步工艺的控制及其工艺结果的精确度提出了更
结构)质量较差，会影响到集成电路内的电连接质量，已不能满足生产的要求，必须加以解决。
于2004年11月10日公开的公开号为CN1545726的中国专利申请 公开了一种低k技术中的铜通孔的形成方法，该方法通过改变位于通孔 的粘附层的结构来增强通孔和铜层之间的粘附力，解决其在热处理后出 现的开路问题。但该方法并不能解决上述因低k值介质层沉积厚度波动 导致的通孔形成质量较差的问题。
发明内容
本发明提供一种通孔及双镶嵌结构的形成方法，以改善现有的形成 方法中通孔或双镶嵌结构的形成质量较差的问题。
本发明才是供的一种通孔的形成方法，包括步骤 提供衬底；
在所述衬底上形成刻蚀停止层；
在所述刻蚀停止层上形成介质层；
检测所述介质层的厚度；
根据所述介质层的厚度确定随后的刻蚀工艺的工艺条件； 在所述介质层上形成通孔图形；
按照所述工艺条件对所述介质层进行刻蚀，以形成通孔。
可选地，所述介质层为低k值的介质层。
可选地，所述介质层为黑钻石材料层。
可选地，所述介质层的厚度在3500至5000A之间。
可选地，所述介质层利用化学气相沉积方法形成。
优选地，所述工艺条件包括刻蚀时间。
可选地，所述工艺条件至少包括工作室气压，刻蚀气体流量或刻蚀 功率中的一种。
可选地，所述刻蚀停止层为含氮的碳化硅层。本发明具有相同或相应技术特征的一种双镶嵌结构的形成方法，包
括步骤
提供衬底；
在所述衬底上形成刻蚀停止层； 在所述刻蚀停止层上形成第一介质层； ;险测所述第 一介质层的厚度；
根据所述第 一介质层的厚度确定随后的刻蚀工艺的工艺条件； 在所述第 一介质层上形成通孔图形；
*換照所述工艺条件对所述第 一介质层进行刻蚀，以形成通孔；
在所述第一介质层上及通孔内形成第二介质层；
在所述第二介质层上形成沟槽图形；
刻蚀形成与至少 一 个通孔相连的沟槽。
可选地，所述第一介质层为低k值的介质层。
可选地，所述第一介质层为黑钻石材料层。
可选地，所述第一介质层的厚度在3500至5000A之间。
可选地，所述第一介质层利用化学气相沉积方法形成。
可选地，所述刻蚀停止层为含氮的碳化硅层。
优选地，所述工艺条件包括刻蚀时间。
可选地，所述工艺条件至少包括工作室气压，刻蚀气体流量或刻蚀 功率中的一种。
优选地，所述第二介质层利用旋涂方法形成。
与现有技术相比，本发明具有以下优点
本发明的通孔及双镶嵌结构的形成方法，对沉积不稳定的介质层的 厚度进行了检测，并根据该检测结果调整了通孔刻蚀的工艺条件，避免了过刻蚀或刻蚀不足现象的出现，提高了通孔或双镶嵌结构的形成质 量。
本发明的通孔及双镶嵌结构的形成方法，采用了片对片的检测及调 整方法，进一步提高了对通孔形成工艺的控制力，改善了通孔或双镶嵌 结构的形成质量。
图1为现有的通孔形成方法中形成刻蚀停止层后的器件剖面图； 图2为现有的通孔形成方法中形成第 一介质层后的器件剖面图； 图3为现有的通孔形成方法中在理想情况下形成通孔后的器件剖面
图4为现有的通孔形成方法中在过刻蚀情况下形成通孔后的器件剖 面图5为现有的通孔形成方法中在刻蚀不足的情况下形成通孔后的器 件剖面图6为本发明第一实施例的通孔形成方法的流程图； 图7为本发明第一实施例中形成刻蚀停止层后的器件剖面图； 图8为本发明第一实施例中形成介质层后的器件剖面图； 图9为本发明第一实施例中介质层的刻蚀深度与刻蚀时间之间的关 系图10为本发明第 一 实施例中形成通孔图形后的器件剖面图； 图11为本发明第一实施例中形成通孔后的器件剖面图； 图12为本发明第二实施例的双镶嵌结构形成方法的流程图； 图13为本发明第二实施例中形成刻蚀停止层后的器件剖面图； 图14为本发明第二实施例中形成第 一介质层后的器件剖面图； 图15为本发明第二实施例中形成通孔图形后的器件剖面图；图16为本发明第二实施例中形成通孔后的器件剖面图； 图17为本发明第二实施例中形成第二介质层后的器件剖面图； 图18为说明本发明第二实施例中形成沟槽图形后的器件剖面图； 图19为说明本发明第二实施例中形成沟槽后的器件剖面图。
具体实施例方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合 附图对本发明的具体实施方式
做详细的说明。
本发明的处理方法可以被广泛地应用于各个领域中，并且可利用许 多适当的材料制作，下面是通过具体的实施例来加以说明，当然本发明 并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替 换无疑地涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细描述，在详述本发明实施例时， 为了便于说明，表示器件结构的剖面图会不依一般比例作局部放大，不 应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽 度及深度的三维空间尺寸。
随着集成电路的飞速发展，对半导体制造工艺提出了更高的要求， 一些新材津+、新工艺也应运而生。
在进入65nm以下工艺后，为满足快速导电的要求，传统的利用氧 化硅材料作为层间介质层的方法已不适用，出现了介电常数更低的 Low-K值介质材泮+。如，应用材泮十/>司的黑钻石(BD， Black Diamond) 材料、Novellus公司的Coral材料，以及利用旋转涂布工艺制作的，道 康宁公司的的Silk低介电材料等。
新材料的出现提高了集成电路的性能，然而，由于其技术尚不成熟， 在实际生产中仍会存在对其制作工艺控制不佳的问题，如其在批与批之 间、片与片之间的沉积厚度会出现较大的波动，这给后续工艺带来了问题，如在通孔的制作中易出现过刻蚀或刻蚀不足的现象。
为此，本发明提出了新的通孔及双镶嵌结构的形成方法。
第一实施例
本实施例介绍了在低k值的BD介质层内形成通孔的方法。图6为 本发明第一实施例的通孔形成方法的流程图，图7至图11为说明本发 明第一实施例的示意图，下面结合图6至图11对本发明的第一实施例 进4亍详细i兌明。
步骤601:提供衬底。
本实施例中的衬底可以为已形成金属氧化物半导体晶体管的衬底， 也可以为已形成底层金属连线结构的衬底。
步骤602:在所述衬底上形成刻蚀停止层。
图7为本发明第一实施例中形成刻蚀停止层后的器件剖面图，如图 7所示，在衬底701上形成了刻蚀停止层702。
本实施例中，该刻蚀停止层702是利用PECVD沉积形成的含氮的 碳化硅层，其的刻蚀速率与后面在其上生长的介质层的刻蚀速率相比较 低，以确保通孔刻蚀时能停止于该层内。
本实施例中形成刻蚀停止层702时所用的反应气体为氨气及甲基硅 烷类气体，其中，曱基硅烷类气体可以为曱^^圭烷(Si(CH3)H3)、 二甲基 硅烷(Si(CH3)2H2)、三甲基硅烷(Si(CH3)3H)、四曱基硅烷(Si(CH3)4)等中 的任一种。
该刻蚀停止层702的厚度需要折衷考虑，即不能过薄(以防止过刻 蚀，确保刻蚀停止于该层内)，也不能过厚(后面去除时易损伤衬底)， 通常可将其的厚度设置在300至500A之间，如为400A。
步骤603:在所述刻蚀停止层上形成介质层。
图8为本发明第一实施例中形成介质层后的器件剖面图，如图8所示，在刻蚀停止层702上形成了介质层703。
本实施例中，该介质层703为利用化学气相沉积方法形成的低k值 的BD介质层，其的厚度通常可以设置在3500至5000 A之间，如为 4000A。
由于该低k值的介质材料的沉积工艺仍不很成熟，对其的生长情况 的控制能力不足，实际生产中，沉积得到的薄膜厚度会发生波动，在片 与片之间不会完全相同。
此时，虽然有刻蚀停止层702的保护(其的厚度及保护能力是有限 的)，但如果介质层703的厚度波动过大，尤其对于工艺窗口较小的小 尺寸通孔而言，在后面刻蚀形成通孔时仍采用相同的刻蚀条件，仍很可 能会出现前面图4和图5中所示的过刻蚀(介质层703较薄)或刻蚀不 足(介质层703较厚)的现象。
为此，本实施例在本步骤后加入了对介质层703的厚度进行;险测的 步骤。
步骤604:检测所述介质层的厚度。
本实施例中，在沉积形成介质层703后，利用膜厚测试仪对其实际 生长厚度进行了检测。具体地，可以利用Nano膜厚测试仪、椭偏仪等。
为提高检测的准确性，本步检测可以对每一片衬底进行，相应地， 后面调整刻蚀工艺的工艺条件也是针对每一 片衬底进行。
步骤605:根据所述介质层的厚度确定随后的刻蚀工艺的工艺条件。
图9为本发明第 一 实施例中介质层的刻蚀深度与刻蚀时间之间的关 系图，其中横坐标表示的是刻蚀时间，纵坐标表示的是刻蚀深度，如图 9中数据拟合曲线901所示，由于本实施例中的BD介质层的刻蚀深度 与刻蚀时间之间为线性关系，利用该曲线901可以方1"更地通过改变刻蚀 时间来调整刻蚀深度。如，设定BD介质层的厚度为4000A,但实际检测得到其的厚度为 3800A，则可以按图9中的曲线901将刻蚀时间缩短1.5秒左右，以防 止出现过刻蚀的现象。
再如，设定BD介质层的厚度为4000A,但实际检测得到其的厚度 为4200A，则可以按图9中的曲线901将刻蚀时间加长1秒左右，以防 止出现刻蚀不足的现象。
步骤606:在所述介质层上形成通孔图形。
图10为本发明第一实施例中形成通孔图形后的器件剖面图，如图 10所示，在介质层703上利用光刻胶定义了通孔图形704。
注意本步骤与步骤605的执行顺序可以互换。
步骤607:按照所述工艺条件对所述介质层进行刻蚀，以形成通孔。
图11为本发明第一实施例中形成通孔后的器件剖面图，如图11所 示，本步刻蚀后在介质层703内形成了通孔705 (图中所示的器件剖面 图中已去除了表面残留的光刻胶)。
本实施例的通孔形成方法，对生长厚度不稳定的介质层703的厚度 进行了事先的检测，并依照该检测结果对刻蚀工艺条件进行了调整，从 而确保了本步刻蚀能够停止于刻蚀停止层702内，不会出现图4或图5 中出现的过刻蚀或刻蚀不足的现象。
本实施例的通孔形成方法，利用上述信息反々赍(APC， Auto Power Control)的方法提高了通孔的形成质量，提高了电路电性能的一致性、 稳定性及可靠性。
本实施例中的介质层是BD材料层，在本发明的其它实施例中，也 可以是Novellus公司的Coral材料，道康宁公司的的Silk低介电材料等。
本实施例中利用刻蚀时间的改变来调整刻蚀深度，在本发明的其它 实施例中，也可以通过改变刻蚀工艺的其它参数来调整刻蚀深度，如刻蚀时工作室内的气压，刻蚀气体的流量，刻蚀功率等。这一应用的延伸 对于本领域普通技术人员而言是易于理解和实现的，在此不再赘述。
第二实施例
本实施例介绍了利用低k介质层形成的双镶嵌结构的方法。图12 为本发明第二实施例的双镶嵌结构形成方法的流程图，图13至图19为 说明本发明第二实施例的器件剖面图，下面结合图12至图19对本发明 的第二实施例进行详细说明。
步骤1201:提供衬底。
本实施例中的衬底可以为已形成金属氧化物半导体晶体管的衬底， 也可以为已形成底层金属连线结构的衬底。
步骤1202:在所述衬底上形成刻蚀停止层。
图13为本发明第二实施例中形成刻蚀停止层后的器件剖面图，如 图13所示，在衬底1301上形成了刻蚀停止层1302。
本实施例中，该刻蚀停止层1302是利用PECVD沉积形成的含氮
较低，以确保通孔刻蚀时能停止于该层内。
该刻蚀停止层1302的厚度需要折衷考虑，即不能过薄(以防止过 刻蚀，确保刻蚀停止于该层内)，也不能过厚(后面去除时易损伤衬底)， 通常可将其的厚度设置在300至500A之间，如为400A。
步骤1203:在所述刻蚀停止层上形成第一介质层。
图14为本发明第二实施例中形成第一介质层后的器件剖面图，如 图14所示，在刻蚀停止层1302上形成了第一介质层1303。
本实施例中，该第一介质层1303为利用化学气相沉积方法形成的 低k值的BD介质层，其的厚度设置在3500至5000 A之间，如为4000A。
虽然有刻蚀停止层1302的保护，但如果第一介质层1303的厚度波动过大，在后面刻蚀形成通孔时仍采用相同的刻蚀条件，仍很可能会出
现前面图4和图5中所示的过刻蚀(介质层1303较薄)或刻蚀不足(介 质层1303较厚)的现象。
为此，本实施例在本步骤后加入了对第一介质层1303的厚度进行 检测的步骤。
步骤1204:检测所述第一介质层的厚度。
本实施例中，在沉积形成第一介质层1303后，利用膜厚测试仪对 其实际生长厚度进行了检测。具体地，可以利用Nano膜厚测试仪、椭 偏仪等。
步骤1205:根据所述第 一介质层的厚度确定随后的刻蚀工艺的工艺 条件。
如图9所示，由于本实施例中的BD介质层的刻蚀深度与刻蚀时间 之间为线性关系，可以利用图9中的曲线901方〗更地通过改变刻蚀时间 来调整刻蚀深度。
如，设定BD介质层的厚度为4000A,但实际检测得到其的厚度为 3800A,则可以按图9中的曲线901将刻蚀时间缩短1.5秒左右，以防 止出现过刻蚀的现象。
再如，设定BD介质层的厚度为4000A,但实际检测得到其的厚度 为4200A，则可以按图9中的曲线901将刻蚀时间加长1秒左右，以防 止出现刻蚀不足的现象。
步骤1206:在所述第一介质层上形成通孔图形。
图15为本发明第二实施例中形成通孔图形后的器件剖面图，如图 15所示，在介质层1303上利用光刻胶定义了通孔图形1304。
步骤1207:按照所述工艺条件对所述第一介质层进行刻蚀，以形成 通孔。图16为本发明第二实施例中形成通孔后的器件剖面图，如图16所示，本步刻蚀后在第一介质层1303内形成了通孔1305 (图中所示的器件剖面图中已去除了第一介质层1303表面残留的光刻胶)。
本实施例中，对生长厚度不稳定的介质层1303的厚度进行了事先的检测，并依该检测结果对刻蚀工艺条件进行了调整，从而确保了本步刻蚀能够停止于刻蚀停止层1302内。
步骤1208:在所述第一介质层上及通孔内形成第二介质层。
图17为本发明第二实施例中形成第二介质层后的器件剖面图，如图17所示，在第一介质层1303上及通孔1305内覆盖了第二介质层1306。
本实施例中，为了较好地填充通孔1305，同时能得到较为平坦的表面，该第二介质层1306采用了利用旋涂方法形成的DUO材料层。
步骤1209:在所述第二介质层上形成沟槽图形。
图18为说明本发明第二实施例中形成沟槽图形后的器件剖面图，如图18所示，本步通常是利用光刻技术在第二介质层1306上定义出沟槽的图形1307。
步骤1210:刻蚀形成与至少一个通孔相连的沟槽。
图19为说明本发明第二实施例中形成沟槽后的器件剖面图，如图19所示，利用干法刻蚀技术刻蚀未被光刻胶保护的第二介质层1306及部分第一介质层1303,形成与至少一个通孔1305相连的沟槽1308 (图中所示的器件剖面图已去除第二介质层1306表面所残留的光刻胶)。
该沟槽的具体形成方法如下
A、 利用干法刻蚀技术刻蚀未被光刻胶保护的第二介质层1306及部分第一介质层1303;
B、 去除沟槽1308内的第二介质层1306;C、去除第二介质层1306表面所残留的光刻胶，形成与至少一个通孔1305相连的沟槽1308。
接着，可以利用湿法腐蚀或干法刻蚀的方法将通孔1305底部的刻蚀停止层1302腐蚀去除，再对通孔1305及沟槽1308进行金属化处理，形成双镶嵌结构。
本实施例的双镶嵌结构形成方法，对生长厚度不稳定的第一介质层1303的厚度进行了事先的检测，并依该检测结果对刻蚀工艺条件进行了调整，从而确保了在刻蚀通孔时能够停止于刻蚀停止层1302内，不会出现图4或图5中出现的过刻蚀或刻蚀不足的现象，提高了双镶嵌结构中通孔的形成质量，也提高了双镶嵌结构的整体质量。
本实施例中的介质层是BD材料层，在本发明的其它实施例中，其也可以是Novellus公司的Coral材料，道康宁公司的的Silk低介电材料等。
本实施例中利用刻蚀时间的改变来调整通孔的刻蚀深度，在本发明的其它实施例中，也可以通过改变刻蚀工艺的其它参数来调整刻蚀深度，如刻蚀时工作室内的气压，刻蚀气体的流量，刻蚀功率等。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1、一种通孔的形成方法，其特征在于，包括步骤提供衬底；在所述衬底上形成刻蚀停止层；在所述刻蚀停止层上形成介质层；检测所述介质层的厚度；根据所述介质层的厚度确定随后的刻蚀工艺的工艺条件；在所述介质层上形成通孔图形；按照所述工艺条件对所述介质层进行刻蚀，以形成通孔。
2、 如权利要求1所述的形成方法，其特征在于所述介质层为低k 值的介质层。
3、 如权利要求1或2所述的形成方法，其特征在于所述介质层 为黑钻石材料层。
4、 如权利要求1或2所述的形成方法，其特征在于所述介质层 的厚度在3500至5000A之间。
5、 如权利要求1或2所述的形成方法，其特征在于所述介质层 利用化学气相沉积方法形成。
6、 如权利要求1或2所述的形成方法，其特征在于所述工艺条 件包括刻蚀时间。
7、 如权利要求1或2所述的形成方法，其特征在于所述工艺条 件至少包括工作室气压，刻蚀气体流量或刻蚀功率中的一种。
8、 如权利要求1或2所述的形成方法，其特征在于所述刻蚀停 止层为含氮的碳化硅层。
9、 一种双镶嵌结构的形成方法，其特征在于，包括步骤 提供衬底；在所述衬底上形成刻蚀停止层；在所述刻蚀停止层上形成第一介质层； 检测所述第 一介质层的厚度；根据所述第 一介质层的厚度确定随后的刻蚀工艺的工艺条件； 在所述第 一介质层上形成通孔图形；按照所述工艺条件对所述第 一介质层进行刻蚀，以形成通孔； 在所述第一介质层上及通孔内形成第二介质层； 在所述第二介质层上形成沟槽图形； 刻蚀形成与至少一个通孔相连的沟槽。
10、 如权利要求9所述的形成方法，其特征在于所述第一介质层 为低k值的介质层。
11、 如权利要求9或10所述的形成方法，其特征在于所述第一 介质层为黑钻石材料层。
12、 如权利要求9或10所述的形成方法，其特征在于所述第一 介质层的厚度在3500至5000A之间。
13、 如权利要求9或10所述的形成方法，其特征在于所述第一 介质层利用化学气相沉积方法形成。
14、 如权利要求9或IO所述的形成方法，其特征在于所述刻蚀 停止层为含氮的碳化硅层。
15、 如权利要求9或IO所述的形成方法，其特征在于所述工艺 条件包括刻蚀时间。
16、 如^=又利要求9或IO所述的形成方法，其特征在于所述工艺 条件至少包括工作室气压，刻蚀气体流量或刻蚀功率中的 一种。
17、 如权利要求9或IO所述的形成方法，其特征在于所述第二 介质层利用旋涂方法形成。
全文摘要
本发明公开了一种通孔的形成方法，包括步骤提供衬底；在所述衬底上形成刻蚀停止层；在所述刻蚀停止层上形成介质层；检测所述介质层的厚度；根据所述介质层的厚度确定随后的刻蚀工艺的工艺条件；在所述介质层上形成通孔图形；按照所述工艺条件对所述介质层进行刻蚀，以形成通孔。本发明还相应地公开了一种双镶嵌结构的形成方法。采用本发明的通孔及双镶嵌结构的形成方法，可以有效避免过刻蚀或刻蚀不足现象的出现，提高了通孔或双镶嵌结构的形成质量。
文档编号H01L21/768GK101459123SQ200710094539
公开日2009年6月17日 申请日期2007年12月13日 优先权日2007年12月13日
发明者乒 刘, 武 孙, 张世谋 申请人:中芯国际集成电路制造(上海)有限公司