专利名称：等离子平板显示器驱动芯片结构及其制备方法
技术领域：
本发明涉及一种等离子平板显示器(PDP)驱动芯片结构及其制备方法，适用 于等离子平板显示器列选址驱动芯片和等离子平板显示器行扫描驱动芯片。
技术背景等离子平板显示器驱动芯片是由低压逻辑控制实现高压输出。随着显示屏技术 和驱动技术的不断提高，等离子平板显示器驱动芯片具有以下的发展趋势列选址 驱动芯片的工作频率不断提高，集成度不断提高；行扫描驱动芯片的工作电压不断 提高，集成度也不断提高。目前常用的等离子平板显示器驱动芯片结构及制备方法 包括(1)外延工艺结构，集成高压nVDMOS、高压pLDMOS和低压CMOS,采 用深结隔离；(2) SOI工艺结构，集成高压nLDMOS、高压pLDMOS和低压CMOS， 采用深槽填充二氧化硅的方式隔离；(3)体硅工艺结构，集成高压nLDMOS、高压 pLDMOS和低压CMOS，通过器件PN结自隔离。其中第三种工艺受到器件自身耐 压以及隔离结构限制，不适合100V以上行扫描驱动芯片。前两种工艺虽然都适用 于行扫描驱动芯片和列寻址驱动芯片，但是两种工艺也都有各自的缺点外延工艺 结构隔离结构面积太大，芯片用于隔离的面积超过20%;而SOI工艺结构，虽然隔 离面积小，低于芯片面积的5%,但是满足要求的SOI材料(外延7um以上)成本 将是外延材料的几倍，并且国内制造能力严重不足。 发明内容本发明提供一种等离子平板显示器驱动芯片结构及制备方法，适用于离子平板 显示器列选址驱动芯片和离子平板显示器行扫描驱动芯片，所述芯片结构能够提高 隔离性能并有助于降低成本，所述方法能够兼容标准低压外延CMOS的制造工艺并 且有可靠性高的优点。本发明所述的等离子平板显示的驱动芯片结构的技术方案如下本发明所述驱动芯片结构制备方法的技术方案如下包括P型衬底，在P型衬 底上设有N型外延层，在N型外延层上设有高压-P型横向金属氧化物半导体管、高 压-N型横向金属氧化物半导体管及低压-互补型横向金属氧化物半导体管，在P型 衬底与N型外延层之间设有N型重掺杂埋层且高压-P型横向金属氧化物半导体管、
高压-N型横向金属氧化物半导体管及低压-互补型横向金属氧化物半导体管位于N 型重掺杂埋层的上方，在高压-P型横向金属氧化物半导体管与高压-N型横向金属氧 化物半导体管之间设有第一沟槽，在高压-N型横向金属氧化物半导体管与低压-互 补型横向金属氧化物半导体管之间设有第二沟槽，在第一沟槽及第二沟槽内填充有 二氧化硅，所述的第一沟槽及第二沟槽始自P型衬底、穿过延伸N型重掺杂埋层、 进入N型外延层并止于上述半导体管的氧化层。
在高压-P型横向金属氧化物半导体管的外测设有第三沟槽，在第三沟槽内填充 有二氧化硅，所述第三沟槽始自P型衬底，并穿过延伸N型重掺杂埋层至上述半导 体管的氧化层。
在低压-互补型横向金属氧化物半导体管的外侧设有第四沟槽，在第四沟槽内填 充有二氧化硅，所述第四沟槽始自P型衬底，并穿过延伸N型埋层至上述半导体管 的氧化层。
在第一沟槽、第二沟槽、第三沟槽或第四沟槽中填充的二氧化硅设有多晶硅层。 所述等离子平板显示器驱动芯片结构的制备方法是
第一步取P型衬底，对其进行预清洗；在P型衬底上制备N型重掺杂埋层； 然后生长N型外延层；在外延层上刻深隔离槽并制备二氧化硅和填充多晶硅或者二 氧化硅，将N型外延层分隔形成第一 N型外延区域、第二 N型外延区域及第三N 型外延区域；在第一N型外延区域上制备高压P型横向MOS管的P型漂移区，然 后在第二 N型外延区域上制备高压N型横向MOS管的P型阱，在第一 N型外延区 域上制备高压P型横向MOS管的N型阱的同时，在第三N型外延区域制备低压P 型MOS管的N型阱和低压N型MOS管的P型阱；再在外延层表面非有源器件处 生长场氧化层；然后分别在第一 N型外延区域、第二 N型外延区域及第三N型外 延区域上制备高压N型横向MOS管、低压N型MOS管和低压P型MOS管的薄氧 化层；然后调整沟道阈值电压，再在薄氧化层上和高压P型横向MOS管的场氧化 层上制备多晶硅栅；
第二步制备源区、漏区及接触孔，淀积氧化层，蒸铝，最后，反刻铝、钝化 处理。
这些步骤与标准低压外延CMOS工艺兼容。 与现有技术相比，本发明具有如下优点 (1)本发明结构及制备方法，基于外延材料，材料成本上与SOI相比具有较大 优势，并且国内外延技术比较成熟。
(2) 本发明采用深槽隔离，隔离结构的抗闩锁性能较好，同时隔离结构的面积 较小，隔离面积与SOI工艺结构接近，隔离面积低于芯片总面积的5%。(3) 本发明的外延埋层不需要光刻，而是直接普注得到，将会避免工艺制造过 程中由于对位带来的问题。(4) 本发明将高压P型横向MOS管和高压N型横向MOS管组成高压CMOS 器件结构，采用CMOS工艺方法制作，并且先制备高压部分所特有结构，然后再制 备低压及低压与高压部分共有的结构，鉴于低压器件部分制备在后，高压器件部分 的制备在先，故不会对低压MOS管产生影响，所以，本发明的高压器件结构的制 备方法能够兼容标准低压外延CMOS的制造工艺并且有可靠性高的优点。
图1是本发明实施例的结构示意图。
具体实施方式
实施例1下面结合附图,对本发明作详细说明，如图1所示，一种等离子平板显示器驱动芯 片结构，包括P型衬底1，在P型衬底1上设有N型外延层8，在N型外延层8上 设有高压-P型横向金属氧化物半导体管2、高压-N型横向金属氧化物半导体管3及 低压-互补型横向金属氧化物半导体管4，在P型衬底1与N型外延层8之间设有N 型重掺杂埋层5且高压-P型横向金属氧化物半导体管2、高压-N型横向金属氧化物 半导体管3及低压-互补型横向金属氧化物半导体管4位于N型重掺杂埋层5的上方， 在高压-P型横向金属氧化物半导体管2与高压-N型横向金属氧化物半导体管3之间 设有第一沟槽61，在高压-N型横向金属氧化物半导体管3与低压-互补型横向金属 氧化物半导体管4之间设有第二沟槽62，在第一沟槽61及第二沟槽62内填充有二 氧化硅6A，所述的第一沟槽61及第二沟槽62始自P型衬底1 、穿过延伸N型重掺 杂埋层5、进入N型外延层8并止于上述半导体管的氧化层7。在高压-P型横向金 属氧化物半导体管2的外测设有第三沟槽63，在第三沟槽63内填充有二氧化硅6A， 所述第三沟槽63始自P型衬底1 ，并穿过延伸N型重掺杂埋层5至上述半导体管的 氧化层7。在低压-互补型横向金属氧化物半导体管4的外侧设有第四沟槽64，在第 四沟槽64内填充有二氧化硅6A，所述第四沟槽64始自P型衬底1,并穿过延伸N 型埋层5至上述半导体管的氧化层7。上述第三沟槽63及第四沟槽64分别用于高压-P型横向金属氧化物半导体管2 与本发明以外且制作于同一片芯片上的其它器件的隔离及低压-互补型横向金属氧
化物半导体管4与本发明以外且制作于同一片芯片上的其它器件的隔离。在本实施 例中，第一沟槽61、第二沟槽62、第三沟槽63或第四沟槽64中填充的二氧化硅 6A设有多晶硅层6B。
上述高压-P型横向金属氧化物半导体管2由N型阱9、 P型漂移区10、场氧化 层ll、多晶硅栅12，以及P型源区13、 P型漏区14以及N型接触孔15构成。
上述高压-N型横向金属氧化物半导体管3由P型阱16、多晶硅栅17， N型源 区18、 P型漏区19以及P型接触孔20构成。
上述低压-互补型横向金属氧化物半导体管4由低压N型MOS管和低压P型 MOS管构成，低压N型MOS管设置在P型阱21中，低压P型MOS管设置在N 型阱22中。
实施例2
本发明等离子平板显示器驱动芯片结构的制备方法是 第一步取P型衬底1，对其进行预清洗；在P型衬底上制备N型重掺杂埋层 5;然后生长N型外延层8;在外延层上刻深隔离槽并制备二氧化硅和填充多晶硅或 者二氧化硅，将N型外延层8分隔形成第一N型外延区域、第二N型外延区域及 第三N型外延区域；在第一N型外延区域上制备高压P型横向MOS管的P型漂移 区，然后在第二N型外延区域上制备高压N型横向MOS管的P型阱，在第一N型 外延区域上制备高压P型横向MOS管的N型阱的同时，在第三N型外延区域制备 低压P型MOS管的N型阱和低压N型MOS管的P型阱；再在外延层表面非有源 器件处生长场氧化层；然后分别在第一N型外延区域、第二N型外延区域及第三N 型外延区域上制备高压N型横向MOS管、低压N型MOS管和低压P型MOS管的 薄氧化层；然后调整沟道阈值电压，再在薄氧化层上和高压P型横向MOS管的场 氧化层上制备多晶硅栅；
第二步制备源区、漏区及接触孔，淀积氧化层，蒸铝，最后，反刻铝、钝化 处理。
权利要求
1、一种等离子平板显示器驱动芯片结构，包括P型衬底(1)，在P型衬底(1)上设有N型外延层(8)，在N型外延层(8)上设有高压-P型横向金属氧化物半导体管(2)、高压-N型横向金属氧化物半导体管(3)及低压-互补型横向金属氧化物半导体管(4)，其特征在于在P型衬底(1)与N型外延层(8)之间设有N型重掺杂埋层(5)且高压-P型横向金属氧化物半导体管(2)、高压-N型横向金属氧化物半导体管(3)及低压-互补型横向金属氧化物半导体管(4)位于N型重掺杂埋层(5)的上方，在高压-P型横向金属氧化物半导体管(2)与高压-N型横向金属氧化物半导体管(3)之间设有第一沟槽(61)，在高压-N型横向金属氧化物半导体管(3)与低压-互补型横向金属氧化物半导体管(4)之间设有第二沟槽(62)，在第一沟槽(61)及第二沟槽(62)内填充有二氧化硅(6A)，所述的第一沟槽(61)及第二沟槽(62)始自P型衬底(1)、穿过延伸N型重掺杂埋层(5)、进入N型外延层(8)并止于上述半导体管的氧化层(7)。
2、 根据权利要求1所述的等离子平板显示器驱动芯片结构，其特征在于在高压 -P型横向金属氧化物半导体管(2)的外测设有第三沟槽(63)，在第三沟槽(63) 内填充有二氧化硅(6A)，所述第三沟槽(63)始自P型衬底(1)，并穿过延伸N 型重掺杂埋层(5)至上述半导体管的氧化层(7)。
3、 根据权利要求1或2所述的等离子平板显示器驱动芯片结构，其特征在于在 低压-互补型横向金属氧化物半导体管(4)的外侧设有第四沟槽(64)，在第四沟槽(64)内填充有二氧化硅(6A)，所述第四沟槽(64)始自P型衬底(1)，并穿过 延伸N型埋层(5)至上述半导体管的氧化层(7)。
4、 根据权利要求3所述的等离子平板显示器驱动芯片结构，其特征在于在第一 沟槽(61)、第二沟槽(62)、第三沟槽(63)或第四沟槽(64)中填充的二氧化硅(6A)设有多晶硅层(6B)。
5、 一种用于权利要求所述等离子平板显示器驱动芯片结构的制备方法，其特征 在于第一步取P型衬底(1),对其进行预清洗；在P型衬底上制备N型重掺杂埋 层(5);然后生长N型外延层(8);在外延层上刻深隔离槽并制备二氧化硅和填充 多晶硅或者二氧化硅，将N型外延层(8)分隔形成第一N型外延区域、第二N型 外延区域及第三N型外延区域；在第一 N型外延区域上制备高压P型横向MOS管 的P型漂移区，然后在第二 N型外延区域上制备高压N型横向MOS管的P型阱， 在第一 N型外延区域上制备高压P型横向MOS管的N型阱的同时，在第三N型外 延区域制备低压P型MOS管的N型阱和低压N型MOS管的P型阱；再在外延层 表面非有源器件处生长场氧化层；然后分别在第一N型外延区域、第二N型外延区 域及第三N型外延区域上制备高压N型横向MOS管、低压N型MOS管和低压P 型MOS管的薄氧化层；然后调整沟道阈值电压，再在薄氧化层上和高压P型横向 MOS管的场氧化层上制备多晶硅栅；第二步制备源区、漏区及接触孔，淀积氧化层，蒸铝，最后，反刻铝、钝化处理。
全文摘要
本发明公开了一种等离子平板显示器驱动芯片结构及制备方法，适用于等离子平板显示器列选址驱动芯片和等离子平板显示器行扫描驱动芯片，芯片结构包括P型衬底，在P型衬底上设有N型外延层，在N型外延层上设有高压-P型横向金属氧化物半导体管、高压-N型横向金属氧化物半导体管及低压-互补型横向金属氧化物半导体管，在P型衬底与N型外延层之间设有N型重掺杂埋层且高压-P型横向金属氧化物半导体管、高压-N型横向金属氧化物半导体管及低压-互补型横向金属氧化物半导体管位于N型重掺杂埋层的上方，本发明结构及制备方法，基于外延材料，材料成本上与SOI相比具有较大优势，并且国内外延技术比较成熟。
文档编号H01L21/762GK101132002SQ20071013326
公开日2008年2月27日 申请日期2007年9月26日 优先权日2007年9月26日
发明者虹 吴, 孙伟锋, 时龙兴, 易扬波, 李海松 申请人:东南大学