制造碳化硅半导体器件的方法

文档序号:7237132阅读:181来源:国知局
专利名称:制造碳化硅半导体器件的方法
技术领域
本发明涉及一种制造碳化硅半导体器件的方法。
背景技术
US 2003/0013266 A (对应于JP 2003-69012 A)公开了一种碳化 硅(SiC)半导体器件,其中具有(11-20)晶面取向的表面A用作沟 道。SiC半导体器件具有MOS (金属-氧化物半导体)结构,并且通 过氢退火或在包含氢(H)原子和氧(O)原子的湿气氛中进行处理 来提高沟道迁移率。具体地,通过控制氢退火或湿气氛的浓度或温度 来提高沟道迁移率。
然而,对于SiC半导体器件,需要更高的沟道迁移率。由本申请 的发明人提出的US 2007/0045631 A (对应于JP 2007-96263 A)公开 了可以基于湿气氛或氢气氛来确定封端/解吸温度。封端/解吸温度是 在其下由氢(H)元素或羟基(OH)将SiC与栅极氧化层之间的悬键 封端的温度,即,在其下H或OH解吸的温度。具体地,H或OH的 解吸主要发生在大约800°C与900°C之间的范围内的温度下,并且由 H或OH将悬键封端也发生在相同的温度范围内。因此,封端/解吸 温度大约在800。C与卯0。C之间的范围内。因此,需要保持湿气氛或 氢气氛直到温度下降到大约800°C或更低为止,优选在大约700°C或 更低,以便由H或OH将悬键封端。
当在湿气氛中执行加热处理时,例如由BPSG(硼磷硅酸盐玻璃) 制成的层间绝缘层吸收水分,由此可以腐蚀沉积在层间绝缘层上的电 极材料。因此,需要抑制包含在层间绝缘层中的水分对电极材料的腐蚀。

发明内容
因此,本发明的目的是提供一种制造SiC半导体的方法。
根据本发明的一个方案, 一种制造具有金属-氧化物半导体结构
的SiC半导体器件的方法包括制备由SiC制成的衬底的步骤;在衬 底上形成由SiC制成的沟道区的步骤,其中所述沟道区提供电流通 路;在衬底上形成位于电流通路的上游侧上的第一杂质区的步骤;在 衬底上形成位于电流通路的下游侧上的第二杂质区的步骤;在沟道区 的表面上形成栅极绝缘层的步骤;在栅极绝缘层上形成栅电极以形成 半导体元件的步骤;在半导体元件上由层间绝缘层的材料形成膜的步 骤;在大约700。C或以上的温度下在湿气氛中执行回流工艺以便由该 膜形成层间绝缘层的步骤;在执行回流工艺之后将温度降到大约 700°C或以下的步骤;在温度降到大约700°C或以下之后将湿气氛改 变为惰性气体气氛的步骤;以及在惰性气体气氛中执行脱水工艺以便 使层间绝缘层脱水的步骤。在该SiC半导体器件中,沟道区提供半导 体元件的沟道,并且通过控制施加到栅电极的电压来控制沟道以便控 制在第一杂质区与第二杂质区之间流动的电流。
在上述方法中,在湿气氛中执行用于形成层间绝缘层的回流工艺 之后,在惰性气体气氛中在大约700。C或以下执行脱水工艺。由此, 除去包含在层间绝缘层中的水分,并且抑制沉积在层间绝缘层上的电 极材料被腐蚀。


当结合附图时,本发明的其它目的和优点从以下对优选实施例的 详细说明中将更加显而易见。在附图中
图1是根据本发明第一实施例的MOSFET的截面图2A-2D是示出根据第一实施例的MOSFET的制造工艺的截面
图3A-3D是示出在图2A-2D所示的制造工艺之后的MOSFET的
制造工艺的截面图4是在用于形成层间绝缘层的回流工艺中的气氛和温度的时
间图的第一实例;
图5是设置在层间绝缘层处的接触孔的侧壁的放大截面图6是在执行Ar溅射之后的接触孔的侧壁的放大截面图7A-7C是示出根据本发明第二实施例的MOSFET的制造工艺
的截面图8是根据本发明第三实施例的MOSFET的截面图9A-9D是示出根据第三实施例的MOSFET的制造工艺的截面
图10A-10D是示出根据本发明第四实施例的MOSFET的制造工 艺的截面图11是回流工艺中的气氛和温度的时间图的第二实例; 图12是回流工艺中的气氛和温度的时间图的第三实例; 图13是回流工艺中的气氛和温度的时间图的第四实例;以及 图14是回流工艺中的气氛和温度的时间图的第五实例。
具体实施方式
第一实施例
例如,将参考图1对具有平面型MOSFET的SiC半导体器件进 行说明。在由SiC制成的n+型衬底1上形成MOSFET。例如,衬底1 由4H-SiC制成,并具有大约5X10 n^的杂质浓度。例如,衬底1 的主表面为具有(11-20)晶面取向的表面A。
n型漂移层2由SiC制成,并外延形成在衬底1的上表面上。例 如,n型漂移层2具有大约1 X 1016cm'3的杂质浓度,并具有大约10 Pm的厚度。
在n型漂移层2的上表面部分处,形成多个p型基区3,在其间 具有预定的间隙。例如,p型基区3中的每一个具有大约lX1019CnT3 的杂质浓度,并具有大约0.7um的深度。
在p型基区3的上表面上,外延形成n型沟道层4。例如,n型 沟道层4具有大约1 X 1016cm—3的杂质浓度,并具有大约0.3 li m的厚 度。
形成多个p+型接触区5使其穿过沟道层4并到达p型基区3。例 如,接触区5中的每一个具有大约3乂102%1'3或以上的杂质浓度, 并具有大约0.4ix m的深度。
在相对于接触区5的内侧,形成n+型源极区6和7以便将沟道层 4设置在源极区6和7之间,n+型源极区6和7其间具有间隙。另外, 例如,n+型源极区6和7中的每一个具有大约3Xl(^cm-3或以上的杂 质浓度,并具有大约0.3um的深度。
沟道层4包括位于p型基区3上的沟道区。在沟道层4上,形成 栅极氧化层8以至少覆盖沟道层4的沟道区的上表面。在栅极氧化层 8与沟道层4的沟道区之间的界面处,由H元素或OH将悬键封端。
在栅极氧化层8的上表面,构图形成栅电极9。例如,栅电极9 由其中掺杂n型杂质(例如磷)的多晶硅制成。将栅电极9的边缘部 分倒圆(round)。
形成层间绝缘层10以覆盖栅极氧化层8和栅电极9。栅极氧化 物8和层间绝缘层10设有到达接触区5以及源极区6和7的第一接 触孔lla、以及到达栅电极9的第二接触孔llb。接触区5、源极区6 和7、以及栅电极9通过接触孔lla和lib分别与接触部分5a、 6a、 7a和9a电耦合。例如,接触部分5a、 6a、 7a和9a由Ni或Ti/Ni制
成。源电极12形成在层间绝缘层10上,并包括由Ti制成的基础布 线(base wire)电极部分12a和由Al制成的布线电极部分12b。还设 置栅极布线(未示出)。
在衬底1的下表面上,形成n+型漏极接触区13。漏极接触区13 的杂质浓度高于衬底1。另外,在漏极接触区13的下表面上,形成 漏电极14。例如,漏电极14由Ni制成。
平面型MOSFET使用沟道层4作为电流通道,并在分别位于电 流通道的上游侧和下游侧上的n+型源极区6和7以及漏极接触区13 之间提供电流。通过控制施加到栅电极9的电压并控制设置在沟道区 中的耗尽层的宽度以控制流向耗尽层的电流,来控制在n+型源极区6 和7与漏极接触区13之间流动的电流。
现在将参考图2A-3D对平面型MOSFET的制造方法进行说明。 首先,在图2A所示的工艺中,例如,在n+型衬底1的上表面上外延 形成n型漂移层2,以便漂移层2具有大约1 X 1016cm-3的杂质浓度并 具有大约10um的厚度。
在图2B所示的工艺中,在漂移层2上形成例如由LTO (低温氧 化物)制成的掩模。通过光刻对掩模进行构图,以便切开部分掩模, 在其下将形成p型基区3。然后,从掩模的上方将p型杂质(例如 Al)离子注入到n型漂移层2的上表面部分。在除去掩模之后,在大 约1600°C下执行激活退火30分钟,由此形成p型基区3。例如,p 型基区3中的每一个具有大约lX10^m-s的杂质浓度,并具有大约 0.7txm的深度。
在图2C所示的工艺中,在p型基区3上外延形成沟道层4。例 如,沟道层4具有大约lX10"cn^的杂质浓度,并具有大约0.3ixm 的厚度。然后,在沟道层4上形成由LTO制成的第一掩模。通过光 刻对第一掩模进fi^勾图,以便切开部分第一掩模,在其下将要形成接 触区5。然后,从第一掩模的上方离子注入p型杂质(例如A1)。在
除去第一掩模之后,在衬底的上表面上形成由LTO制成的第二掩模, 并从衬底l的下表面离子注入n型杂质(例如磷)。此外,在除去第 二掩模之后,在衬底的上表面上形成由LTO制成的第三掩模。通过 光刻对第三掩模进行构图,并且切开部分第三掩模,在其下将形成源 极区6和7。然后,离子注入n型杂质(例如磷)。在除去掩模之后, 在大约1600。C下执行激活退火30分钟。由此,激活注入的p型杂质 和n型杂质,并且形成接触区5、源极区6和7以及漏极接触区13。
在图2D所示的工艺中,在包含氢原子(H)和氧原子(O)的湿 气氛中利用火法(pyrogenic method)形成栅极氧化层8。在本工艺中, 例如,如上所述控制气氛和温度。
首先,在惰性氮(N2)气氛中以大约10°C/min将温度从室温升 高到大约1080。C。当温度达到大约1080°C时,将气氛改变成湿(1120) 气氛且将该温度保持大约60分钟。由此,例如形成厚度大约为52nm 的栅极氧化层8,如图2D所示。然后,以大约1(fC/min将温度降低 同时保持湿气氛。保持湿气氛一直到温度变为大约70(fC或以下为 止。
在本工艺中,当温度为高时保持湿气氛。由此,在栅极氧化层8 与沟道层4之间的界面处,由H元素或OH将悬键封端。例如,H或 OH进入栅极氧化层8。
在图3A所示的工艺中,例如,在大约600°C下将惨杂有n型杂 质的多晶硅层形成在栅极氧化层8上。例如,多晶硅层具有大约440nm 的厚度。然后,通过利用由光刻胶制成的掩模来对多晶硅层和栅极氧 化层8进行构图,例如,该掩模通过光刻和蚀刻来形成。由此,形成 栅电极9。
在图3B所示的工艺中,形成层间绝缘层IO。例如,通过等离子 体CVD在大约420°C下形成厚度大约为670nrn的BPSG膜。然后, 在大约930°C下在湿气氛中执行回流工艺20分钟,由此形成层间绝缘层IO。在回流工艺中,如图4所示控制温度和气氛。
具体地,在惰性氮(N2)气氛中将温度从室温升高到大约700°C, 该温度低于封端/解吸温度。当温度达到大约700°C时,将气氛改变 成湿(H20)气氛,并且以大约10nC/min将温度升高到大约930。C。 在温度达到大约930。C之后,执行回流工艺大约20分钟,同时保持 该温度。在回流工艺之后,以大约10°C/min或以小用去大约23分钟 将温度降低到低于大约700。C的水平。保持湿气氛,直到温度降低到 大约700T为止。在温度降低到大约700。C之后,将气氛改变成N2 气氛,并且在将温度降低到室温的同时执行脱水工艺以便使层间绝缘 层IO脱水。
当在高于封端/解吸温度的温度下执行回流工艺时,保持湿气氛。 由此,抑制H或OH从栅极氧化层8与沟道层4之间的界面处的悬键 解吸。另外,通过回流工艺,将栅电极9的边缘部分倒圆和氧化。因 此,同时执行层间绝缘层10的回流工艺和栅电极9的边缘部分的倒 圆和氧化。
在图3C所示的工艺中,通过利用由光刻胶制成的掩模来对层间 绝缘层10进行构图,例如,该掩模通过光刻和蚀刻来形成。由此, 设置到达接触区5和n+型源极区6和7的第一接触孔lla以及到达栅 电极9的第二接触孔llb。
在本工艺中,通过湿法蚀刻和干法蚀刻依次设置接触孔lla和 llb,以便接触孔lla和lib中的每一个的侧壁具有钝角。例如,如 图5所示,当层间绝缘层10具有大约670nm的厚度时,执行湿法蚀 刻用于蚀刻大约260nm,并执行干法蚀刻用于蚀刻大约410nm。由此, 将接触孔lla和lib的侧壁形成为包含湿法蚀刻区和干法蚀刻区的两 段区。
当干法蚀刻区在侧壁和衬底的表面(即,源极区6和7的表面或 栅电极9的表面)之间具有第一角VA、并且湿法蚀刻区在侧壁与衬
底的表面之间具有第二角Vb吋,优选第一角Va大于第二角Vb。例 如,可以将第一角VA设为75°或以上,而将第二角VB设为15°或以 下,如图5所示。通过干法蚀刻,第一角Va変大,由此可以形成微 小元件。另外,通过湿法蚀刻使湿法蚀刻区与干法蚀刻区之间的角变 成钝角。由此,接触孔lla和llb的边缘部分具有与其中边缘部分被 倒圆的情况相似的形状。
接着,溅射惰性离子,例如Ar。如图6中的箭头VI所示,通过 Ar溅射将层间绝缘层IO的表面和边缘部分倒圆并使其平滑。因此, 可以将接触孔lla和llb的侧壁倒圆,而无需另一回流工艺。结果, 抑制栅电极9由于在设置接触孔lla和llb之后执行的回流工艺而被 氧化。
在图3C所示的工艺中,形成由Ni或Ti/Ni制成的接触金属层以 填充在接触孔lla和llb中,并对接触金属层进行构图以便形成接触 部分5a-7a。接触部分5a-7a和9a分别与接触区5、 n+型源极区6和7 以及栅电极9电耦合。在图3D所示的工艺中,将由Ni制成的漏电 极14形成在衬底1的下表面侧上以与漏极接触区13接触。然后,在 Ar气氛中在大约700°C或以下执行电极烧结工艺,由此接触部分 5a-7a和9a与漏电极14形成欧^(母接触。在这种情况下,接触区5、 n+ 型源极区6和7、栅电极9以及漏极接触区13具有高杂质浓度,由 此接触部分5a-7a和9a与漏电极14充分形成欧姆接触,而无需高温 下的加热工艺。
在图3D所示的工艺之后,形成包含由Ti制成的基础布线电极部 分12a和由Al制成的布线电极部分12b的源电极12以及栅极布线(未 示出),由此形成图1中的平面型MOSFET。
在上述制造平面型MOSFET的方法中,在执行用于形成层间绝 缘层10的回流工艺之后,温度降到大约700°C或以下(例如大约 600°C),并且然后在惰性气体气氛中执行脱水工艺。由此,除去包含
在提供层间绝缘层10的BPSG中的水分,并且抑制设置在层间绝缘 层IO上的源电极12的材料被腐蚀。
此外,通过回流工艺将栅电极9的边缘部分倒圆并使其氧化。因 此,即使当在湿气氛中执行层间绝缘层10的回流工艺时,与其中分 别执行栅电极9的边缘部分的倒圆和氧化以及层间绝缘层10的回流 工艺的情况相比,减少了栅电极9的氧化量。因此,抑制栅电极9中 的多晶硅在湿气氛中被氧化。结果,可以防止栅电极9中的所有多晶 硅被氧化,由此栅电极9可以用作栅电极并形成欧姆接触。
此外,在上述方法中,在层间绝缘层10处设置到达栅电极9的 接触孔llb之后,不在湿气氛中执行加热工艺。通过湿法蚀刻、干法 蚀刻和Ar溅射的结合来将接触孔lla和lib的侧壁的边缘部分倒圆。 因此,抑制栅电极9的暴露部分被氧化。
第二实施例
在图1中的MOSFET中,与栅电极9形成欧姆接触的接触部分 9a由与接触部分5a-7a相同的材料制成,所述接触部分5a-7a分别与 接触区5以及n+型源极区6和7形成欧姆接触。因此,在图3C所示 的同一工艺中形成第一接触孔lla和第二接触孔llb。或者,接触部 分9a可以由与接触部分5a-7a不同的材料制成。例如,由Ti制成的 接触部分9a可以与栅电极9形成欧姆接触,而由Ni制成的接触部分 5a-7a可以分别与接触区5以及n+型源极区6和7形成欧姆接触。
在该情况下,通过图2A-2D和3A所示的制造工艺形成M0SFET, 直到其中形成栅电极9的工艺为止。然后,在图7A所示的工艺中, 在栅极氧化层8和栅电极9上形成BPSG层。通过利用光刻胶制成的 掩模来对BPSG层进行构图,例如,该掩模通过光刻和蚀刻形成。由 此,形成到达接触区5以及源极区6和7的第一接触孔lla。在本工 艺中,不形成到达栅电极9的第二接触孔llb。
然后,例如,在大约930°C下执行回流工艺20分钟。由此,形 成层间绝缘层10,并且将栅电极9的边缘部分和第一接触孔lla的边 缘部分倒圆。在回流工艺中,例如,如图4所示控制气氛和温度。
当在高于封端/解吸温度的温度下执行回流工艺时,保持湿气氛。 由此,抑制H或OH从栅极氧化层8与沟道层4之间的界面处的悬键 解吸。另外,通过回流工艺将栅电极9的边缘部分倒圆。因此,同时 执行层间绝缘层10的回流工艺和栅电极9的边缘部分的倒圆和氧化。 在该情况下,在其中通过第一接触孔lla暴露SiC的表面的状态下执 行加热工艺。然而,在大约90(fC的低温下,SiC的表面很少被氧化。
在图7B所示的工艺中,执行与图3C中的工艺相似的工艺。形 成由Ni制成的接触金属层以填充在第一接触孔lla中,并对接触金 属层进行构图。由此,形成分别与接触区5以及n+型源极区6和7 电耦合的接触部分5a-7a。另外,由Ni制成的漏电极14形成在衬底 1的下表面侧上以与漏极接触区13接触。然后,在Ar气氛中在大约 700°C或以下执行电极烧结工艺,由此接触部分5a-7a和漏电极14形 成欧姆接触。
在图7C所示的工艺中,通过利用由光刻胶制成的掩模对层间绝 缘层IO进行构图,例如,该掩模通过光刻和蚀刻形成。由此,形成 达到栅电极9的第二接触孔llb。
在本工艺中,与图3C所示的工艺相似,依次执行湿法蚀刻和干 法蚀刻以便第二接触孔lib的侧壁具有钝角。通过湿法蚀刻将湿法蚀 刻区与干法蚀刻区之间的角变成钝角。因此,第二接触孔llb的边缘 部分具有与其中将边缘部分倒圆的情况相似的形状。另外,溅射惰性 离子,例如Ar,由此使层间绝缘层10的表面平滑,并且将第二接触 孔lib的边缘部分进一步倒圆。因此,层间绝缘层10具有与其中执 行另一回流工艺的情况相似的形状。
在图7C所示的工艺之后,形成包含由Ti制成的基础布线电极部
分12a和由Al制成的布线电极部分12b的源电极12以及栅极布线(未 示出)。
此外在本制造方法中,在执行用于形成层间绝缘层的回流工艺之 后,将温度降到大约700°C或以下(例如大约600°C),并且然后在 惰性气体气氛中执行脱水工艺。因此,获得与图2A-3D所示的制造 方法相似的效果。另外,当接触部分9a由与接触部分5a-7a不同的材 料制成时,可以在不同的工艺中形成第一接触孔lla和第二接触孔 llb。因此,当在回流工艺之后形成到达栅电极9的第二接触孔lib 时,有效地抑制栅电极9被氧化。
第三实施例
图8中的MOSFET包括用于防护湿气氛中的氧气的氮化层20。 氮化层20形成在栅电极9的上表面上以及栅电极9和栅极氧化层8 的侧壁上,以便通过氮化层20覆盖栅极氧化层8与沟道区4之间的 界面,即,其中由H元素或OH将悬键封端的部分。由此,氮化层 20防止湿气氛中的氧气进入其中由H元素或OH将悬键封端的部分。
现在将参考图9A-9D来对图8中的MOSFET制造方法进行说明。
首先,通过图2A-2D和3A所示的制造工艺来形成MOSFET, 直到其中形成栅电极9的工艺为止。在图3A所示的工艺之后,例如, 在大约875°C下将栅电极9的边缘部分倒圆并使其氧化。
接着,在图9A所示的工艺中,将氮化层20形成在栅电极9的 上表面上以及栅电极9和栅极氧化层8的侧壁上。氮化层20具有大 约50nm或以上的厚度,例如大约100nm。然后,在图9B-9D所示的 工艺中,形成层间绝缘层IO、接触孔lla和llb、接触部分5a-7a和 9a、漏电极14以及栅极布线(未示出)。
在本制造方法中,在形成氮化层20之后形成层间绝缘层10。由 此,当在层间绝缘层10的形成工艺中使用湿气氛时,氮化层20防止
湿气氛中的氧气进入其中由H元素或OH将悬键封端的部分。因此, 抑制栅电极9被氧化。
另外,除了氮化层20的形成工艺之外,以与图l中的MOSFET 的制造方法几乎相似的制造方法来形成图8中的MOSFET。由此, 可以获得与图1中的MOSFET相似的效果。
第四实施例
当形成具有氮化层20的MOSFET时,与图7A-7C所示的工艺相 似,可以在不同的工艺中形成第一接触孔lla和第二接触孔llb。
具体地,通过图2A-2D和3A所示的制造工艺形成MOSFET, 直到其中形成栅电极9的工艺为止。在图3A所示的工艺之后,例如, 在大约875°C下将栅电极9的边缘部分倒圆并使其氧化。
接着,在图10A所示的工艺中,将氮化层20形成在栅电极9的 上表面上以及栅电极9和栅极氧化层8的侧壁上。氮化层20具有大 约50nm或以上的厚度,例如大约100nm。然后,在图10B-10D所示 的工艺中,形成层间绝缘层10、第一接触孔lla、接触部分5a-7a、 第二接触孔llb、接触部分9a、漏电极14以及栅极布线(未示出)。
同样在该情况下,在形成氮化层20之后形成层间绝缘层10。因 此,当在层间绝缘层10的形成工艺中使用湿气氛时,氮化层20防止 湿气氛中的氧气进入其中由H元素或OH将悬键封端的部分。因此, 抑制栅电极9被氧化。
另外,除了氮化层20的形成工艺之外,以与图7A-7C所示的制 造工艺几乎相似的制造工艺来形成MOSFET。由此,可以获得与图l 中的MOSFET相似的效果。
其它实施例
在上述制造方法中,如图4所示控制回流工艺和脱水工艺中的温 度和气氛。或者,例如,可以如图11-14所示控制温度和气氛。
如图11所示,在温度降到大约700°C之后,可以在以大约 10。C/min或以下来降低温度的同时,执行脱水工艺。或者,如图12 所示,脱水工艺可以包括具有不同的降温速率的多个步骤。例如,脱 水工艺可以具有降温速率为大约10°C/min或以下的第一步骤和降温 速率为大约5。C/min或以下的第二步骤。如图13所示,脱水工艺可 以包括在预定时间内将温度保持在预定温度下的步骤。或者,如图 14所示,脱水工艺可以包括降低步骤和升温步骤。在降低步骤中, 以大约10°C/min或以下的降温速率将温度降到第一预定温度,而在 升高步骤中,以10°C/min或以下的升温速率将温度从第一预定温度 升高到第二预定温度。在该情况下,如果温度升高到大约700°C以上 的温度,则需要再次将惰性气体气氛改变为湿气氛或氢气氛。因此, 优选第二预定温度为大约700。C或以下。在升高步骤之后,在预定时 间内将温度保持在第二预定温度下。在图11-14所示的脱水工艺中温 度可以保持在任意点处。
在上述制造方法中,惰性气氛气体包括氮气。或者,惰性气体气 氛可以包括氩气。
SiC半导体器件中的MOSFET结构不限于平面型MOSFET,而 可以是通过包括以下步骤的方法制造的任何MOSFET:制备由SiC 制成的衬底;在衬底上形成由SiC制成的沟道区;形成相对于作为电 流通道的沟道区分别设置在电流的上游侧和下游侧上的第一杂质区 和第二杂质区;在沟道区上形成栅极绝缘层;以及在栅极绝缘层上形 成栅电极。在SiC半导体器件中,通过控制施加到栅电极的电压来控 制形成在沟道区中的沟道以及在第一杂质区和第二杂质区之间流动 的电流。
例如,在上述平面型MOSFET中,第一杂质区包括n+型源极区 6和7,而第二杂质区包括漏极接触区13。当衬底1的杂质浓度高时,
不需要漏极接触区13。在该情况下,衬底1成为第二杂质区2。此外, 在上述平面型MOSFET中,栅极氧化层8用作栅极绝缘层。或者, 可以使用具有不同结构的其它栅极绝缘层(例如由氧化层和氮化层构 成的叠层)。
当描述晶面的取向时,最初需要在期望的数字之上附加短划线。 然而,在本申请中短划线附加在数字之前。
这种改变和修改应理解为在如由附属权利要求所限定的本发明 的范围内。
权利要求
1、一种制造具有金属-氧化物半导体结构的碳化硅半导体器件的方法,该方法包括制备由碳化硅制成的衬底(1);在所述衬底(1)上形成由碳化硅制成的沟道区(4),其中所述沟道区提供电流通道;在所述衬底(1)上形成位于电流通道的上游侧上的第一杂质区(6、7);在所述衬底(1)上形成位于所述电流通道的下游侧上的第二杂质区(1、13);在所述沟道区(4)的表面上形成栅极绝缘层(8);在所述栅极绝缘层(8)上形成栅电极(9)以形成半导体元件;在所述半导体元件上形成膜以提供层间绝缘层(10)的材料;在湿气氛中在大约700℃或以上的温度下执行回流工艺以便由所述膜形成所述层间绝缘层(10);在执行回流工艺之后将温度降到大约700℃或以下;在温度降到大约700℃或以下之后将所述湿气氛改变为惰性气体气氛;以及在所述惰性气体气氛中执行脱水工艺以便使所述层间绝缘层脱水,其中所述沟道区(4)提供所述半导体元件的沟道;并且通过控制施加到所述栅电极(9)的电压来控制所述沟道以便控制在所述第一杂质区(6、7)与所述第二杂质区(1、13)之间流动的电流。
2、 根据权利要求1所述的方法,其中- 所述惰性气体气氛包括氮气。
3、 根据权利要求1所述的方法,其中 所述惰性气体气氛包括氩气。
4、 根据权利要求1-3中任一项所述的方法,其中以大约10°C/min或以下的降温速率来执行所述将温度降到大约 7(X)OC或以下。
5、 根据权利要求1-3中任一项所述的方法,其中在以大约10。C/min或以下来降低温度的同时,执行所述脱水工艺。
6、 根据权利要求5所述的方法,其中在以大约10°C/min或以下的固定速率来降低温度的同时,执行 所述脱水工艺。
7、 根据权利要求5所述的方法,其中 所述脱水工艺包括第一步骤和第二步骤; 在所述第一步骤以第一速率降低温度; 在所述第二步骤以第二速率降低温度;以及 所述第一速率为大约10eC/min或以下,而所述第二速率小于所述第一速率。
8、 根据权利要求5所述的方法,其中 所述脱水工艺包括第一步骤和第二步骤;在所述第一步骤以大约10°C/min或以下的降温速率将温度降到 第一预定温度;以及在所述第二步骤以大约10°C/min或以下的升温速率将温度从所 述第一预定温度升高到第二预定温度。
9、 根据权利要求8所述的方法,其中 所述第二预定温度为大约700 °C或以下。
10、 根据权利要求9所述的方法,其中 所述脱水工艺还包括第三步骤;以及在所述第三步骤在预定时间内将温度保持在所述第二预定温度。
11、 根据权利要求7所述的方法,其中所述脱水工艺还包括在预定时间内将温度保持在预定温度的步骤。
12、 根据权利要求1-3中任一项所述的方法,其中 将所述半导体元件形成在所述衬底(1)的表面A上。
全文摘要
一种制造具有MOS结构的碳化硅半导体器件的方法包括制备由碳化硅制成的衬底(1);以及形成沟道区(4)、第一杂质区(6、7)、第二杂质区(1、13)、栅极绝缘层(8)和栅电极(9)以在衬底(1)上形成半导体元件。另外,在半导体元件上形成膜以提供层间绝缘层(10)的材料,并在湿气氛中在大约700℃或以上的温度下执行回流工艺以便由该膜形成层间绝缘层(10)。此外,在执行回流工艺之后在惰性气体气氛中在大约700℃或以下执行脱水工艺。
文档编号H01L21/336GK101174569SQ20071018179
公开日2008年5月7日 申请日期2007年10月29日 优先权日2006年10月30日
发明者中村广希, 奥野英一, 市川宏之 申请人:株式会社电装
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1