专利名称：光电感应元件的制作方法
技术领域：
本发明涉及一种光电感应元件以及其制造方法，尤其涉及一种无须金氧半导体(CMOS)工艺制造的光电感应元件。
技术背景功能先进的显示器渐成为现今消费电子产品的重要特色，其中液晶显示 器已经逐渐成为各种电子设备如电视、移动电话、个人数字助理(Personal Digital Assistant, PDA)、数字相机、计算机屏幕或笔记型计算机屏幕所广泛 应用的具有高分辨率彩色屏幕的显示器。由于现今液晶显示器为了方便携带与使用，使用者可直接触碰的触控式 液晶显示面板也成为市场开发的方向。传统上的电阻式或电容式触控液晶显 示面板是在面板上设置额外的电阻电容组件，并通过检测触压点的电压值变 化来判断触压的位置坐标。然而，由于电阻电容等组件直接设置在面板上， 故会导致液晶显示面板的光线穿透率下降，并且增加面板的整体厚度。另一 种光学式触控面板则是在液晶显示面板的四周设置大量的光源以及对应的 光电感应元件，利用光电感应元件是否检测到对应的光源的光线来判断触压 点的位置坐标。这样的设计虽然不至于降低面板的光线穿透率，但是会大幅 度增加产品的体积，因此也不适合用于一般可携式液晶显示器的需求。若将 光电感应元件整合至液晶面板中，则不仅可减少液晶显示器整体重量以及体 积，还有利于现今讲求轻薄设计的液晶显示器产品。请参阅图1，图1为公知的光电感应二极管的示意图。光电感应二极管 10是一 P-I-N二极管，其包含P型区12、本质(intrinsic)区14以及N型区16。 P型区12掺杂P型掺杂离子，N型区则掺杂N型掺杂离子。本质区14用来 增加PN耗尽区(depletionregion)的厚度，提高吸收光子的机率和减小结电容 (junction capacitor)。光电感应二极管10能在光的照射下产生电动势或光电 流。当不加偏压时，光电感应二极管10的本质区14受到光照后会产生电子
空穴对，使自由载子的数目增加，且电流大小和光的照射量有一定关系。当 施加逆向偏压(例如P极区接电源负极，N极区接电源正极)后，在光的照射 下出现反向光电流，其大小与照射的光量有关。因为传统的P-I-N 二极管的本质区采用多晶硅(poly-Si)制作，但相较于非 晶硅(amorphous silicon, a-Si)，多晶硅对可见光的吸收系数较低，即多晶硅 对可见光敏感度不佳，故在制作多晶硅制成的光感测组件时，会比非晶硅来 得差。发明内容有鉴于此，本发明的目的在于提出一种光电感应元件的制作结构，可节 省工艺步骤且拥有较佳的光灵敏度。本发明的一实施例涉及一种光电感应元件，其包含一本质层、第一离子 掺杂区、第二离子掺杂区、 一氧化绝缘层以及一栅极金属。第二离子掺杂区 相对于第一离子掺杂区设置于本质层的另一侧；第一离子掺杂区与第二离子 掺杂区的掺杂离子相同，可为P型或N型离子。本质层还包含第一光感测区， 该第一光感测区设置和第一离子掺杂区相邻，用来于一光线照射时，依据该 光线的强度产生电子空穴对。第一离子掺杂区与第二离子掺杂区的掺杂离子 浓度大致等于1018原子数/每立方厘米(atoms/cm3)。在本发明的另一实施例中，前述本质层还包含第二光感测区，该第二光 感测区设置和第二离子掺杂区相邻。本发明另提供一种制造光电感应元件的方法，其包含形成一多晶硅薄 膜；利用第一光罩作掩模，对该多晶硅薄膜进行离子注入，以形成第一离子 掺杂区以及第二离子掺杂区；沉积一氧化绝缘层于该多晶硅薄膜之上；沉积 一金属薄膜于该氧化绝缘层之上；以及利用第二光罩作掩模，蚀刻该氧化绝 缘层以及该金属薄膜，以形成一氧化绝缘层以及一栅极金属，其中该氧化绝 缘层以及该栅极金属的面积小于未经离子注入的多晶硅薄膜的面积。前述第 一离子掺杂区的掺杂离子与该第二离子掺杂区的掺杂离子都为P型或N型掺杂离子。
图1是公知的光电感应二极管之示意图。图2是本发明光电感应元件实施例的示意图。图3是根据本发明的实施例显示第一离子掺杂区、第一光感测区及通道 区产生光电流的示意图。图4是图3的光感测区受到光线照射时，不同光线强度产生的电流大小 的关系图。图5是图4在不同电压施加于光电感应元件时，不同光线强度中，感应 电流与暗态电流的比值。图6是本发明光电感应元件的另一实施例的示意图。 图7是本发明的光电感应元件的制造流程图。 并且，上述附图中的各附图标记说明如下-IO光电感应二极管 14本质区30、 50光电感应元件322第二离子掺杂区342第二光感测区34本质区38氧化绝缘层12P型区 16N型区321第一离子掺杂区 341第一光感测区 343通道区 36书具体实施方式
请参阅图2，图2是本发明光电感应元件实施例的示意图。光电感应元 件30包含第一离子掺杂区321、第二离子掺杂区322、本质层34、氧化绝缘 层(oxide insulating layer)38以与栅极金属36。第二离子掺杂区322相对于第 一离子掺杂区321设置于本质层34的另一侧。第一离子掺杂区321与第二 离子掺杂区322的掺杂离子相同，可同时掺杂P型或N型离子。在较佳实施 例中，第一离子掺杂区321与第二离子掺杂区322的掺杂离子浓度大致等于 1018原子数/每立方厘米(atoms/cm3)。氧化绝缘层38设置于本质层34之上。 栅极金属36设置于氧化绝缘层38之上，使得本质层34与栅极金属36重叠 配置。在本实施例中，本质层34还包含第一光感测区341、第二光感测区342以及通道区343。第一光感测区341设置和第一离子掺杂区321相邻， 第二光感测区342设置和第二离子掺杂区322相邻。本质层34由多晶硅组 成；在较佳实施例中，多晶硅的离子掺杂浓度大致为1011至1014原子数/ 每立方厘米(atoms/cm3)。在较佳实施例中，栅极金属36以及氧化绝缘层38 覆盖于本质层34的面积小于通道区343以及第一光感测区341的面积。请参阅图3、图4以及图5，图3说明第一离子掺杂区321、第一光感测 区341、通道区343产生光电流的示意图。图4是图3的光感测区341受到 光线照射时，不同光线强度产生的电流大小的关系图；图5是图4在不同栅 极电压施加于光电感应元件30时，不同光线强度照射下，感应光电流与暗 态电流的比值。图4及图5所呈现的是以图2的第一光感测区341的长度D 为2pm时所量测到的数据。当第一光感测区341受到一光线照射时，会依据 该光线的强度产生电子空穴对。当栅极金属36被施加的电压Vg为-2伏特(V) 时，第一离子掺杂区321电连接至0.1V，且第二离子惨杂区322电连接至一 接地电压时，从图4以及图5可以观察到，第一光感测区341产生的感应电 流Id会随着光线强度增加而增加，而且增加的幅度很明显。在图4以及图5 中，当亮度为10 Lux照射于第一光感测区341时，产生的感应电流Id约为 无光线时暗态电流的2倍，当光线强度为1700 Lux照射于第一光感测区341 时，产生的感应电流Id约为无光线时暗态电流的160倍。当施加于栅极金属36的电压Vg为2伏特(V)时，且第一离子掺杂区321 电连接至0.1V，第二离子掺杂区322电连接至一接地电压，从图4以及图5 可以观察到，第一光感测区341产生的感应电流Id也会随着光线强度增加而 增加。在图4以及图5中，当亮度为10Lux照射于第一光感测区341时，产 生的感应电流Id约等于无光线照射于第一光感测区341产生的感应电流Id。 当光线亮度为1700Lux照射于第一光感测区341时，产生的感应电流Id约 为无光线时暗态电流的2.47倍。因此，本实施例的光电感应元件30的光敏 感性极佳。请参阅图6，图6是本发明光电感应元件的另一实施例的示意图。光电 感应元件50仅具有一个光感测区341，且光感测区341紧邻于第一离子掺杂 区321(或是第二离子掺杂区322)。请参阅图7，图7是本发明的光电感应元件的制造流程图，其方法流程
步骤如下步骤700:沉积一非多晶硅薄膜。步骤702:对该非多晶硅薄膜进行再结晶工艺，以使该非多晶硅薄膜转 成为多晶硅薄膜。步骤704:利用第一光罩做掩模，对该多晶硅薄膜进行离子注入，以形 成第一离子掺杂区与第二离子惨杂区，其中该第一离子掺杂区的掺杂离子与 该第二离子掺杂区的掺杂离子都为P型(或N型)掺杂离子。步骤706:沉积一氧化绝缘薄膜于该多晶硅薄膜之上。步骤708:沉积一金属薄膜于该氧化绝缘层之上。步骤710:利用第二光罩作掩模，蚀刻该氧化绝缘薄膜以及该金属薄膜 以形成一氧化绝缘层以及一栅极金属，使得该氧化绝缘层以及该栅极金属的 面积小于该未经离子注入的多晶硅薄膜的面积。相较于公知技术，本发明的光电感应元件只需要一次离子注入(步骤704) 的步骤，无须使用CMOS工艺，因此不需要增加额外的制造成本，而且所生 产出来的光电感应元件仍具有极佳的光敏感度。虽然本发明己用较佳实施例揭示如上，然其并非用以限定本发明，所属 领域普通技术人员，在不脱离本发明的精神和范围内，当可作各种更动与修 改，因此本发明的保护范围当由所附的权利要求书所界定的范围为准。
权利要求
1. 一种光电感应元件，其包含一本质层，其包含一第一光感测区以及一通道区； 一第一离子掺杂区，设置于该本质层的一侧；一第二离子掺杂区，相对于该第一离子掺杂区设置于该本质层的另一 侧，其中该第一光感测区和该第一离子掺杂区相邻，用于一光线照射时，依 据该光线的强度产生电子空穴对；一氧化绝缘层，设置于该本质层之上；以及一栅极金属，设置于该氧化绝缘层之上。
2. 如权利要求1所述的光电感应元件，其中该第一离子掺杂区与该第二 离子掺杂区的掺杂离子相同。
3. 如权利要求1所述的光电感应元件，其中该本质层还包含一第二光感 测区，该第二光感测区设置于和第二离子掺杂区相邻。
4. 如权利要求1所述的光电感应元件，其中该本质层与该栅极金属重 叠配置。
5. 如权利要求2所述的光电感应元件，其中该第一离子掺杂区与该第二 离子掺杂区的惨杂离子浓度大致等于1018原子数/每立方厘米。
6. 如权利要求1所述的光电感应元件，其中该第一离子掺杂区与该第二 离子掺杂区的掺杂离子都为P型掺杂离子。
7. 如权利要求1所述的光电感应元件，其中该第一离子掺杂区与该第二 离子掺杂区的掺杂离子都为N型掺杂离子。
8. 如权利要求1所述的光电感应元件，其中该本质层、该第一光感测区 是由一多晶硅组成。
9. 如权利要求1所述的光电感应元件，其中该氧化绝缘层覆盖于该本质 层的面积小于该通道区以及该第一光感测区的面积。
10. —种制造光电感应元件的方法，其包含 形成一多晶硅薄膜；利用一第一光罩作掩模，对该多晶硅薄膜进行离子注入以形成一第一离 子掺杂区以及一第二离子掺杂区；沉积一氧化绝缘薄膜于该多晶硅薄膜之上； 沉积一金属薄膜于该氧化绝缘薄膜之上；以及利用一第二光罩作掩模，蚀刻该氧化绝缘薄膜以及该金属薄膜以形成一 氧化绝缘层以及一栅极金属，使得该氧化绝缘层以及该栅极金属的面积小于 该未离子注入的多晶硅薄膜的面积。
11. 如权利要求IO所述的方法，其中该方法包含利用该第一光罩做掩模，对该第一离子掺杂区与该第二离子掺杂区进行 离子注入，使该第一离子掺杂区的掺杂离子与该第二离子掺杂区的掺杂离子 都为p型掺杂离子。
12. 如权利要求IO所述的方法，其中该方法包含利用该第一光罩做掩模，对该第一离子掺杂区与该第二离子掺杂区进行 离子注入，使该第一离子掺杂区的掺杂离子与该第二离子掺杂区的掺杂离子都为N型掺杂离子。
13. 如权利要求IO所述的方法，其中形成一多晶硅薄膜的步骤包含沉积一非多晶硅薄膜；以及对该非多晶硅薄膜进行一再结晶工艺，以使该非多晶硅薄膜转成为一多 晶硅薄膜。
14. 如权利要求IO所述的方法，其中该第一离子掺杂区与该第二离子掺 杂区的掾杂离子浓度大致等于1018原子数/每立方厘米。
15. 如权利要求IO所述的方法，其中该多晶硅薄膜的掺杂离子浓度大致 为1011至1014原子数/每立方厘米。
全文摘要
一种光电感应元件，其包含一本质层、第一离子掺杂区、第二离子掺杂区、一氧化绝缘层以及一栅极金属。第二离子掺杂区相对于第一离子掺杂区设置于本质层的另一侧，其可为P型或N型离子。本质层还包含第一光感测区，该第一光感测区设置于和第一离子掺杂区相邻，用来于一光线照射时，依据该光线的强度产生电子空穴对。
文档编号H01L31/101GK101145587SQ200710181799
公开日2008年3月19日 申请日期2007年10月29日 优先权日2007年10月29日
发明者张孟祥, 陈纪文 申请人:友达光电股份有限公司