专利名称：一种用于制备单层多晶硅栅非挥发性存储器的方法
技术领域：
本发明涉及一种用于制备单层多晶硅栅非挥发性存储器的方法。
背景技术：
非挥发性存储器技术的主要特征是广泛使用浮栅单元，如
EEPROM。按照栅结构不同，浮栅单元可以分成两类， 一种是所谓的堆 叠栅(即双层多晶硅栅)结构，如图l所示，其中包括P型硅衬底ll、 P-阱12、浅槽隔离13、栅极氧化层14、浮栅15、内层隔离层16、控制 栅17叠置于浮栅15上方；单层多晶硅栅结构，如2所示，包括P 型硅衬底21、 P-阱22、 N-阱23、浅槽隔离24、栅极氧化层25、浮栅 26以及高掺杂接触区27。在单层多晶硅栅存储单元中，N-阱23起到了 控制栅的作用。
这种单层多晶硅栅非挥发性存储单元结构，相对于所述双层多晶硅 栅存储单元的优点在于它与现有的工艺技术相匹配，不需要其他的工艺 步骤就可以同其他电路一起完成，降低了工艺复杂性。
对于存储器而言，电荷存储性能对于存储器的可靠性至关重要。图 3为所述单层多晶硅栅非挥发性存储单元的浮栅电压Vt随测试时间的变 化曲线，如图3所示，在第一次编程结束后，所述电压Vt达到最高电 压值，室温放置30分钟后，所述电压Vt迅速下降，然后对存储单元进 行第二次编程，使所述电压Vt再次达到最大值，室温放置30分钟后， 所述电压Vt下降速度趋于平緩。这种现象说明所述单层多晶硅栅非挥 发性存储单元的电荷存储性能与可动离子密切相关。
所述单层多晶硅栅存储器相对于所述双层多晶硅栅存储器的缺点 就在于所述单层多晶硅栅存储器的电荷存储性能比较差，即硅栅中正可 动离子浓度比较高，如何解决这一问题对于所述单层多晶硅栅非挥发性
3存储器的应用至关重要。
图4揭示了单层多晶硅栅非挥发性存储单元中引入正可动离子的主
要原因。曲线a为在浮栅生长后没有进行salicide (金属硅化)工艺下的 存储单元的浮栅电压Vt随着时间的变化曲线，曲线b为在浮栅生长后 进行salicide工艺下的存储单元的浮栅电压Vt随着时间的变化曲线。从 中可以看出，salicide工艺引起了存储单元的电荷存储性能的下降，即可 判断存储单元中的正可动离子大部分是由salicide工艺所引入的。通常 采用的硅化阻挡(Salicide-Block,缩写为SAB,说明书其他部分使用缩 写SAB代指硅化阻挡)层不足以阻挡salicide工艺引入的所述正可动离 子进入浮栅，并且在快速热处理过程中部分所述正可动离子可以通过 SAB层渗透到金属硅化物保护材料下层，与多晶硅形成金属硅化物。
发明内容
本发明涉及了 一种用于制备单层多晶硅栅非挥发性存储器的方法， 与现有的制备技术的不同之处在于，选用了与工艺要求相兼容的材料及 其生长方式代替现有技术使用的富氧硅(Silicon-Rich-Oxide,缩写为 SRO，说明书其他部分使用缩写SRO代指富氧硅)材料及其生长方式来 作为SAB层，其它制备所述单层多晶硅栅非挥发性存储器的步骤不变。
根据本发明的 一种用于制备单层多晶硅栅非挥发性存储器的方法， 其特征在于，用包括单层或多层经低压化学气相淀积正硅酸乙酯 (Tetraethyl Orthosilicate,缩写为TEOS,使用低压化学淀积TEOS生成 的月莛层叫4故Low Pressure Chemical Vapor Deposition from TEOS,缩写为 LPTEOS,说明书其他部分使用缩写TEOS代指正硅酸乙酯，使用缩写 LPTEOS膜层代指用低压化学淀积TEOS生成的膜层)生成的膜层作为 硅化阻挡层。
与现有技术相比，本发明具有以下优点由于LPTEOS膜层的致密 度要高于所述SRO膜层，所以用包括单层或多层LPTEOS膜层的材料 代替所述SRO膜层，作为制备单层多晶硅栅非挥发性存储器过程中涉 及的SAB层，可以进一步减少了由于硅化工艺引入到浮栅上的正可动
4离子，从而改善了所述单层多晶硅栅非挥发性存储单元的电荷存储性 能，并且所述LPTEOS膜层生成的温度适中，不会影响下层器件的结构 和性能。
由于只改变了 SAB层的组分，所以本发明对于现有工艺下的单层 多晶硅栅极非挥发性存储单元的制造都是适用的。
图1是现有技术的双层多晶硅栅EPROM的截面示意图； 图2是现有技术的单层多晶硅栅EPROM的截面示意图； 图3是单层多晶硅栅非挥发性存储单元的浮栅电压Vt随测试时间 的变化曲线；
图4是进行硅化工艺和未进行硅化工艺两种情况下，浮栅电压Vt 随测试时间的变化曲线；
图5是使用不同材料作为SAB层的情况下制造的单层多晶硅栅非 挥发性存储单元的老化试验结果(浮栅电压Vt随测试时间和测试温度 的变化曲线)。
具体实施例方式
下面结合附图和实施例对本发明进行详细说明。 在0.18(im标准CMOS工艺下，应用本发明涉及的用于制备单层多 晶硅栅非挥发性存储器的方法，即在制造单层多晶硅栅存储单元中用包
括单层或多层LPTEOS膜层的材料作为SAB层，并且与使用现有技术 使用的SRO膜层作为SAB层制造的单层多晶硅栅存储单元作了对比老 化试验。
[实施例1
使用相同的现有技术(包括现有技术方法和现有技术所使用的材 料)完成单层多晶硅栅存储单元的部分结构，包括如下步骤 1在P型硅衬底上形成隔离区；
52光刻形成作为控制栅的N-阱图案，并进行N-阱离子注入； 3依次形成栅极氧化层和未掺杂多晶硅栅极； 4进行轻纟参杂漏极(LDD)注入； 5形成栅侧保护层； 6形成接触孔。
之后，使用低压气相化学淀积(此处低压化学气相淀积的方法与现 有技术中LPTEOS膜层的生长方法相同)TEOS的方法，生长500A厚 度的LPTEOS膜层作为SAB层，取代现有技术中采用的350A厚度的 SRO膜层，作为SAB层。并对所生成的SAB层进行刻蚀(同现有技术 刻蚀LPTEOS膜层的方法相同)，得到需要的SAB层图形。
然后，按现有技术的步骤和方法完成整个单层多晶硅栅存储单元余 下部分的制造。
本发明的主旨在于改变现有技术中单层多晶硅栅存储制造过程中 涉及到的SAB层的材质，所以整个制造过程的其余与现有技术相同的 步骤和具体实现方法在此处不做具体说明。
将所得到的单层多晶硅栅存储单元与使用350A厚的SRO膜层作为 SAB层制造出来的单层多晶硅栅存储单元(使用现有技术制造)在同样 条件下进行老化试验，试验结果如图5所示
首先对存储单元进行紫外线擦除(uv擦除)，然后对存储单元编程， 使得存储单元的浮栅电压Vt达到最大值，经过老化试验(参考图5,先 是室温下保持l小时，然后250。C下保持96小时)，使用所述LPTEOS 膜层作为SAB层得到的单层多晶硅栅存储单元的浮栅电压Vt的损失速 度(参考曲线d)要远远小于使用所述SRO膜层作为SAB层制造出来 的单层多晶硅栅存储单元(参考曲线c)。
对比曲线c和曲线d,可以看到，使用所述LPTEOS膜层可以有效提 高单层多晶硅栅存储单元的电荷存储性能。所述LPTEOS膜层的厚度应 该根据工艺的要求具体控制， 一般为350A 600A。当所述LPTEOS膜层 厚度小于350A后，对于电荷存储性能的提高有限，所述LPTEOS膜层 应在能实现有效正可动离子控制的基础上，尽量作薄。[实施例2
本实施例中，在所述实施例1中的所述步骤6之后，使用以下方法 制造SAB层
首先，使用低压气相化学淀积(此处低压化学气相淀积的方法与现 有技术中LPTEOS膜层的生长方法相同)的方法，生长500A厚度的第 一低压化学气相淀积正硅酸乙酯膜层(也可叫做第一 LPTEOS膜层)； 然后，通过低压气相化学淀积(此处低压化学气相淀积的方法与现有技 术中以低压化学气相淀积方法生长氮化硅膜层的方法相同)的方法生长
50A厚度的氮化硅膜层；最后，使用低压气相化学淀积(此处低压化学 气相淀积的方法与现有技术中LPTEOS膜层的生长方法相同)的方法， 生长150A厚度的第二低压化学气相淀积正硅酸乙酯膜层(也可叫做第 二 LPTEOS膜层)。使用这种LPTEOS-SiN-LPTEOS层取代现有技术中 采用的350A厚度的SRO膜层，作为SAB层。并对所生成的 LPTEOS-SiN-LPTEOS层进行刻蚀(刻蚀方法为现有刻蚀所述LPTEOS 膜层和所述低压气相化学淀积生成的氮化硅膜层的方法，此处不做具体 说明)得到需要的SAB层图形。
然后，按现有技术的步骤和方法完成整个单层多晶硅栅存储单元余 下部分的制造。
本发明的主旨在于改变现有技术中的SAB层，所以整个制造过程 的其余与现有技术相同的步骤和具体实现方法在此处不做具体说明。
在制作所述LPTEOS-SiN-LPTEOS层的时候，各层的厚度可以在一 定范围内进行选择，所述第一低压化学气相淀积正硅酸乙酯膜层厚度选 择范围为100A 200A，所述氮化硅膜层厚度选择范围为40A 70A,所 述第二低压化学气相淀积正硅酸乙酯膜层厚度的选择范围为 300A 600A。各个膜层的厚度不宜过厚，过厚会影响上层结构；各个膜 层也不宜过薄，过薄不能起到有效阻挡salicide工艺引入的正可动离子。
将所得到的单层多晶硅栅存储单元与使用所述SRO膜层作为SAB 层制造出来的单层多晶硅栅存储单元(使用现有技术制造)在同样条件下进行老化试验(试验方法同实施例1中的试验方法相同)，试验结果
如图5所示
对比曲线c和曲线e,可以看出，使用LPTEOS-SiN-LPTEOS层作 为SAB层(对应曲线e)可以有效提高单层多晶硅栅存储单元的电荷存 储性能，其性能比实施例1中用所述LPTEOS膜层作为SAB层制造的 单层多晶硅栅存储单元的电荷存储性能还要好，但是由于使用了三层结 构作为SAB层在工艺复杂度和成本上均有提高，所以可以根据具体要 求选择以何种材料作为SAB层。
8
权利要求
1. 一种用于制备单层多晶硅栅非挥发性存储器的方法，其特征在于，用包括单层或多层经低压化学气相淀积正硅酸乙酯生成的膜层作为硅化阻挡层。
2. 根据权利要求1所述的方法，其特征在于，经低压化学气相 淀积正硅酸乙酯生成的膜层作为所述硅化阻挡层。
3. 根据权利要求2所述的方法，其特征在于，所述硅化阻挡层 厚度为350A 600A。
4. 根据权利要求1所述的方法，其特征在于，所述硅化阻挡层 包括第一低压化学气相淀积正硅酸乙酯膜层、氮化硅膜层和第二低压 化学气相淀积正硅酸乙酯膜层，其中，所述淀积硅化阻挡层的步骤包 括-经低压化学气相淀积正硅酸乙酯生成所述第 一 低压化学气相淀积正硅酸乙酯膜层； -在所述第一低压化学气相淀积正硅酸乙酯膜层上用低压化学气相淀积所述氮化硅膜层； -在所述氮化硅膜层上经低压化学气相淀积正硅酸乙酯生成所述第二低压化学气相淀积正硅酸乙酯膜层。
5. 根据权利要求4所述的方法，其特征在于，所述第一低压化 学气相淀积正硅酸乙酯膜层厚度为100A 200A,所述氮化硅膜层厚度 为40A 70A,所述第二低压化学气相淀积正硅酸乙酯膜层厚度为 300A 600A。
全文摘要
本发明涉及一种改进单层多晶硅栅非挥发性(Nonvolatile)存储器性能的方法。该方法通过改变SAB(Salicide-Block硅化阻挡)层的材料来有效减少正可动离子进入单层多晶硅栅非挥发性存储器单元的浮栅中，从而提高存储单元的电荷存储性能(Charge Retention)。
文档编号H01L27/115GK101499405SQ20081003336
公开日2009年8月5日 申请日期2008年1月31日 优先权日2008年1月31日
发明者崟 崔, 奎 梅, 超 程, 兵 郭, 金起凖 申请人:中芯国际集成电路制造(上海)有限公司