形成用于半导体器件的层间电介质的方法

文档序号:6902217阅读:191来源:国知局
专利名称:形成用于半导体器件的层间电介质的方法
技术领域
本发明涉及一种形成用于半导体器件的层间电介质的方法。具 体地,本发明涉及一种形成用于半导体器件的层间电介质的方法, 该方法4吏用TEOS (正石圭f臾乙西旨(tetraethyl orthosilicate ))月莫通过^f氐 压化学气相沉积(low pressure chemical vapor deposition ) ( LPCVD ) 来形成用作层间电介质的PMD (多晶硅金属电介质(Poly Metal Dielectric))膜,从而提高间隙填充特性。
背景技术
随着半导体器件的更高密度集成,设计规则要求器件图样被进 一步小型化。在器件之间刻蚀的间隙中沉积绝缘体以提供电绝缘已 经变得更加困难。因此,可以4吏用具有良好填充特性的化学气相沉 积(CVD)工艺。
图1A到图1F示出了一种根据相关技术的用于半导体器件的制 造过程,且具体地,示出了一种形成层间电介质的方法。参照图1A, 可以在半导体衬底11上和/或上方形成栅极氧化膜12和栅极多晶硅 层13。然后,可以使用光刻胶图样通过曝光和刻蚀来选择性地去除 才册才及多晶石圭层13, /人而形成4册电4及。可以实施用于^f氐浓度离子注入的工艺以在栅极多晶硅层13的左侧和右侧形成LDD(轻掺杂漏极) 区14。可以在整个结构上和/或上方形成氮化膜15,其中在该整个 结构中形成了4册电才及。可以过刻蚀(over-etched)该氮化月莫15以在 才册才及多晶石圭层13的左侧表面和右侧表面上和/或上方形成侧壁隔离 体。由于低阶梯(low step),可以通过过刻蚀来去除在栅4及多晶石圭 层13上和/或上方的氮化膜15。可以将高浓度杂质离子注入到位于 才册才及多晶石圭层13左侧和右侧的LDD区14中,乂人而形成源才及区和 漏极区16。由氮化膜15形成的侧壁隔离体阻挡了杂质离子的注入, 并限定了源才及区和漏才及区16。
参照图1B,可以在半导体4于底的整个表面上和/或上方形成薄 氮化硅膜,其中在该半导体衬底上方形成了4册电才及,而该薄氮化石圭 膜将用作刻蚀停止膜17。用作层间电介质的第一 PMD (多晶硅金 属电介质,Poly Metal Dielectric )氧4匕月莫18a可以由BPSG (硼磷石圭 酸盐玻璃,BoroPhospho Silicate Glass)或PSG (磷硅酸盐玻璃, Phospho Silicate Glass)制成,其中可以在刻蚀4亭止月莫17的整个上 部表面上方沉积或退火该第一 PMD氧〗匕力莫18a。可以首先通过以 衬垫(liner )的形式来薄薄地沉积BPSG或PSG,然后通过常压CVD
(APCVD )或亚常压CVD ( SACVD )来沉积BPSG或PSG到所 期望的厚度,从而形成第一 PMD氧化膜18a。可以实施用于RTA
(快速热退火,Rapid Thermal Annealing )的工艺以^是高第一 PMD 氧化膜18a的密度。
参照图1C,可以通过化学才几械4旭光(CMP)工艺来平坦化第 一PMD氧化膜18a。接下来,可以通过APCVD或SACVD来在第
一 PMD氧化膜18a上和/或上方均匀地沉积TEOS,从而形成第二 PMD氧化膜18b。可以在第二 PMD氧化膜18b上和/或上方形成用 于限定接触孔区的掩膜图样。利用这个掩膜图样,可以干法刻蚀第
二 PMD氧化膜18b和第一 PMD氧化膜18a。还可以干法刻蚀下面的刻蚀停止膜17。
4妄下来,可以去除掩膜图样。可以形成4妄触孔
19以使该接触孔19穿过第二 PMD氧化膜18b、第一 PMD氧化膜 18a和刻蚀4f止力莫17,其中经由4妄触3L 19暴露了源4及区和漏才及区 16。
参照图1D,可以通过等离子增强CVD (PECVD)、 CVD或物 理气相沉积(PVD )来在第二 PMD氧化月莫18b上和/或上方形成活 性金属层(reactive metal layer) 20,例如Ti金属层,其中在第二 PMD氧化膜18b中形成了接触孔19。接下来,通过LPCVD,可以 在活性金属层20上和/或上方沉积阻挡金属层21,例如TiN。
参照图1E,可以通过CVD来沉积导电材并+鴒(W) 22以填充 接触孔19,其中在该接触孔19中形成了阻挡金属层21。参照图IF, 可以实施CMP工艺直到暴露第二 PMD氧化膜18b的表面。然后, 可以对鴒22、阻挡金属层21以及活性金属层20进行抛光以形成接 触插塞。随着半导体器件的更高密度的集成,器件尺寸和线宽必然 减小。尤其是,随着^f册电才及之间的间隙变地更窄,层间电介质的间 隙填充特性成为实现精细线宽(fine line width )的重要因素。
在上述用于半导体器件的相关制造工艺中,为了形成层间电介 质,在常压(atmosphere)下添加了诸如BPSG或PSG的杂质。虽 然这种制造工艺对提高器件特性是有效的,但是栅电极之间的间隙 可能4艮窄。由于这个原因,如在图1B中所示,可能在第一PMD氧 化膜18a或第二 PMD氧化膜18b中形成气孔18c。然后,在如图 ID和图IE中所示的金属沉积工艺和金属i真充工艺期间,金属成分 进入气孔18c。结果,如图1F中所示,当形成接触插塞时邻近的接 触孔可以相互连接。这可能导致电流泄漏,并且不利地影响半导体 器件的可靠性。

发明内容
本发明实施例涉及一种形成用于半导体器件的层间电介质的 方法。具体地,本发明实施例涉及一种形成用于半导体器件的层间
电介质的方法,该方法使用TEOS (正硅酸乙酯)膜通过低压化学 气相沉积(LPCVD)来形成用作层间电介质的PMD (多晶石圭金属 电介质)膜,从而提高间隙填充特性。
在本发明实施例中,通过以LPCVD的方法使用TEOS膜来形 成用作层间电介质的PMD膜,可以使间隙填充特性最佳化。因此, 本发明实施例使接触孔通过气孔相互连接最少化,并且以从而抑制 电流泄漏的出王见。
根据本发明实施例, 一种形成用于半导体器件的层间电介质的 方法包括才是供具有至少一个有源区的半导体衬底,在衬底的整个 表面上方形成刻蚀停止膜以用作刻蚀停止点(etch stop point ), 4吏用 正硅酸乙酯膜通过低压化学气相沉积来在刻蚀停止膜的整个表面 上方形成作为层间电介质的氧化膜,以及形成接触孔以用于连接金 属布线或半导体衬底的有源区。
才艮据本发明实施例,在形成用作层间电介质的PMD氧化膜的 过程中,由于在j氐压受控的气氛(low-pressure controlled atmosphere ) 下添加TEOS杂质,提高了间隙填充特性。因此,使PMD氧化膜 中的气孔最少化。结果,防止冲妄触孔通过气孔相互短^各,并且因此 抑制电流泄漏。此外,没必要实施快速热退火来提高PMD氧化膜 的密度,也没必要在平坦化之后沉积第二 PMD氧化膜。结果,能 够简化制造工艺。


图1A到图1F示出一种使用了形成层间电介质的方法的半导体 器件制造过程。
实例图2A到图2F示出 一种根据本发明实施例的使用了形成层 间电介质的方法的半导体器件制造过程。
具体实施例方式
实例图2A到图2F示出 一种根据本发明实施例的使用了形成层 间电介质的方法的半导体器件制造过程。参照图2A,可以在半导 体衬底101上和/或上方形成栅极氧化膜102和栅极多晶硅层(gate poly layer) 103。 *接下来,可以利用光刻月交图才羊-使用曝光工艺和刻 蚀工艺来选择性地去除栅极多晶硅层103,从而形成栅电极。
可以使用低浓度离子注入工艺以在栅极多晶硅层103的左侧和 右侧形成LDD区104。 4妄下来,可以在整个结构上和/或上方形成 氮化膜105,其中在该整个结构中形成了栅电极。可以过刻蚀该氮 化膜105以便保留位于栅极多晶硅层103的左侧和右侧上和/或上方 的氮化膜105作为侧壁隔离体。由于低阶梯,可以通过过刻蚀来去 除栅极多晶硅层103上和/或上方的氮化膜105。可以将高浓度杂质 离子注入到位于栅极多晶硅层103左侧的和右侧的LDD区104内, 从而形成源极区和漏极区106。由氮化膜105制成的侧壁隔离体阻 挡了杂质离子的注入,并限定了源才及区和漏才及区106。可以在整个 表面上/或上方沉》积石圭4匕物并7十该石圭4匕物进4亍退火以在4册才及多晶石圭 层103以及源4及区和漏4及区106的表面上和/或上方形成石圭化膜 (silicide film )。通过使用硅化膜,可以减小电阻。参照实例图2B,可以在包括「4册电4及的衬底的整个表面上和/或 上方形成薄氮化硅膜或薄氧化硅膜(例如,Si02,Si3N4,或者SiON) 以用作刻蚀4亭止力莫107。可以在刻蚀4亭止"莫107的整个上部表面上 和/或上方形成用作层间电介质的PMD氧化膜108。可以首先通过 沉积薄的TEOS衬垫,以及然后通过LPCVD沉积TEOS达到所期 望的厚度来形成PMD氧化膜108。例如,在0.13pm到0.65pm的 LDI( LCD驱动IC )器件的情况中,处理月空(力口工月空,process chamber ) 的温度可以维持在大约649°C到651。C。可以首先以4十垫的形式来 沉积具有范围在750A到800A的厚度的PMD氧化膜108,以及然 后沉积PMD氧化膜108达到范围在1200A到9000A的期望厚度。 可选地,可以首先以衬垫的形式来沉积具有范围在750A到850A 的厚度的PMD氧化膜108,以及然后沉积PMD氧化膜108达到范 围在7800A到10200A的期望厚度。
参照实例图2C,通过CMP工艺来平坦化PMD氧化膜108。 相比于相关^支术,根据本发明实施例的用于形成PMD氧化膜108 的工艺在低压受控的气氛下添加TEOS杂质。提高了间隙填充特性, 并且在PMD氧化膜108中没有形成气孔。没必要实施RTA工艺或 在平坦化之后沉积第二PMD氧化膜。因此可以简化制造工艺。此 后,可以在PMD fl/f匕月莫108上和/或上方形成用于限定4妾触3L区的 掩月莫图样。4吏用这个掩月莫图样可以干法刻蚀PMD氧化膜108,并 且通过干法刻蚀还可以刻蚀下面的刻蚀停止力莫107。然后,可以形 成4妄触孔109以-使该4妄触孔109穿过PMD氧化膜108和刻蚀停止 膜107,其中经由接触孔109暴露了源极区和漏极区106。
参照实例图2D,通过PECVD、 CVD或PVD,可以在PMD氧 化月莫108上和/或上方沉积活性金属层110,例如Ti金属层,其中在 PMD氧化膜108中形成了接触孔109。接下来,通过LPCVD,可 以在活性金属层110上和/或上方;冗积、阻挡金属层111,例如TiN。在沉积阻挡金属层111之前,活性金属层110可以在真空条件下或 氮气气氛下经受大约550。C到800。C的热处理以形成由石圭^f匕物的 4匕合4勿(silicide compound)制成的欧姆层(ohmic layer )。可以在 欧姆层上和/或上方形成阻挡金属层111。
参照实例图2E,例如通过CVD,可以在阻挡金属层111上和/ 或上方沉积导电材料鵠(W) 112以填充接触孔109。参照实例图 2F,可以实施CMP工艺直到暴露PMD氧化膜108的表面。然后可 以对鵠112、阻挡金属层111以及活性金属层110进行抛光以形成 4妻触插塞。例如,在本发明实施例中,可以在PMD氧化膜108和 半导体衬底101之间嵌入半导体器件,诸如晶体管(参考标号103 对应于晶体管的栅电极)。这意味着,在实施用于半导体器件的制 造工艺之后形成层间电介质,而不是直^妻在半导体^H"底上形成层间 电介质。当然,本发明实施例可以应用于接触孔,该接触孔用来连 接金属布线和半导体衬底的有源区,以及将金属布线和金属布线进 行连4妄。因此,在层间电介质和有源区之间可以没有附加的半导体 器件。
尽管本文中描述了多个实施例,但是应该理解,本领域技术人 员可以想到多种其他修改和实施例,他们都将落入本公开的原则的 精神和范围内。更特别地,在本公开、附图、以及所附权利要求的
种4务改和 文变。除了组成部分和/或排列方面的修改和改变以外,可 选的使用对本领域技术人员来说也是显而易见的。
权利要求
1. 一种方法,包括提供具有至少一个有源区的半导体衬底;在所述半导体衬底的整个表面上方形成刻蚀停止膜;使用正硅酸乙酯膜通过低压化学气相沉积来在所述刻蚀停止膜的整个表面上方形成作为层间电介质的氧化膜;以及然后形成接触孔以用于连接金属布线或所述半导体衬底的所述有源区。
2. 根据权利要求1所述的方法,其中,形成刻蚀停止膜包括形成 氮化硅膜作为所述刻蚀停止膜。
3. 根据权利要求1所述的方法,其中,形成刻蚀停止膜包括形成 氧化硅膜作为所述刻蚀停止膜。
4. 根据权利要求1所述的方法,其中,形成刻蚀停止膜包括形成 SiON膜作为所述刻蚀停止膜。
5. 根据权利要求1所述的方法,其中,首先沉积所述氧化膜作为 薄衬垫,以及然后沉积所述氧化膜达到所期望的厚度。
6. 根据权利要求5所述的方法,其中,在提供具有至少一个有源 区的半导体衬底中,所述半导体衬底和所述有源区适合于形成 0.13|am到0.65(am的液晶显示器驱动集成电^各器件。
7. 4艮据权利要求6所述的方法,进一步包4舌沉积具有在大约750 A到850A之间范围内的厚度的所述薄衬垫。
8. 才艮据权利要求7所述的方法,进一步包括沉积具有在大约 7800A到10200 A之间范围内的期望厚度的所述氧化物。
9. 根据权利要求5所述的方法,包括在所述接触孔中沉积活性金 属层。
10. 根据权利要求9所述的方法,包括使所述活性金属层经受热处 理以形成石圭^f匕物。
11. 根据权利要求10所述的方法,包括在真空的条件下实施所述 热处J里。
12. 根据权利要求9所述的方法,包括在所述接触孔中的所述活性 金属层上方沉积阻挡金属层。
13. 根据权利要求12所述的方法,包括用沉积在所述阻挡金属层 上方的鴒来填充所述4妄触孔。
14. 根据权利要求12所述的方法,包括在所述鴒层、所述阻挡金 属层以及所述活性金属层上方实施抛光工艺以形成4妄触插塞。
15. 根据权利要求1所述的方法,其中,在实施所述低压化学气相 沉积的过程中使用的处理腔的温度维持在大约649°C到 651。C。
16. —种装置,包括半导体4于底;才册才及氧化膜,形成在所述半导体^]"底上方;栅极多晶硅层,形成在所述栅极氧化膜上方,所述栅极 氧化膜和所述栅极多晶硅层共同形成栅电极;氮化膜,形成在包括所述栅电极的所述半导体衬底上方;具有^f氐浓度杂质离子的轻掺杂漏4及区,形成在所述棚-极 多晶硅层的左侧和右侧;源才及区和漏才及区,具有在4册才及多晶石圭层左侧和右侧的所 述轻4参杂漏4及区内注入的高浓度杂质离子;刻蚀停止膜,形成在包括所述4册电极的所述半导体衬底 上方;多晶硅金属电介质氧化膜,形成在所述刻蚀膜上方并用 作层间电介质;以及形成在所述源极区上方的第一鵠插塞和形成在所述漏极 区上方的第二鴒插塞。
17. 根据权利要求16所述的装置,其中,所述刻蚀停止膜是氮化 硅膜。
18. 根据权利要求16所述的装置,其中,所述刻蚀停止膜是氧化 硅膜。
19. 根据权利要求16所述的装置,其中,所述氧化膜具有在大约 7800A到10200 A之间范围内的厚度。
20. 根据权利要求19所述的装置,其中,所述装置适合于形成 0.13|im到0.65(im的液晶显示器驱动集成电路器件。
全文摘要
一种形成用于半导体器件的层间电介质的方法,该方法使气孔最少化。在用于形成用作层间电介质的PMD氧化膜的过程中,由于在低压受控的气氛下添加TEOS杂质,从而提高了间隙填充特性。因此,使在PMD氧化膜中的气孔最少化。结果,防止了接触孔通过气孔相互短路,并从而抑制了电流泄漏。此外,没必要实施快速热退火以提高PMD氧化膜的密度,也没必要在平坦化之后沉积第二PMD氧化膜。结果,可以简化制造工艺。
文档编号H01L21/768GK101452880SQ200810178478
公开日2009年6月10日 申请日期2008年12月1日 优先权日2007年12月3日
发明者李振揆 申请人:东部高科股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1