以晶体管特定的接触设计来增强晶体管性能的技术的制作方法

专利名称：以晶体管特定的接触设计来增强晶体管性能的技术的制作方法
技术领域：
本发明大体上系关于集成电路的制造，且尤系关于连接到包含多个接触插塞 (contact plug)的接触结构的高度复杂的场效晶体管(譬如M0S晶体管结构)的制造。
背景技术：
对于集成电路的制程持续朝不断努力縮小个别电路元件的特征尺寸而驱使的几 个方向来进行改善。目前，以及于可预见的未来，由于硅基板的高可利用性和由于过去数十 年发展的已发展的广为接受的制程技术的关系，大多数的集成电路是(且将会是)基于硅 装置。发展增加的装填密度(packing density)和提升性能的集成电路方面的关键问题 一直以来系在于縮小晶体管元件，譬如MOS晶体管元件，以提供可能需要用来生产现代CPU 和内存装置的大量的晶体管元件。于制造具有减小尺寸的场效晶体管的一个重要的态样是 縮减闸极电极的长度，该闸极电极控制形成分隔该晶体管的源极和漏极区的导电沟道。该 晶体管元件的源极和漏极区为导电半导体区，相比于在周围的结晶主动区(crystalline active region)(例如，基板或井区(well region))中的掺杂剂(dopant)，该源极和漏极 区包含了相反导电率类型的掺杂剂。 虽然縮减闸极电极长度对于获得较小和较快速的晶体管元件而言一直被视为是 必须的，然而结果是为了维持縮减后的闸极电极长度的适当晶体管性能会额外牵扯到许多 的附带问题。 举例而言，对于縮减闸极长度而言，典型地，亦将縮减闸极绝缘层的个别厚度以便 维持导电沟道的可控制性。因为包括二氧化硅的闸极绝缘层的厚度一般系接近于关于撃穿 电压(breakthrough voltage)和漏电流(leakage current)的实际限制，而譬如增加介电 系数(permittivity)的介电材料等的其它策略则可能遭遇可靠度的降低，因此已经提出 藉由于沟道区中产生各自应变(strain)以便适当地修正其中的电荷载子移动率的方式， 来对于给定的设计尺寸增强先进场效晶体管的驱动电流能力。例如，于沟道区中产生实质 上单轴的压縮或拉张应变可以分别造成电洞和电子的增加的移动率。 一个用来于场效晶体 管的沟道区中产生各自应变的有效机制包含提供覆盖晶体管的高度受应力的介电材料，其 中本征应力可被转移至下方半导体材料中，以便最后获得于沟道区中各自的应变。例如，可 藉由电浆辅助化学蒸气沉积(PECVD)技术制成已经广为认可的材料，譬如二氧化硅、氮化 硅、富含碳的氮化硅(carbon enriched silicon nitride)、等等，其中可充分控制个别的 制程参数，以便获得所希望的本征应力的程度和类型。例如，可以用高达3GPa或者更高的 高本质压縮应力来沉积氮化硅，因此可有利地使用该沉积的氮化硅以便增强P型晶体管的 性能。类似情况，亦可使用lGPa或者更高范围的适当的高拉张应力来沉积氮化硅，由此提 供增加N沟道晶体管的驱动电流能力的可能性。这些高度受应力材料可以并入用来覆盖及 钝化晶体管元件的层间介电材料(interlayer dielectricmaterial)中，其中个别的接线 层(wiring level)(所谓的金属化层(metallization layer))可以形成于层间介电材料 上和其上方。结果，结合縮减的晶体管尺寸，各自的应力引发机制可以允许制造高性能的晶体管元件。然而，最后获得的集成电路和个别晶体管元件的性能可能不只是视特定晶体管 特性而定，而是可能亦由个别接线方式所决定，该接线方式依照特定电路布局提供个别电 路元件的相互电连接。由于每单位面积所增加的电路元件数目的缘故，一般可能必须提供 在这些电路元件之间更为增加的连接数目，而这些连接可能需要复杂的互连结构，其中剖 面面积的持续縮小需要高度导电的材料和邻接导体之间减少的寄生电容。结果，于各自的 金属化层中可以使用高度导电的材料，譬如结合有低k介电材料的铜。 然而，对于个别晶体管元件的总体性能而言，各自的接触结构也是非常重要的， 该接触结构提供漏极和源极区与金属化层之间的电连接。于是，各自的接触插塞或接触 元件可能必须提供低接触电阻且同时不会不当地影响其它的晶体管特性，譬如切换速度 (switching speed)等。然而，结果是，于习知策略中很难同时苻合此二个需求，如以下将参 照图la和图lb说明者。 图la示意地显示半导体装置100的剖面图，该半导体装置100包括基板101，例如 硅基(silicon-based)的基板或任何其它在其上已形成有硅基的半导体层102的适当的载 子材料。再者，场效晶体管110系形成在半导体层102中或之上。晶体管110可以包括形 成在闸极绝缘层115上的闸极电极114，该闸极绝缘层115将闸极电极114与位于该半导 体层102中的沟道区116予以分隔。再者，个别的间隔件(spacer)结构113可以设在闸极 电极114的侧壁上。晶体管110还包括高度掺杂的半导体区111U12分别作用为漏极和源 极。因此，区lll可以表示源极区，而区112可以表示漏极区。应了解的是，源极和漏极区 111U12的配置可以实质上与许多广为接受的闸极电极架构大体上相同，其中，源极区111 相对于漏极区112的不同功能可以藉由电路布局而予以定义，也就是说，源极区111相比 于漏极区112典型可以连接至不同的电压节点以用于特定类型的晶体管。举例而言，对于 N沟道晶体管，源极区111可以实际上作用为电子的来源，其中在从源极侧至漏极侧施加适 当的控制电压至闸极电极114后，可以建立各自的导电沟道于沟道区116中，其中个别电子 于开始对应的切换操作时，藉由在源极区111与漏极区112之间的电压差加速后，可以具有 最大动能于漏极侧。而且，金属硅化物区117可以形成在源极和漏极区111U12中以及于 闸极电极114上，以减少于闸极电极114中的讯号传播延迟并且减少于源极和漏极区111、 112中的接触电阻。 半导体装置100还包括层间介电材料120，该层间介电材料120封闭并钝化晶体 管110，并且该层间介电材料120可以由二种或多种材料组成。通常，可以层122的形式提 供基于二氧化硅的材料，该层122提供了所希望的钝化特性。而且，蚀刻终止层121典型位 于晶体管110之上，该蚀刻终止层121表现出关于层122的材料的高度蚀刻选择性，以便允 许有效控制用于图案化该层122的个别蚀刻制程的，以利于形成分别连接于源极区111和 漏极区112的各自的接触插塞131、132。例如，蚀刻终止层121可以由氮化硅组成，该氮化 硅对于用来蚀刻基于二氧化硅材料的多个非等向性蚀刻配方可以具有高度蚀刻选择性。可 以根据任何适当的导电材料来形成接点或接触插塞131、132，其中，如前所述，金属一般可 用来提供低接触电阻，以便对晶体管110的总体性能不会有不当的不良影响。例如，典型 可使用钨、铜、铝、或任何其它的金属，其中可结合个别的导电材料提供适当的导电阻障层 (barrier layer)(未图标)。 可以根据下列的制程形成如图la所示的半导体装置100。可以根据广为接受的制程技术来图案化半导体层102，以便定义适当的主动区用来于其中形成一个或多个晶体 管元件，譬如晶体管110，或其它的电路元件。对于此目的，可以藉由微影(lithogr即hy)、 蚀刻、沉积和平坦化技术来形成浅沟槽隔离(shallow trench isolation)结构。之后，可 在个别主动区内依照各自的晶体管特性而产生基本掺杂浓度。之后，可根据广为接受的策 略(包含沉积和/或氧化作用或其它的基材的修正)形成闸极电极114和闸极绝缘层115 以获得具有所希望厚度的闸极绝缘层115，该厚度可以是约1至2奈米(nm)用于基于二氧 化硅层的高度先进场效晶体管。可以藉由沉积和随后的复杂图案化技术来形成闸极电极 114。之后，可根据适当的设计植入循环(implantation cycle)使用间隔件结构113来形 成漏极和源极区112、111，该间隔件结构113于个别植入制程期间可以具有不同的横向尺 寸。以间歇方式，并于植入制程后，可以执行适当的退火制程以活化掺杂剂并再结晶该漏极 和源极区112、111。如果需要的话，然后可以在闸极电极114和漏极和源极区112、111中形 成金属硅化物区117。接着，可以形成蚀刻终止层121，其中典型地于先进应用中，可以于层 121中产生高内部应力，以便于沟道区116中提供所需类型和数量的应变，由此增进其中的 电荷载子移动率并因此增进驱动电流能力。如前所述，可以有利地沉积氮化硅和其它的材 料，以便表现出高本征应力。之后，可以藉由适当的沉积技术形成介电层122，可能接着施行 平坦化步骤以便对于后续的微影和图案化顺序提供优越的表面特性，以利于在层间介电材 料120中形成个别的开口。其后，可用适当的材料(譬如，钨)填满个别开口，其中可以提 供适当的阻障材料，如前所述。 于晶体管110操作期间，藉由接点131通过硅化物区117进入源极区111、沟道区 116进入漏极区112、以及经由金属硅化物区117和接触元件132回到形成于层间介电材 料120上方的金属化层中对应的金属线的接点132所定义的导电路径的特性而决定晶体管 110的性能。例如，藉由在沟道区116中产生各自的应变并增强于漏极和源极区112、111中 的掺杂浓度分布，可以达成优越的切换特性和电流驱动能力。为了维持所希望的低接触电 阻，典型为提供多个连接至源极区111的个别接触元件131和多个连接至漏极区112的多 个接触元件132。另一方面，接触元件131、 132于总体应力转移至沟道区116中后可能具 有显着的影响，因为于这些区域中可以去除蚀刻终止层121的高度受应力材料，因此此影 响可能不会提供所希望的增强驱动电流能力。再者，由接点131、132所引起的关于闸极电 极114的边缘电容(fringingc即acitance)可能也会对总体晶体管性能有不良的影响。于 是，从减少接触电阻的观点来看，具有适度大的横向目标尺寸的大量的个别接触元件131、 132是令人期望的，同时鏊于应变特性和关于闸极电极114的边缘电容，接触元件131、 132 的縮减的数目和/或尺寸是令人期望的。因此，接触元件131、132的设计系于这些要求之 间的折衷方案。 图lb示意地显示半导体装置100的上视图，其中于源极侧的各别的接触元件131 和于漏极侧的各别的接触元件132系设有由接触元件的横向尺寸(表示为L)和个别距离 (表示为D)所定义的特定的布局，其中这些尺寸L、D将被理解为设计尺寸(亦即为目标 值)，该等设计尺寸可依照实际装置中的制程变动而稍加改变。个别横向尺寸L和横向距 离D对于在半导体装置100中的所有电路元件系典型相同。结果，藉由装置縮小尺寸和先 进的应变引发机制所获得的晶体管性能的个别增益可以明显地视接触结构而定，并且可能 由于上述说明的对特定晶体管特能的不利影响而得到低于期望的性能增益。
本发明系关于可以避免，或至少减少一个或多个上述问题的影响的各种技术和装置。

发明内容
为了提供对本发明的一些态样的基本理解，兹提出以下的简化概要。此概要并非 本发明广泛的详尽综论。它不是想要识别本发明的关键或重要元件或者是描绘本发明的范 畴。其唯一的目的是要以简化的形式提出一些概念作为以下更详细的说明的前言。
—般而言，此处所揭示的标的内容系关于半导体装置和用来形成该半导体装置的 技术，其中，于半导体装置中接触结构的布局可以局部地改变，以便局部地获得特定设计的 装置特性。以此方式，可以高度局部的方式(例如，甚至在单一晶体管元件内)调适接触结 构和各自的电路元件之间的彼此互动，以便适当地权衡低欧姆接触与负面影响其它晶体管 特性(譬如应变引发机制、产生的高边缘电容等)的优点。例如，于一些情况中，由关于在层 间介电材料中受应力的介电材料的接触元件所引起的应力减缓可能对于P沟道晶体管而 言会更加严重，因为典型上藉由目前可取得的沉积技术所获得的压縮应力值可以明显地较 高于对应的拉张应力值。另一方面，总体接触电阻对于P沟道晶体管较不紧要，因为其本质 电阻(亦即，由电荷载子移动率所定义者)较高于N沟道晶体管者。如此一来，增加的接触 电阻可能不会必然地负面影响总体串联电阻，因为主要的因素可能是P沟道晶体管的高度 掺杂半导体区的电阻，而同一时间增量的应变可以引发于各自的沟道区中。于其它情况中， 已发现到由于增加接触电阻的电压降的缘故，于源极测相比于漏极测可能更强烈地冲击总 体晶体管性能。另一方面，漏极接点和闸极电极之间的电容耦接(c即acitive coupling) (以及因此的边缘电容)对总体切换性能可具有较高的影响，因为漏极侧典型为晶体管的 切换节点。结果，于漏极侧提供减少的接触电阻以便减少边缘电容的做法可由切换性能的 增益所补偿或甚至过度补偿，同时于源极侧减少的接触电阻会造成增强的晶体管性能而不 会不适当地影响切换行为。如此一来，就其它方面相同设计准则和制程技术而言，在设计接 触结构时若考虑到局部地改变对晶体管的操作行为的影响，可以藉由局部改变各自接触结 构的特性而获得增强的晶体管性能。 此处所揭示的一个例示半导体装置，包括具有漏极区和源极区和连接到该漏极 区的多个漏极接点的第一晶体管，其中各该多个漏极接点具有第一横向目标尺寸。再者，该 半导体装置包括连接到该源极区的多个源极接点，其中各该多个源极接点具有不同于该第 一横向目标尺寸的第二横向目标尺寸。 此处所揭示的另一个例示半导体装置，包括具有漏极区和源极区和连接到该漏
极区的第一多个漏极接点的第一晶体管。而且，该半导体装置包括连接到该源极区的第二
多个源极接点，其中该第一多个接点的数目不同于该第二多个接点的数目。 此处所揭示的又另一个例示半导体装置，包括具有漏极区和源极区的第一晶体
管，以及具有漏极区和源极区的第二晶体管。该半导体装置还包括覆盖该第一和第二晶体
管的层间介电材料。再者，设有第一接触结构，连接至第一晶体管的漏极区和源极区，并且
包括延伸穿过层间介电材料的接触元件，其中系依照由该接触元件的横向目标尺寸和接触
元件之间的目标距离所定义的第一布局来设计该第一接触结构。该半导体装置还包括第
二接触结构，连接至该第二晶体管的漏极区和源极区并且包括接触元件延伸穿过层间介电材料，其中系依照由接触元件的横向目标尺寸和接触元件之间的目标距离所定义的第二布 局来设计该第二接触结构，以及其中该第二布局系不同于该第一布局。


藉由参照以上叙述结合随附图式可了解本发明，其中相似的元件符号识别相似的 元件，且其中 图la示意地显示依照习知技术形成的包含晶体管和接触结构的半导体装置的剖 面图； 图lb示意地显示图la中所示的习知半导体装置的上视图； 图2a示意地显示依照此处所揭示的例示实施例具有不同尺寸接触元件于漏极侧 和源极侧的晶体管的上视图； 图2b示意地显示图2a的装置的剖面图； 图2c至图2d示意地显示依照又另一例示实施例，关于接触结构于漏极侧和源极 侧藉由分别改变接触元件的数目和横向尺寸，具有非对称组构的另一晶体管元件的上视 图； 图2e示意地显示依照又另一例示实施例包括不同装置区(譬如不同晶体管)的 半导装置的上视图，该等装置区具有根据不同布局所形成的接触结构；
图2f示意地显示图2e的半导体装置的剖面图；以及 图2g至图2h示意地显示依照又另一例示实施例包含关于不同设计的接触结构的 不同晶体管的半导体装置的上视图。 虽然本发明容许各种修改和替代形式，然其特定实施例已藉由图式中实例的方式 显示和予以详细说明。然而，应了解到的是，此处特定实施例的说明并不欲限制本发明于所 揭示的特定形式，反之，本发明将涵盖所有落于由所附的申请专利范围所界定的精神和范 围内的所有的修饰、等效、和改变者。
具体实施例方式
以下叙述本发明的各种例示实施例。为求清楚，在此说明书中并未描述实际实作 的所有特征。当然，将了解到在任何此种实际实施例的开发中，必须作出许多实作特定的决 定以达成开发者的特定目标，譬如符合系统相关或商业相关的限制，这些决定将依实作而 变化。此外，将了解到，此种开发效果可能是复杂且耗时的，不过这对受惠于此揭露的该技 术领域中具有通常知识者而言将会是例行工作。 现将参考附图来说明本发明。各种结构、系统和装置系以示意方式描绘于各图式 中仅用于说明的目的，以便不会被熟悉此项技术者所熟知的细节而模糊本发明内容。不过， 附图系被包括用来说明与解释本发明的例示范例。应以熟悉该项技艺者所认定的意义来理 解本文中的字汇与词。本文前后一致使用的术语以及词汇并无暗示特别的定义，特别定义
系指与熟悉该项技艺者认知的普通惯用的定义所不同的定义。如果一个术语或词汇具有特 别定义，亦即非为熟悉该项技艺者所了解的义意时，本说明书将会直接且明确的提供其定 义。 —般而言，此处所揭示的发明标的内容系关于用于增强先进半导体装置的晶体管性能的装置和技术，其系藉由局部改变接触结构的特性以便考虑到接触结构与晶体管 装置之间的局部和装置特定互动来达成的。已了解到的是，对于不同类型的晶体管而言， 具有晶体管特性的各自接点的互动可以不相同，并且甚至在个别晶体管内可以不同，由 此以适当方式提供用于局部调适各自接触结构(亦即，横向尺寸和接点之间的距离)的 特性的可能性，以便减少接触结构的负面冲击。可以根据局部不同的制程条件，例如藉 由分别采用的微影屏蔽、蚀刻制程等所引起者，来完成接触结构的特性的各自局部调适 (localad即tation)。于其它情况中，可以局部改变各自接触结构的设计，例如，藉由适当调 适"接触密度(contact density)"，也就是说，沿着晶体管宽度方向减少接触元件的数目， 由此减少于各自晶体管侧所存有的接触材料的有效量。 应了解到，此处所揭示的原理系极有利于包含高度縮小的晶体管元件的复杂半导 体装置的情况，因为此处藉由其它高度复杂机制(譬如应力转移机制)所获得的进一步性 能增益在结合习知的接触方式时，可能会低于所期望者。而且，晶体管特性的各自不对称 行为对于高度縮小尺寸的装置可能会更显着，而使得对应的调适相比于较不紧要的半导体 装置可以具有显着增强的效果。然而，因为接触方式的个别修正可容易以许多习知的制程 策略来实作而不需明显的调适，因此对于半导体装置和具有约100nm和更多的较小关键尺 寸的晶体管而言亦可获得各自的性能增益。结果，除非特别于所附申请专利范围或者说明 书中提出，否则此处所揭示的标的内容不应被视为限制于特定的装置尺寸和个别的技术节 点。 图2a示意地显示半导体装置200的上视图，该半导体装置200包括具有接触结构 230的晶体管210，该接触结构230包含多个源极接触元件231和多个漏极接触元件232。 个别的接触元件231、232可以沿着晶体管宽度方向(表示为W)以实质的直线配置，其中个 别的接点231、232可以藉由晶体管210的闸极电极214分隔。应了解到闸极电极214，以及 整个晶体管210，可以被个别层间介电材料所包覆，这将参照图2b所示的剖面图而作详细 说明。于所示实施例中，接触结构230在其设计上可以不对称，以便增强晶体管210的性能。 如前面的说明，于晶体管210的源极侧处的实际晶体管210之外侧电压降相比于漏极侧处 的相似电压降，可能会导致装置210的电流驱动能力减少至较高程度，而使得当相符于个 别设计规则和制程要求时，接点231的导电材料量可选择适当地高。也就是，当考虑到实质 环状的接点时，可选择代表横向尺寸，例如于特定高度位置处个别接触开口 231的直径，而 使得可获得所希望的低接触电阻。于其它情况中，视接触元件231、232的实际剖面形状而 定，可以使用任何其它的代表横向尺寸。此外，亦可以选择结构230的二个相邻接点之间的 横向距离，以便获得所希望的总体电阻特性。也就是，横向距离D可以实质上表示朝晶体管 宽度方向的每单位长度的接触元件的数目。于所示实施例中，对应的横向距离D和每单位 长度的接点的各自数目或"接点密度"于漏极侧和源极侧可以是相同的，亦即，源极接点231 的数目可以相等于漏极接点232的数目，而横向尺寸可以减少，如1所示，以便减少于漏极 侧关于闸极电极214的边缘电容，该边缘电容可能会对所产生的切换行为造成影响，如前 所述。结果，相比于漏极侧和源极侧具有相同接触布局的习知晶体管，如图la和图lb中所 示，对于晶体管210的其它方面相同的晶体管特性而言，可以获得增强的晶体管性能。举例 而言，相比于用于相同技术节点的习知设计，若相符于所使用的技术标准，则接触元件231 的横向尺寸L可以增加，同时藉由形成接触结构230时所包含的制程技术而在限制组内可以减少接点232的横向尺寸1。 图2b示意地显示装置200沿着图2a的IIb-IIb线的剖面图。如所示，装置200 可以包括基板201，该基板201具有形成在其上的半导体层202。基板201可以代表用来形 成在其上的半导体层202的任何适当的载子材料，该半导体层202可以是硅基的半导体层 或适合形成在其中和在其上的晶体管210的任何其它半导体材料。于一些例示实施例中， 基板201结合半导体层202可以形成绝缘体上覆硅(silicon-on-insulator ;SOI)组构， 其中半导体层202可以形成在对应的埋置介电材料(buried dielectric material)(未显 示)上，譬如二氧化硅层等。再者，晶体管210可以包括形成在闸极绝缘层215上的闸极电 极214，该闸极绝缘层215分隔闸极电极214与沟道区216。再者，设有源极区211和漏极区 212，该源极区211和漏极区212系藉由各自的金属硅化物区217而分别与个别的接触元件 231、232接触。再者，可以提供各自的间隔件结构213。可以形成可包括二个或更多个不同 材料或次层(譬如蚀刻终止层221和介电层222)的层间介电材料220，以便封闭并钝化晶 体管210。关于目前所说明的元件，相比于具有实质相同尺寸和间隔开的接触元件的习知装 置，除了关于接点231、232不对称之外，则如前面参照装置100的说明而采用相同的准则。
再者，可以根据实质相同的制程技术形成装置200，其中，与习知的制程策略相反， 于形成层间介电材料220后，可以修改后续的图案化顺序以便获得接触结构230的所希望 的非对称组构。例如，可以提供个别的微影屏蔽以定义用于接点231和232之间的横向尺 寸和/或距离的不同的目标值。应了解到，对于接点231和232的各自横向尺寸可被理解 为于特定位置处(例如，于接点231和232的底部或于其顶部)的至少一个代表横向距离， 其中由于各自的制程变动等等原因而可能无心地发生一定的偏离量。应了解到，于图案化 用于接点231和232的各自开口期间，蚀刻终止层221可以提供充分的处理裕度(margin) 以便提供对应的图案化顺序的可靠控制。举例而言，由于用于元件231和232的对应开口 的不同的纵横比(aspect ratio)，可能局部地发生不同的蚀刻率，然而，可以藉由蚀刻终止 层221来适应该蚀刻率。因此，相对于习知策略(如前面参考装置100的说明)可以达成 高度的制程兼容性，同时藉由减少于漏极侧的边缘电容以及亦减少于源极侧的接触电阻而 仍能获得增强的性能。应了解到，亦可藉由仅修改关于相同技术节点的晶体管的习知设计 的其中一个横向目标尺寸，而达成关于接点231和232的非对称接触结构。例如，若进一步 减少横向尺寸L可能不相符于总体制程策略，则于源极侧的该尺寸可能会增加，因为于此 情况中，此时此尺寸的增加可能较不紧要。 图2c示意地显示依照另一例示实施例的半导体装置200。于此情况中，可以减少 于漏极侧的各自接触材料的量，以便藉由修改接点231和232的给定横向目标尺寸的对应 的接触密度而减少边缘电容。也就是说，对于各接点231和232的横向尺寸L可以是实质 相同的，而相邻的接点232之间的距离可以增加，由此减少可置于晶体管210的漏极侧的接 触元件的数目。于此情况中，对于接点231和232在图案化接触结构230期间各自的制程 条件可以是实质相同的，由此提供高度的制程一致性，同时仍显着地减少边缘电容并维持 于源极侧所希望的低电阻，如前面的说明。应了解到，可用与所包含的个别技术符合的方式 来选择横向目标尺寸L，以便于某些例示实施例中于相符于装置要求和技术能力的源极侧 提供最大导电率。 图2d示意地显示依照另一例示实施例的半导体装置200。如所示，接触结构230现在可以包括于源极侧具有适当横向目标尺寸L和各自横向目标距离D的接触元件231 ，以 便获得结合有适当图案化状况的所希望的低接触电阻。于此情况中，接触元件232可以他 们的横向目标尺寸1和他们的横向目标距离d而有所不同。举例而言，若于源极侧明显减 少的横向尺寸L可以不相符于各自的设计和制程技术来获得于漏极侧接点232的各自修正 的横向尺寸1，则可以施行各自适度的减少并相对于在接触结构230的个别布局中的距离D 可额外地增加对应的横向距离，以便获得所希望增加的距离d。因此，关于横向距离和横向 尺寸可以执行各自"轻微的"调适，同时仍提供所希望的显着减少于源极侧的各自的边缘电 容和/或电压降。 图2e示意地显示依照进一步例示实施例的半导体装置200的上视图。于此情况 中，各自接触结构的布局的局部变化(替代地或额外地修改于单一晶体管元件内接触结构 的设计)可应用于譬如不同晶体管210A、210B的较大装置区。举例而言，晶体管210A(可 以具有与图la、图lb、图2a和图2b中所示基本相同组构)可以表示特定导电率类型的晶 体管(譬如N沟道晶体管)，或者可以表示相比于晶体管210B(其可以表示P沟道晶体管 等)具有不同组构的晶体管。于所示实施例中，各自的接触结构230A、230B可以于个别接 触元件的横向尺寸彼此不同，以便减少于第二晶体管210B中的接触材料量，由此亦减少关 于边缘电容、应力转移机制等的不利的影响。 图2f示意地显示如由图2e中的线IIf所示的半导体装置200的剖面图。装置200 可以包括位于该第一晶体管210A(表示N沟道晶体管)上方的高本质拉张应力的介电材 料，由此给予各自的拉张应变至晶体管的沟道区216。如前面所说明的，可以对应的蚀刻终 止层221A的形式提供高度受应力材料，可能结合具有拉张应力且设置在介电层222内的额 外的材料。类似情况，表示P沟道晶体管的第二晶体管210B可能在其上方已形成有高压縮 应力的介电材料，该高压縮应力的介电材料可以例如各自蚀刻终止层221B的形式来提供， 从而于第二晶体管210B的沟道区216中产生各自的压縮应变。如前面的讨论，由于P沟道 晶体管的减少的电荷载子移动率，因此P沟道晶体管的本质驱动电流能力相比于N沟道晶 体管者可以较低。结果，由接触结构230B和晶体管210B的内部元件(也就是，漏极和源极 区212、211和沟道区216)所定义的总串联电组可能较不依赖于接触结构230B的电阻，由 此可允许接触结构230B的电阻增加而不会实质影响总串联电组。于是，于此情况中，可以 有效地减少边缘电容，如前面的说明。再者，由于相比于各自的拉张应力值由各自化学气相 沉积(CVD)技术所获得明显较高的压縮应力值，因此由例如蚀刻终止层221B所提供的应变 引发机制可以明显地较高，并因此可以相比于晶体管210A而在晶体管210B中提供较高的 相对性能增益，而于是对应的接触元件231B和/或232B的对应减少的尺寸和/或密度因 此可以于第二晶体管210B中产生减少的应力减缓。结果，可以提升装置200的总性能。
图2g示意地显示依照进一步例示实施例的装置200，其中可以藉由减少于结构 230B中的接点数目而获得接触结构230A、230B之间的对应不对称，也就是，于结构230B中 相邻接触元件之间的个别距离D相比于接触结构230A中对应距离D可以减少。因此，于结 构230B中各自的"接触密度"相比于在结构230A中会减少，无关于晶体管210A、210B的实 际宽度。也就是，例如，若晶体管210B的宽度由于一般减少的电流驱动能力而可以较高，则 即使个别接点的总数可以相等或甚至大于结构230A中接点的对应数目，可藉由增加其中 接点的个别的横向距离而相比于晶体管210A来縮减接触密度。
图2h示意地显示依照进一步例示实施例的装置200，其中接触结构230B相比于接 触结构230A中的个别尺寸可以有不同的横向尺寸和横向距离。应了解到，各晶体管210A、 210B亦可以包含关于对称接触元件的各自的"精细(fine)"结构。也就是，晶体管210A本 身可以如前面关于图2a至图2d中所示接触结构230所说明的此种形式而包含结构230A。 相似情况，接触结构230B亦可以依照关于接触结构230所概述的原理而改变。结果，可以 藉由此处所揭示的原理而提供高度的设计弹性，以便局部调整个别晶体管元件与相关联的 接触结构之间的彼此互动。于其它例示实施例中，可以以更总体的方式(globalmanner)执 行接触结构的设计或布局的各自变化，也就是，例如，将半导体装置200的延伸区设计成可 以接受某种类型的接触结构，以便获得最大操作速度，而于其它区域中，可于制造接点期间 获得增强的可靠度。举例而言，于增加的装填密度的区域中，譬如随机存取内存(RAM)区， 各自的接点可以具有减少的尺寸，以便避免相邻晶体管元件之间不当的短路，反之，于其它 的区域中，譬如逻辑区块，可以形成个别的调适以便获得增强的操作速度。
结果，本发明藉由局部地调适接触结构关于个别晶体管特性的特性，其中可以调 适个别的布局，亦即各自的横向目标尺寸和目标距离，以便减少由个别接触元件所引起的 任何负面冲击，同时不会不当地增加由该晶体管和接触结构所定义的导电路径中的总串联 电阻，而提供增强的装置性能。因此，甚至在单一晶体管元件内，可以提供不同尺寸的接触 元件和/或具有不同密度的接触元件，以便获得总性能增益。本接触结构布局的局部调适 原理亦可应用于不同的晶体管，该等晶体管可额外地被个别提供各自的调适接触结构，由 此增强设计弹性并亦提供明显的性能增益。 以上所揭示的特定实施例系仅作例示用，因为对于熟悉该技术领域者而言，藉助 于此处的教示而能以不同但等效的方式修改及实施本发明是显而易见的。例如，以上所提 出的制程步骤可以不同顺序执行。再者，在此所示的架构或设计细节并非意欲限制，除了以 下附加的申请专利范围所叙述者之外。因此，很明显的是，可在本发明的精神和范畴内改变 或修改以上所揭示的特定实施例及所思及的所有此等变化。由此，本发明所要求保护者系 如附加的申请专利范围所提出者。
权利要求
一种半导体装置(200)，包括具有漏极区(212)和源极区(211)的第一晶体管(210、210A)；连接至该漏极区(212)的多个漏极接点(232、232A)，每一个该多个漏极接点(232、232A)具有第一横向目标尺寸；以及连接至该源极区(211)的多个源极接点(231、231A)，每一个该多个源极接点(232、232A)具有第二横向目标尺寸，该第一横向目标尺寸不同于该第二横向目标尺寸。
2. 如权利要求l所述的半导体装置(200)，其中，该第一横向目标尺寸小于该第二横向 目标尺寸。
3. 如权利要求1所述的半导体装置(200)，其中，该漏极接点(232、232A)的数目不同 于该源极接点(231、231A)的数目。
4. 如权利要求3所述的半导体装置(200)，还包括层间介电材料(222)，该层间介电材 料封闭该第一晶体管(210、210A)和该多个漏极接点(232、232A)和该多个源极接点(231、 231A)，该层间介电材料(222)具有本征应力以在该第一晶体管(210、210A)的沟道区(216) 中引发特定应变。
5. 如权利要求1所述的半导体装置(200)，还包括 具有漏极区(212)和源极区(211)的第二晶体管(210B); 连接至该漏极区(212)的多个漏极接点(232B);以及连接至该源极区(211)的多个源极接点(231B)，该第二晶体管(210B)的该漏极和源极 接点(232B、231B)具有少于该第一和第二横向目标尺寸的其中较大者的横向目标尺寸。
6. —种半导体装置(200)，包括:具有漏极区(212)和源极区(211)的第一晶体管(210、210A); 连接至该漏极区(212)的第一多个漏极接点(232、232A);以及连接至该源极区(211)的第二多个源极接点(231、231A)，该第一多个漏极接点的数目 不同于该第二多个源极接点的数目。
7. 如权利要求10所述的半导体装置(200)，其中，该漏极接点(232、232A)相比于该源 极接点(231、231A)具有不同的横向目标尺寸。
8. 如权利要求12所述的半导体装置(200)，其中，该漏极接点(232、232A)的该横向目 标尺寸小于该源极接点(231、231A)的该横向目标尺寸。
9. 如权利要求6所述的半导体装置(200)，还包括 具有漏极区(212)和源极区(211)的第二晶体管(210B); 连接至该漏极区(212)的多个漏极接点(232B);以及连接至该源极区(211)的多个源极接点(231B)，其中，该第二晶体管(210B)中每单位 长度的该漏极接点(232B)的数目与每单位长度的该源极接点(231B)的数目的其中之一， 少于该第一晶体管(230A)中每单位长度的该漏极接点(232A)的数目与每单位长度的该源 极接点(231A)的数目的其中较大者。
10. 如权利要求6所述的半导体装置(200)，还包括 具有漏极区(212)和源极区(211)的第二晶体管(210B); 连接至该漏极区(212)的多个漏极接点(232B);以及连接至该源极区(211)的多个源极接点(231B)，其中，该第二晶体管(210B)的该漏极接点(232B)的横向目标尺寸和该源极接点(231B)的横向目标尺寸的至少其中之一不同于 该第一晶体管(210A)的该漏极接点(232A)的横向目标尺寸和源极接点(231A)的横向目 标尺寸的至少其中之一。
11. 一种半导体装置(200)，包括:具有漏极区(212)和源极区(211)的第一晶体管(210A); 具有漏极区(212)和源极区(211)的第二晶体管(210B); 覆盖该第一和第二晶体管(210A、210B)的层让介电材料(222);连接至该第一晶体管(210B)的该漏极区(212)和源极区(211)的第一接触结构 (230A)，并且该第一接触结构包括延伸穿过该层间介电材料(222)的接触元件(232A、 231A)，依照由该接触元件(232A、231A)的横向目标尺寸和该接触元件(232A、231A)之间的 目标距离所定义的第一布局设计该第一接触结构(230A);以及连接至该第二晶体管(210B)的该漏极区(212)和该源极区(211)的第二接触结构 (230B)，并且该第二接触结构包括延伸穿过该层间介电材料(222)的接触元件(232B、 231B)，依照由该接触元件(232B、231B)的横向目标尺寸和该接触元件(232B、231B)之间的 目标距离所定义的第二布局设计该第二接触结构(230B)，该第二布局不同于该第一布局。
12. 如权利要求11所述的半导体装置(200)，其中，该层间介电材料(222)包括 形成在该第一晶体管(210A)上方并且具有第一类型的本征应力的第一介电层(221A);以及形成在该第二晶体管(210B)上方并且具有不同于该第一类型的本征应力的第二类型 的本征应力的第二介电层(221B)。
13. 如权利要求16所述的半导体装置(200)，其中，该第一晶体管为P沟道晶体管而该 第二晶体管为N沟道晶体管，以及其中该第二布局的最小目标距离小于该第一布局的最小 目标距离。
14. 如权利要求16所述的半导体装置(200)，其中，该第一晶体管为P沟道晶体管而该 第二晶体管为N沟道晶体管，以及其中该第一布局中的最小横向目标尺寸小于该第二布局 中的最小横向目标尺寸。
15. 如权利要求15所述的半导体装置(200)，其中，对于该第一接触结构的至少两个该 接触元件，该第一接触结构的该接触元件的横向目标尺寸不同。
16. 如权利要求19所述的半导体装置(200)，其中，对于该第二接触结构的至少两个该 接触元件，该第二接触结构的该接触元件的横向目标尺寸不同。
全文摘要
藉由例如局部调适在个别晶体管(210、210A、210B)内接触结构(230A、230B)的尺寸和/或密度，或者以更总体的方式，可以增加先进半导体装置(200)的总性能。因此，该接触结构(230A、230B)与局部装置特性之间的彼此互动可以列入考虑。另一方面，可以保持与习知制程策略的高度兼容性。
文档编号H01L29/78GK101730939SQ200880013012
公开日2010年6月9日 申请日期2008年4月17日 优先权日2007年4月30日
发明者M·热拉尔, R·里希特, T·费乌德, U·格里布诺 申请人:先进微装置公司