在间距加倍工艺期间隔离阵列特征的方法和具有经隔离阵列特征的半导体装置结构的制作方法

文档序号:6922779阅读:424来源:国知局
专利名称:在间距加倍工艺期间隔离阵列特征的方法和具有经隔离阵列特征的半导体装置结构的制作方法
技术领域
本发明的实施例实质上涉及半导体装置结构的制造,且更具体来说,涉及隔离阵列 特征的方法和具有此类特征的半导体装置结构。
背景技术
集成电路("IC")设计者期望通过减小IC内的特征的大小和通过减小衬底上相邻 特征之间的分隔距离来增加所述特征的集成程度或密度。相邻特征中的相同点之间的距 离在行业中称为"间距",且常规上测量为特征之间的中心到中心距离。间距约等于特 征的宽度与将所述特征和相邻特征分隔的空间的宽度的总和。随着减小特征尺寸和间距 的压力,已开发出间距减小工艺。图1A到1F说明常规的间距减小工艺,其有时也实施为"间距倍增"工艺。间距倍 增用于在目标材料(例如,衬底)中针对形成于上覆在目标材料上的掩模(例如,抗蚀 剂材料)中的每一特征形成至少两个特征。如图1A中所说明,第一特征10的阵列形成 于上覆在目标材料20上的抗蚀剂材料中。第一特征10通常形成为具有最小特征尺寸 ("F")。第一特征IO通过第一空间12彼此分隔。第一特征IO和第一空间12具有第一 间距,其在图1A中标记为"X"。间隔物材料30形成于第一特征10和目标材料20上, 如图1B中所说明。间隔物材料30减小第一空间12的宽度,从而形成第一空间12'。间 隔物材料30经各向异性移除以形成间隔物侧壁36,如图1C和1D中所说明,其中图1D 是沿着图1C中的线a-a的横截面图。如作为图1D中说明的俯视图的图1C中所说明, 间隔物侧壁36围绕第一特征10中的每一者。从目标材料20移除第一特征10,从而形 成独立式间隔物侧壁36,如图1E中所说明。第一特征10的移除产生由间隔物侧壁36 围绕的第二空间18。间隔物侧壁36、第二空间18以及第一空间12'用作掩模以图案化目 标材料20。目标材料20中的图案包含对应于第二空间18和第一空间12'的第二特征32(见图1G)(例如线或沟槽)以及对应于间隔物侧壁36的第三空间34 (见图1G)。目标 材料20中的第二特征32和第三空间34具有约为第一间距的一半的间距,其在图IE中 标记为"X/2"。在间距加倍工艺之前宽度X包含一个第一特征10和第一空间12的情况 下,宽度X现在包含两个第二特征32和两个第三空间34。虽然在上述实例中间距实际 上减半,但此间距减小常规上称为间距"加倍"。本文保持此常规术语。在此间距加倍工艺中,第二空间18的末端由间隔物侧壁36隔离。然而,第一空间 12'的末端未被隔离。如图1F中所说明, 一种用以隔离第一空间12'的方法是在第一空间 12'、第二空间18和间隔物侧壁36的末端上形成掩模40。掩模40隔离第一空间12',而 间隔物侧壁36充当掩模以图案化目标材料20,如图1G中所说明。由于使用掩模40的 第二光刻工艺用于在形成经图案化目标材料20时阻挡蚀刻,因此在图1A到1G中所说 明的间距加倍工艺中使用两个遮蔽级。此项技术中需要在不使用第二遮蔽级的情况下隔离形成于特征之间的第二空间的方法。


图1A、 1B、 1D和1G是根据常规间距减小工艺的在各个处理阶段期间半导体装置 结构的横截面图,图1C是图1D中所说明的半导体装置结构的自顶向下视图,且图1E 和1F是根据常规间距减小工艺的在各个处理阶段期间半导体装置结构的自顶向下视图;图2A、 2B和2D是根据本发明实施例的在各个处理阶段期间半导体装置结构的自顶 向下视图,且图2C和2E是根据本发明实施例的在各个处理阶段期间半导体装置结构的 横截面图;图3A到3D是根据本发明实施例的在各个处理阶段期间半导体装置结构的自顶向下 视图;图4A到4C是根据本发明实施例的在各个处理阶段期间半导体装置结构的自顶向下 视图;图5A到5C是根据本发明实施例的在各个处理阶段期间半导体装置结构的自顶向下 视图;以及图6是根据本发明实施例的在处理期间半导体装置结构的自顶向下视图。
具体实施方式
本文揭示本发明的用于隔离由间距减小工艺产生的特征阵列的方法和由所述方法产 生的半导体装置结构的实施例。在间距减小工艺期间,在特征上沉积间隔物材料且进行蚀刻以形成间隔物侧壁。所述特征可由抗蚀剂材料或适合于形成掩模的其它牺牲材料形 成。间隔物侧壁可具有足够厚度以实质上实质上填充邻近特征的末端之间的距离。由此, 邻近特征之间的空间由间隔物侧壁隔离。在一个实施例中,间距减小工艺是间距加倍工 艺。
本文描述的方法和半导体装置结构不形成用于处理半导体装置结构的完整工艺流 程。所述工艺流程的其余部分是所属领域的技术人员已知的。因此,本文仅描述对理解 本发明的实施例来说必要的方法和半导体装置结构。本文描述的材料层可通过合适的沉 积技术形成,包含(但不限于)旋涂、毯覆式涂覆、化学气相沉积("CVD")、原子层 沉积("ALD")、等离子体增强型ALD或物理气相沉积("PVD")。依据将使用的材 料而定,所属领域的技术人员可选择沉积技术。
现在将参看图式,其中相同标号始终指代相同部分。图式不一定按比例绘制。
图2A到4C说明根据本发明实施例的隔离阵列特征的方法。在一个实施例中,特征 具有最小特征尺寸("F")。然而,依据用于形成特征的技术而定,特征可具有大于F 的特征尺寸。如图2A所示,第三特征50的阵列存在于衬底60上。第三特征50可通过 第四空间120彼此分隔。第三特征50与第四空间120之间的距离可经配置以使得在间距 加倍后,第四空间120变为由沉积于第三特征50上的间隔物材料隔离。第三特征50的 末端52可比第三特征50的中部区54宽,且第四空间120的末端122可比第四空间120 的中部区124窄。在一个实施例中,第三特征50的末端52实质上实质上彼此邻近以使 得间隔物材料在沉积于第三特征50上时在第四空间120的末端122中的至少一点处与其 本身实质上实质上接触。第三特征50的末端52的宽度Wl和第四空间120的末端122 的宽度W2可经配置以便使得第四空间120能够通过在间距加倍工艺期间在其间沉积间 隔物而自隔离。如下文详细解释,可以足以实质上实质上填充第四空间120的末端122 的厚度沉积间隔物材料。
第三特征50的中部区54的宽度标记为W3,且第四空间120的中部区124的宽度标 记为W4。中部区54的宽度W3对应于最终将形成于衬底60上的至少一个特征的所需尺 寸。第三特征50的中部区54的宽度W3和第四空间120的中部区124的宽度W4可彼 此相同或彼此不同,这取决于将在衬底60中形成的特征和线的所需尺寸。宽度W3和 W4也可与第四空间120的末端122的宽度W2相同或不同。在一个实施例中,第四空间 120的末端122的宽度W2小于或约等于第三特征50的第一间距X的一半。在另一实施 例中,第四空间120的末端122的宽度W2约等于在用于形成第三特征50的光刻技术的情况下可能的F。
虽然末端52比中部区54宽,但第三特征50的邻近末端52之间以及第三特征50的 邻近中部区54之间的第一间距X保持相同。举例来说,如果第三特征50的邻近中部区 54之间的第一间距X为约200nm(W3为约100nm且W4为约100nm)且第四空间120 的末端122的宽度W2为约75 nm,那么第三特征50的末端52的宽度Wl为约125 nm 以等于约200 nm的原始间距。
图2A (和后续图式)说明第三特征50的阵列的一部分。然而,许多个别第三特征 50可存在于阵列中。另外,为了方便起见,图2A (和后续图式)仅说明每一第三特征 50的一个末端52。然而,每一第三特征50的未说明的末端可为所说明末端52的镜像。
第三特征50可由与间距加倍工艺兼容的材料形成。举例来说,第三特征50可由沉 积在衬底60上且使用常规光刻技术图案化的抗蚀剂材料形成。示范性光刻技术包含(但 不限于)248 nm和193 nm光刻、电子束光刻和X射线光刻。光刻技术可依据第三特征 50的所需尺寸和将在衬底60中形成的特征的所需尺寸来选择。例如正抗蚀剂和负抗蚀 剂等抗蚀剂材料是此项技术中已知的,且因此本文中不再详细描述。第三特征50也可由 例如含碳材料等其它牺牲材料形成。由此,第三特征50的图案可在沉积间隔物侧壁70 的间隔物材料之前蚀刻到衬底60中。第三特征50可以F或以大于F的特征尺寸印刷在 衬底60上。借助于非限制性实例,第三特征50可具有100nm的特征尺寸或75nm的特 征尺寸。然而,所述特征尺寸可为可通过常规光刻技术实现的任何尺寸。
具有具不同宽度的末端52和中部区54的第三特征50以及具有具不同宽度的末端 122和中部区124的第四空间120可使用具有具不同宽度的对应区的掩模形成。如此项 技术中已知,掩模可用于图案化抗蚀剂材料,从而形成第三特征50和第四空间120。依 据抗蚀剂材料是正抗蚀剂还是负抗蚀剂而定,掩模可包含实质上实质上类似于第三特征 50的所需图案的图案或实质上实质上类似于第三特征50的所需图案的负像的图案。掩 模制造以及抗蚀剂材料的图案化和显影是此项技术中已知的,且因此本文中不再详细描 述。虽然图2A和2B说明第三特征50的末端52具有所谓"T"形状,但末端52可具有 使得沉积在上面的间隔物侧壁70 (见图2B')能够实质上实质上填充第四空间120的末端 122的任何形状。借助于非限制性实例,第三特征50的末端52可具有圆形、三角形、 "L"或其它形状。
衬底60可由与半导体装置结构处理兼容且可相对于用以形成间隔物侧壁70的材料 选择性蚀刻的材料形成。如本文中所使用,当材料展现为暴露于相同蚀刻化学物质的另一材料的蚀刻速率的至少约2倍的蚀刻速率时,所述材料是"可选择性蚀刻的"。理想 地,此材料具有为暴露于相同蚀刻化学物质的另一材料的蚀刻速率的至少约IO倍的蚀刻 速率。如果使用各向异性蚀刻技术来蚀刻衬底60的材料,那么衬底60的材料也可以与 间隔物侧壁70的材料实质上实质上相同或更慢的速率来蚀刻。举例来说,衬底60可为 例如常规硅衬底等半导体衬底或包含半传导材料的其它块体衬底。如本文中所使用,术 语"块体衬底"意指且包含硅晶片、绝缘体上硅("SOI")衬底、蓝宝石上硅("SOS") 衬底、基底半导体底座上的硅外延材料以及其它半导体、光电子材料或生物工艺学材料, 例如硅-锗、锗、砷化镓、氮化镓或磷化铟。
衬底60也可包含形成于半导体衬底或块体衬底上的至少一种中间材料。中间材料可 包含以下各项中的至少一者抗反射涂层("ARC");含碳材料,例如透明碳("TC") 材料、无定形碳("AC")材料;或可相对于间隔物材料选择性蚀刻的其它材料,例如 钨、铝、铜或其组合。ARC材料是此项技术中己知的,且包含(但不限于)作为介电抗 反射涂层("DARC")的无机材料,例如二氧化硅、氮氧化硅、多晶硅或其组合,或有 机材料,例如含硅旋涂硬掩模。借助于非限制性实例,如果衬底60包含中间材料,那么 衬底60可包含块体衬底、形成于块体衬底上的TC材料或AC材料以及形成于TC材料 或AC材料上的ARC材料。中间材料可通过常规技术形成,例如通过CVD、 PVD或通 过旋涂。
图2B和图2C说明围绕阵列中的第三特征50中的每一者的间隔物侧壁70。图2C 是图2B的沿着线b-b的横截面。间隔物侧壁70将第四空间120的宽度W4减小到第七 空间130的宽度W5。第四空间120的中部区124的宽度被减小间隔物侧壁70的厚度的 两倍。间隔物侧壁70的厚度可实质上实质上对应于最终形成于衬底60中的线的宽度。 然而,间隔物侧壁70的厚度可能不确切对应于这些线的宽度。举例来说,间隔物侧壁 70可为约42nm厚,从而在衬底60中产生具有约50 nm的宽度的线。间隔物侧壁70可 以大于或等于第四空间120的末端122的宽度W2的约一半的厚度(在图2B上标记为 W2/2)沉积。因此,间隔物侧壁70在第四空间120的末端122中彼此实质上实质上接触, 且实质上实质上填充末端122,从而隔离第七空间130。因此,间隔物侧壁70可用于自 隔离第三特征50之间的第四空间120。
间隔物侧壁70可由与间距加倍工艺且与后续处理动作兼容的材料形成。间隔物材料 可由可保形沉积于第三特征50上的任何材料(例如有机或无机材料)形成。借助于非限 制性实例,间隔物材料可为氮化硅("Si3N4")、氧化硅("SiOx")或多晶硅。间隔物材料可例如通过ALD实质上实质上保形沉积于第三特征50上。然而,可使用其它沉积 技术,只要间隔物材料以所需厚度实质上实质上保形沉积。间隔物侧壁70可通过从间隔 物材料各向异性移除材料而形成。没有说明沉积和各向异性蚀刻间隔物材料。然而,由 间隔物材料形成间隔物侧壁70的工艺实质上实质上与图1B到1D中所说明的由间隔物 材料30形成侧壁36的工艺相同,不同的是间隔物侧壁70实质上实质上填充第四空间 120的末端122,如图2B中所说明。
可依据所使用的间隔物材料而选择用于各向异性蚀刻间隔物材料的蚀刻剂。可使用 处于稀释剂中的含氢或含氧气体来各向异性蚀刻间隔物材料。借助于非限制性实例,如 果间隔物材料是SiOx,那么各向异性蚀刻可为等离子体蚀刻,例如含四氟甲烷("CF4") 等离子体、含三氟甲烷("CHF3")等离子体、含C4F8等离子体或其组合。如果间隔物 材料是Si3N4,那么各向异性蚀刻可为CHF3/02/He等离子体或C4F8/CO/Ar等离子体。
在第七空间130由间隔物侧壁70隔离之后,可移除第三特征50,如图2D中所说明。 第三特征50可使用适合于蚀刻经显影抗蚀剂材料或适合于移除形成第三特征50的其它 材料的蚀刻剂而移除。此类蚀刻剂是此项技术中已知的,且因此本文中不再详细论述。 移除第三特征50产生间隔物侧壁70的阵列和第三特征50先前位于其中的第五空间140。 第五空间140包含末端142和中部区144。末端142具有宽度Wl且中部区144具有宽度 W3。第五空间140和第四空间120两者均由间隔物侧壁70隔离,因为相邻间隔物侧壁 70在间距加倍工艺期间在第四空间120的末端122中彼此实质上实质上接触。
第五空间140的中部区144的宽度W3可对应于最终形成于衬底60中的第四特征62 (见图2E)的宽度。在一个实施例中,第五空间140的中部区144的宽度W3约等于F, 从而使得能够在衬底60中形成具有小于F的宽度的第四特征62。如先前描述,F是在进 行间距减小工艺之前第三特征50的最小特征尺寸。第五空间140的中部区144和第七空 间130可具有约相等的宽度(即,W3和W5可实质上实质上相同),从而在衬底60中形 成具有约相同宽度的第四特征62和第一线150。为了使第四特征62具有小于约F的宽 度,可通过能够印刷所需F的光刻技术来形成第三特征50。然而,如果衬底60中的第 四特征62和第一线150将具有不同宽度,那么第五空间140的中部区144的宽度W3和 第七空间130的宽度W5 (且因此,第三特征50的中部区54和第七空间170的宽度)可 彼此不同。
间隔物侧壁70、第五空间140以及第七空间130可用作掩模以图案化衬底60,如图 2E中所说明。掩模可用于在衬底60中形成第四特征62和第一线150。借助于非限制性实例,第四特征62可为字线或沟槽。通过以上文描述的方式隔离第五空间140和第七空间130,在向衬底60转印间隔物侧壁70、第五空间140和第七空间130的图案时不使用第二光刻工艺来阻挡蚀刻。由此,从间距加倍工艺消除光刻级。衬底60中的第四特征62可具有等于第一间距X的约一半的间距。由此,在间距加倍工艺之后,宽度X包含两个第四特征62和两个第一线150。第四特征62的宽度可约彼此相等,即使第七空间130的宽度和第五空间140的中部区144的宽度可能不彼此相等。由第七空间130产生的图案可在干式蚀刻工艺期间以与第五空间140的中部区144产生的图案不同的方式转印到衬底60,其原因是先前位于第五空间140的中部区144中的抗蚀剂材料。从间隔物侧壁70的大体垂直性的偏离也可能造成差异性。
为了在衬底60中形成第四特征62,可使用至少一次干式蚀刻。如果衬底60包含半导体衬底或块体衬底,那么可使用溴化氢气体("HBr" ) /Cb或例如含CF4等离子体、含C2Fe等离子体、含C4Fs等离子体、含CHF3等离子体、含CH2F2等离子体或其混合物等碳氟化合物等离子体蚀刻来蚀刻衬底60。如果衬底60在块体衬底上包含至少一种中间材料,那么可使用第一干式蚀刻工艺将图案转印到中间材料上,随后是第二干式蚀刻工艺以将图案转印到半导体衬底或块体衬底。借助于非限制性实例,如果衬底60在半导体衬底或块体衬底上包含ARC,那么可使用碳氟化合物等离子体来蚀刻ARC。可使用HBr/Cl2或碳氟化合物等离子体蚀刻来蚀刻半导体衬底或块体衬底。借助于非限制性实例,如果衬底60在块体衬底上包含含碳材料,那么可使用例如02/<312等离子体、02/HBr等离子体、02/S02/N2等离子体或N2/02/HBr等离子体等基于氧的等离子体来蚀刻含碳材料。可使用HBr/Cl2或碳氟化合物等离子体蚀刻来蚀刻半导体衬底或块体衬底。其它预期的等离子体化学物质包含02和二氧化硫("S02")。
在另一实施例中,第三特征50的中部区54的宽度W3大于F。如图3A到3D中所说明,随后修整或蚀刻第三特征50,从而将宽度减小到约等于F。在图3A到3D所说明的实施例中,第三特征50的一部分形成所谓的"L"形状,而不是图2A到2D中所描述的所谓的"T"形状。然而,此实施例可与具有具任何形状的末端52 (例如具有所谓的"T"形状的末端52)的第三特征50—起使用。如图3A中所说明,中间区50a联合第三特征50的末端52和中部区54,从而对第三特征50的部分提供所谓的"L"形状。中间区120a联合第四空间120的末端122和中部区124,从而对第四空间120的部分提供所谓的"L"形状。在此实施例中,第三特征50的末端52可相对于彼此交错,而不是如图2A到2E所说明的实施例中,末端52实质上实质上邻近。如图3A中所示,相邻末端52的一部分彼此邻近,而不是如图2A到2E中所说明,第三特征50的实质上实质上所有末端52彼此邻近。相邻末端52的部分彼此邻近的程度足以使得当间隔物侧壁70形成于第三特征50上时,间隔物侧壁70在第四空间120的末端122中实质上实质上接触。
形成于抗蚀剂或牺牲材料中的第三特征50具有大于约F的特征尺寸(W3大于约F),且第四空间120的末端122的宽度W2约等于F。第四空间120的中部区124的宽度W4可大于F,且也可约等于第三特征50的中部区54的宽度W3。第三特征50的中间区50a可具有与末端52相同的宽度,或可具有比末端52大的宽度或比末端52小的宽度。第三特征50的中间区50a的宽度在图3A中标记为W6,且末端52的宽度标记为Wl。第三特征50的中间区50a的宽度W6可与中部区54的宽度W3相同或不同。借助于非限制性实例,宽度W6可大于宽度W3。第四空间120的中间区120a可具有与第三特征50的中间区50a相同的宽度。中间区120a的宽度在图3A中标记为W8。
当第三特征50的中部区54的宽度W3大于F时,第三特征50可经修整或蚀刻以减小其宽度。第三特征50可在沉积间隔物材料之前例如通过干式蚀刻而蚀刻,如图3B中所说明。修整工艺将第三特征50的中部区54的宽度从大于F减小到约F,且将第四空间120的中部区124的宽度增加对应的量。中部区54的宽度在图3B中标记为W9,且中部区124的宽度标记为W10。修整工艺也可用于将中部区54的宽度减小到除了 F以外的宽度,这取决于将使用的间距加倍工艺以及将形成于衬底60中的第四特征62的尺寸。修整工艺还将第四空间120的末端122的宽度增加与中部区124被增加的量类似的量。末端122的宽度在图3B中标记为Wll。修整工艺是此项技术中已知的,且因此本文中不再详细论述。第四空间120的末端122的宽度Wll可能等于第三特征50的第一间距X的约一半。应了解,修整工艺不改变第一间距X,而是改变构成第一间距X的第三特征50和第四空间120的相对宽度。第三特征50的图案可在沉积间隔物材料之前转印到上覆于半导体衬底或块体衬底上的中间材料中。或者且如本文所述,间隔物材料可沉积在第三特征50上。
图3C说明围绕第三特征50中的每一者的间隔物侧壁70。如先前论述,间隔物侧壁70是通过在第三特征50上沉积间隔物材料且选择性蚀刻间隔物材料而形成。间隔物侧壁70的厚度大于或等于第三特征50的邻近末端52之间的距离的约一半。换句话说,间隔物侧壁70的厚度大于或等于约W11/2。间隔物侧壁70在第四空间120的末端122中实质上实质上接触,从而形成且隔离第七空间130。移除第三特征50,如图3D中所说明,从而形成第五空间140。第五空间140和第七空间130两者均由间隔物侧壁70隔离。间隔物侧壁70、第五空间140和第七空间130可用作掩模以图案化衬底60,例如以在衬底 60中形成第四特征62和第一线150。
借助于非限制性实例,如果通过间距加倍将实现的间距为约100nm且F为约72nm (从约69 nm到约75 nm),那么可通过适当的光刻技术形成具有约92 nm的特征尺寸的 第三特征50。第三特征50的中部区54的宽度W3为约92 nm且第三特征50的末端52 的宽度W1为约112 nm。第四空间120的末端122的宽度W2等于约72 nm且第四空间 120的中部区124的宽度W4为约108 nm。由此,第三特征50之间的第一间距X为约 200 nm。将第三特征50修整约20 nm (通过蚀刻第三特征50),使得中部区54的宽度 W9等于约72nm。此蚀刻将第四空间120的中部区124的宽度W10增加到约128 nm。 在蚀刻之后,第四空间120的末端122的宽度从约72 nm (W2)到约92 nm (W11)增 加约20 nm。以大于或等于第四空间120的末端122的宽度的一半的厚度将间隔物侧壁 70形成于第三特征50上,使得间隔物侧壁70在末端122中实质上实质上彼此接触。由 于第四空间120的末端122具有约92nm的宽度,因此间隔物侧壁70的厚度为约46 nm (从约41 nm到约51 nm),从而实质上填充第四空间120的末端122。间隔物侧壁70隔 离第七空间130,所述第七空间130具有比间隔物侧壁70的厚度减小约两倍的宽度。在 移除第三特征50后,如先前所述,间隔物侧壁70、第五空间140以及第七空间130形 成用于图案化下伏衬底60的掩模,从而得到衬底60上的具有第一间距X的一半的间距 的第四特征62。
借助于非限制性实例,如果通过间距加倍将实现的间距为约50 nm且F为约35 nm, 那么第三特征50的中部区54的宽度W3和第四空间120的中部区124的宽度W4可为 约50 nm,且第四空间120的末端122的宽度W2可为约35 nm。由此,第一间距X为 100 nm。第三特征50的末端52的宽度Wl可为约65 nm。可将第三特征50修整约15 nm 以使得第四空间120的末端122和中部区124的宽度分别增加到约50 nm (W11)和约 65 nm (WIO)。可在第三特征50上沉积具有等于约25 nm (在约20 nm与约30 nm之间) 的厚度的间隔物侧壁70,从而隔离第七空间130。使用间隔物侧壁70、第五空间140和 第七空间130作为掩模转印到衬底60的图案可在衬底60中形成约25 nm的特征。间距 可为约50nm。
图4A到4C说明其中第三特征50的一部分形成所谓的"L"形状的另一实施例。在 此实施例中,可通过产生第三特征50的具有实质上等于F的宽度W3的中部区54而避 免上文描述的修整工艺。第三特征50的末端52的宽度W1可大于F。第三特征50可通过能够印刷所需F的光刻技术而形成。第四空间120可形成有具有约等于F的宽度W2 的末端122。第四空间120的中部区124的宽度W4可具有大于F且约等于第三特征50 的末端52的宽度Wl的宽度。图4B说明围绕第三特征50中的每一者的间隔物侧壁70。 如先前论述,间隔物侧壁70是通过在第三特征50上沉积间隔物材料且各向异性蚀刻间 隔物材料而形成。间隔物侧壁70的厚度等于第四空间120的末端122的宽度W2的约一 半。因此,相邻间隔物侧壁70在末端122中实质上接触,从而隔离第七空间130。如图 4C中所说明,移除第三特征50,从而形成第五空间140。第五空间140和第七空间130 由间隔物侧壁70隔离。间隔物侧壁70、第五空间140和第七空间130用作掩模以图案 化衬底60,从而得到衬底60上的具有第一间距X的一半的间距的第四特征62。
借助于非限制性实例,如果通过间距加倍将实现的间距为约100nm且F为约72nm (从约69nm到约75mn),那么可通过能够实现F的光刻技术形成第三特征50。通过以 F形成第三特征50,消除了蚀刻或修整第三特征50,从而减少资本成本和制造空间。第 三特征50的中部区54的宽度W3为约72nm,如同第四空间120的末端122的宽度W2。 第三特征50之间的第一间距X为约200nm。间隔物侧壁70以大于或等于第四空间120 的末端122的宽度W2的一半的厚度形成于第三特征50上,使得间隔物侧壁70在第四 空间120的末端122中实质上彼此接触。由于第四空间120的末端122具有约72 nm的 宽度,因此间隔物侧壁70以约36 nm (在约31 nm与约41 nm之间)的厚度沉积,从而 实质上填充第四空间120的末端122且隔离第七空间130。在移除第三特征50后,间隔 物侧壁70、第五空间140以及第七空间130形成用作蚀刻衬底60的掩模的图案。形成 于衬底60中的图案具有原始间距X的一半的间距。
借助于非限制性实例,如果通过间距加倍将实现的间距为约50 nm且F为约35 nm, 那么第三特征50的中部区54的宽度W3可为约35nm,第四空间120的中部区124的宽 度W4可为约65 nm且第四空间120的末端122的宽度W2可为约35 nm。第三特征50 的末端52的宽度Wl可为约65nm。由此,第一间距X为100nm。可在第三特征50上 沉积具有等于约17.5 nm的厚度的间隔物侧壁70,从而隔离第七空间130。使用间隔物 侧壁70作为掩模转印到衬底60的图案可在衬底60中形成25 nm的特征,其具有50 nm 的间距。
在不使用第二遮蔽级的情况下隔离通过间距减小工艺产生的特征之间的空间的另一 方法利用额外特征,如图5A到5C和图6中所说明。如图5A中所示,连同第六特征90 一起,第五特征80的阵列存在于衬底60上。第五特征80可通过第八空间160而彼此分隔,且可通过第九空间170而与第六特征90分隔。第六特征90可位于邻近于第五特征 80的末端处。第五特征80和第六特征90可定位成彼此接近,使得沉积于第五特征80 和第六特征90上的间隔物侧壁95在第九空间170中彼此实质上接触。间隔物侧壁95实 质上填充第九空间170,从而隔离第八空间160。用于隔离第八空间160的材料和许多工 艺动作可如先前所描述。
可通过在衬底60上沉积抗蚀剂或其它牺牲材料来在衬底60上形成第五特征80、第 八空间160以及第六特征90。第五特征80和第六特征90可由相同材料形成,例如先前 描述的材料中的一者。可使用适当掩模来图案化抗蚀剂或牺牲材料,从而形成第五特征 80、第八空间160以及第六特征90。第五特征80可以F或以大于F的特征尺寸印刷在 衬底60上。借助于非限制性实例,第五特征80可具有100nm的特征尺寸或75nm的特 征尺寸。然而,特征尺寸可为可通过常规光刻技术实现的任何尺寸。在一个实施例中, 第六特征卯可实质上为线性的,且可经定向为实质上垂直于第五特征80和第八空间160, 如图5A中所说明。借助于非限制性实例,第六特征90可为线。衬底60可为先前描述的 材料中的一者。
可在第五特征80和第六特征卯上沉积间隔物材料,且对其进行各向异性蚀刻以形 成间隔物侧壁95,如图5B中所说明。间隔物材料可为先前所描述的材料中的一者,且 可保形沉积于第五特征80和第六特征90上。间隔物侧壁95可减小第八空间160的宽度, 从而产生第十空间180。第九空间170的宽度W12可经配置以便使得第八空间160能够 通过在间距加倍工艺期间沉积间隔物材料而自隔离。间隔物材料可以足以实质上填充第 九空间170的厚度沉积。间隔物材料的厚度也可足以将第八空间160的宽度减小到大约 与第五特征80相同的宽度。间隔物侧壁95的厚度可实质上对应于最终形成于衬底60中 的线的宽度。第八空间160的宽度被减小间隔物侧壁95的厚度的两倍,使得第五特征 80和第十空间180的宽度可实质上相同。间隔物侧壁95可以大于或等于第九空间170 的宽度W12的约一半的厚度沉积。因此,间隔物侧壁95在第九空间170中彼此实质上 接触,从而实质上填充第九空间170且自隔离第五特征80之间的第八空间160。
在第八空间160由间隔物侧壁95隔离之后,可移除第五特征80,如图5C中所说明。 可如先前所述移除或蚀刻第五特征80。移除第五特征80产生第五特征80先前位于其中 的第i"^一空间190。第i^一空间190由间隔物侧壁95围绕。第十空间180和第H"^—空间 l卯两者均由间隔物侧壁95隔离,因为间隔物侧壁95在间距加倍工艺期间在第九空间 170中彼此实质上接触。第十空间180、第十一空间190以及间隔物侧壁95可用作掩模以图案化衬底60,从而在衬底60中形成特征(未说明)和线(未说明)。可如先前所述 进行图案向衬底60中的转印。第五特征80的宽度可对应于将在衬底60中形成的特征的 宽度,且间隔物侧壁95的宽度可对应于将在衬底60中形成的线的宽度。
在另一实施例中,第六特征90'可具有不规则形状,如图6中所说明。第六特征卯' 可位于邻近于第五特征80的末端处,且可通过第九空间170 (未说明)而与第五特征80 分隔。第六特征90'可定位成接近第五特征80,使得第五特征80上和第六特征卯'上的间 隔物侧壁95在第九空间170中彼此实质上接触。除了第六特征卯'的形状外,用于隔离 第八空间160的其它工艺动作可如先前在图5A到5C中描述。当间隔物侧壁95形成于 第五特征80和第六特征卯'上时,间隔物侧壁95实质上填充第九空间170,从而产生且 隔离第十空间180。第五特征80可通过第八空间160而彼此分隔。第五特征80与第八 空间160之间的距离可经配置以使得在间距加倍后,第十空间180变为由沉积于第六特 征90'上的间隔物材料隔离。
通过上文提到的方法中的任一者形成的经图案化衬底60可经受额外处理以产生所 需集成电路装置。此处理是此项技术中已知的,且因此本文中不再详细描述。仅为了举 例起见,可在镶嵌工艺中使用经图案化衬底60。在镶嵌工艺的一个实例中,经图案化衬 底60可在氧化物材料中包含沟槽。可在氧化物材料上沉积导电材料,从而填充沟槽。随 后可将氧化物材料的表面平坦化,从而在氧化物材料中形成导电线。镶嵌工艺是此项技 术中已知的,且因此本文中不再详细论述。
上文提到的方法可用于形成具有密集的阵列特征图案的半导体装置结构。经图案化 衬底60可用于IC装置中,例如用于动态随机存取存储器(DRAM)、静态随机存取存储 器(SRAM)、铁电存储器(FE)、 NAND和NOR快闪存储器、微处理器中,例如与场效 应晶体管(FET)、 CMOS成像器和平板显示器一起使用。借助于非限制性实例,经图案 化衬底60可用于形成快闪装置。
依据所使用的材料以及在形成和移除所述材料中所使用的工艺而定,上文提到的动 作中的任一者可与其它动作组合。另外,上文提到的动作中的任一者可利用多个工艺来 完成单个动作。在任何动作之后,可发生上文未描述的进一步处理,例如清洁、离子植 入、扩散掺杂、额外材料的沉积、湿式或干式蚀刻以及化学机械抛光等等。
上文描述的实施例可用于在间距加倍工艺期间隔离第三特征50之间的第四空间 120。应了解,对可与本发明实施例一起使用的间距加倍工艺不存在限制。因此,还应了 解,可以对于给定间距加倍工艺所必要的任何方式来图案化、修整且/或进一步处理第三特征50,只要沉积于第四空间120的末端122中的间隔物侧壁70的厚度等于或大于末 端122的宽度W2的一半。
另外,对可与本发明实施例一起使用的第三特征50的特征尺寸不存在下限。举例来 说,无论用于产生第三特征50的光刻工艺如何,本发明的实施例均可用于隔离第三特征 50之间的第四空间120。
虽然本发明容易存在各种修改以及替代形式和实施方案,但已在图式中借助于实例 展示且已在本文中详细描述了特定实施例。然而,应了解,本发明不限于所揭示的特定 实施例。而是,本发明涵盖属于由所附权利要求书界定的本发明的精神和范围内的所有 修改、等效物和替代方案。
权利要求
1.一种半导体制造方法,其包括在衬底上形成多个特征,所述多个特征中的每一特征包括具有第一宽度的中部区以及至少一个具有第二宽度的末端;以及在所述多个特征中的每一特征上形成间隔物侧壁,所述间隔物侧壁在所述多个特征的所述至少一个末端处彼此实质上接触。
2. 根据权利要求1所述的方法,其中在衬底上形成多个特征包括形成所述多个特征的 具有比所述多个特征的所述至少一个末端的所述宽度小的宽度的所述中部区。
3. 根据权利要求1所述的方法,其中在衬底上形成多个特征包括形成所述多个特征的 彼此实质上实质上邻近且分隔一距离的所述至少一个末端。
4. 根据权利要求1所述的方法,其中在衬底上形成多个特征包括由抗蚀剂材料形成所 述多个特征。
5. 根据权利要求1所述的方法,其中在衬底上形成多个特征包括形成所述多个特征的 彼此交错且分隔一距离的所述至少一个末端。
6. 根据权利要求1所述的方法,其中在衬底上形成多个特征包括形成在所述多个特征 的所述至少一个末端之间具有小于或约等于所述多个特征之间的间距的一半的距 离的所述多个特征。
7. 根据权利要求1所述的方法,其中在衬底上形成多个特征包括通过第一空间而分隔 所述多个特征中的每一者,其中所述第一空间的末端的宽度小于所述第一空间的中 部区的宽度。
8. 根据权利要求1所述的方法,其中在所述多个特征中的每一特征上形成间隔物侧壁 包括以大于或等于邻近特征的末端之间的距离的约一半的厚度沉积所述间隔物侧 壁。
9. 根据权利要求1所述的方法,其进一步包括移除所述多个特征以形成包括第二空间 和所述间隔物侧壁的图案。
10. 根据权利要求9所述的方法,其进一步包括将包括所述第二空间和所述间隔物侧壁 的所述图案转印到所述衬底。
11. 一种半导体装置结构,其包括-在衬底上的多个特征,其中所述多个特征的末端比所述多个特征的中部区宽;以及在所述多个特征之间的空间,其中所述空间的末端比所述空间的中部区窄。
12. 根据权利要求ll所述的半导体装置结构,其中所述多个特征包括抗蚀剂材料。
13. 根据权利要求11所述的半导体装置结构,其进一步包括围绕所述多个特征中的每一者的间隔物侧壁,其中所述间隔物侧壁在所述多个特征中的每一者之间的所述空间的所述末端中彼此实质上实质上接触。
14. 根据权利要求13所述的半导体装置结构,其中邻近间隔物侧壁隔离所述多个特征之间的所述空间。
15. 根据权利要求11所述的半导体装置结构,其中所述多个特征的所述末端包括T形状或L形状。
16. —种半导体制造方法,其包括在衬底上形成多个特征,所述多个特征中的第一特征被定向为接近所述多个特征中的其余特征的末端;以及在所述多个特征中的每一特征上形成间隔物侧壁,所述间隔物侧壁在所述多个特征中的所述其余特征的所述末端处彼此实质上实质上接触。
17. —种半导体装置结构,其包括在衬底上的多个特征,所述多个特征中的第一特征被定向为接近所述多个特征中的其余特征的末端;以及在所述多个特征中的所述第一特征与所述其余特征之间的空间。
18. 根据权利要求17所述的半导体装置结构,其进一步包括围绕所述多个特征中的每一者的间隔物侧壁,其中所述间隔物侧壁在所述多个特征中的所述第一特征与所述其余特征之间的所述空间中彼此实质上实质上接触。
全文摘要
本发明提供在间距减小工艺期间隔离形成于阵列中的特征之间的空间的方法和具有所述方法的半导体装置结构。在一个实施例中,所述特征的末端比所述特征的中部区宽。在所述间距减小工艺期间,形成于所述特征的邻近末端之间的间隔物侧壁彼此实质上实质上接触,从而隔离所述特征之间的所述空间。在另一实施例中,所述特征具有单个宽度,且额外特征位于所述特征的末端附近。形成于邻近特征之间的间隔物侧壁与所述额外特征彼此实质上实质上接触,从而隔离所述特征之间的所述空间。
文档编号H01L21/033GK101681811SQ200880018082
公开日2010年3月24日 申请日期2008年5月22日 优先权日2007年5月31日
发明者亚当·L·奥尔森 申请人:美光科技公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1