专利名称：电性地址与物理地址对应关系的调整方法
技术领域：
本发明涉及半导体制造领域，尤其涉及电性地址与物理地址对应关系的调整方法。
背景技术：
失效性分析是提高半导体产品良率的重要手段，其原理通常为在制作出的芯片(die)有故障时，通过失效性分析，定位出失效单元(cell)的物理位置，并分析得出是何种缺陷导致所述cell失效，以便后续制作过程中进行改进，提高良率。 芯片按其功能大体可分为以实现存储功能为主的存储器芯片和以实现逻辑功能为主的逻辑芯片，对于存储器芯片，常用的失效性分析方法是在芯片制作工艺基本完成后，用激光在芯片上制造缺陷来定位出失效cell的物理位置，然后将芯片的各层单独剥离出来，再分析是何种缺陷导致该cell失效。 对于逻辑芯片，由于die中通常也包含存储器(RAM)单元(cell)，因此通常通过对逻辑die中存储cell进行失效性分析，来得到整个die或die所在晶圆(wafer)的情况。
但由于逻辑die各层间通常有逻辑关系，因此采用上述适用于存储器die的失效性分析方案，可能就破坏了所述逻辑关系，从而无法正确分析出逻辑die失效cell的位置。
于是业界目前通常采用下述方案对逻辑die进行失效性分析由位图系统(Bitm即Program)检测逻辑die并输出逻辑die中不合格cell的电性地址；然后根据所述电性地址，及已有电性地址与物理地址的对应关系，获得该不合格cell的物理地址，定位至该不合格cell的位置，以进行后续处理。 但该方案应用过程中，通常出现所述物理地址定位到的cell不是不合格cell,即根据该对应关系查找出的物理地址有误使得失效性分析失败的问题，为此亟需一种调整所述对应关系的方案，以提高失效性分析的成功率。
发明内容
本发明提供了电性地址与物理地址对应关系的调整方法，以根据该对应关系，通过位图系统输出的损坏逻辑die中不合格cell的电性地址，得到该不合格cell的正确物理地址，进而提高失效性分析的成功率。 本发明提出了电性地址与物理地址对应关系的调整方法，该方法包括破坏die中预定物理地址的cell ;位图系统检测该die，并输出该破坏的cell的电性地址；基于已有电性地址与物理地址的对应关系，通过该电性地址获得该破坏cell的物理地址；比较出获得的该物理地址与预定物理地址的偏差；以及根据该偏差调整所述对应关系。
本发明通过破坏预定物理地址的cell，然后采用位图系统检测并输出该cell的电性地址，再根据该电性地址及上述已有对应关系对应出该cell的物理地址，并根据对应出的物理地址与预定物理地址比较出两者偏差，对所述对应关系进行调整，从而在用位图系统检测损坏逻辑die并输出不合格cell的电性地址时，能够该电性地址及调整后的对应关系得到不合格cell正确的物理地址，进而提高失效性分析的成功率。
图1为本发明实施例中电性地址与物理地址对应关系调整方法的流程图；
图2为本发明实施例中分块选择的结构示意图；
图3为本发明实施例中物理地址偏移的示意图。
具体实施例方式
针对背景技术的问题，本发明实施例提出如果能够计算出根据已有对应关系及 位图系统输出的电性地址获得的不合格cell的物理地址，与该不合格cell实际物理地址 的偏差，那就能够基于所述偏差对该对应关系进行调整，以能够根据调整后的对应关系进 行成功的失效性分析。 图1为本发明实施例中电性地址与物理地址对应关系调整方法的流程图，结合该 图可知，基于上述想法，本发明实施例提出的所述调整方法包括步骤
步骤l，破坏die中预定物理地址的cell ; 由于在第一层金属线连接工艺完成前，无论是已经淀积了氧化层还是刻蚀了图 案，在扫描电子显微镜(SEM)下，均会对区分各个cell造成很大干扰，很难区分出各个 cell,因此较佳的选择是在第一层金属线连接工艺完成后破坏预定物理地址cell ;且由于 在第二层金属线连接工艺完成后，各个cell —般都通过金属线连接起来，如果破坏一个 cell，则可能导致与之关联的多个甚至是一片cell的失效，使得后续步骤无法顺利执行， 因此较佳的通常选择在所述第二层金属线连接工艺开始前破坏预定物理地址的cell。综上 所述，较佳的，在第一层金属线连接工艺完成后及第二层金属线连接工艺开始前，破坏die 中预定物理地址的cell。 步骤2，位图系统检测该die,并输出该破坏的cell的电性地址； 步骤3，基于已有电性地址与物理地址的对应关系，通过该电性地址获得该破坏
cell的物理地址； 步骤4，比较出获得的该物理地址与预定物理地址的偏差；
步骤5，根据该偏差调整所述对应关系。 对于步骤l，可以采用多种方式破坏该cell，较佳的通过聚焦离子束(FIB)对cell 进行轰击破坏，其准确性较高，能够保证不会破坏其它cell。此外在轰击cell后，轰击处 会产生凹坑，由于本发明实施例提出的调整方法常用于die的制作工艺中，因此在轰击该 cell后，还有后续工艺，为保证后续工艺不会受到该凹坑破坏，较佳的可以在该凹坑内填入 填充物，所述填充物可以为氧化物，通常要求填充物满足对后续工艺影响较小或没影响，及 填充方便，工艺简单等条件。 为保证调整的对应关系正确，提高调整准确率及效率，通常会选择多个die破 坏各个die中的cell， die及die中的cell的选择方式有多种，例如根据晶圆中分区块 (block)的分布情况，选择多个die等方式，后续将通过实施例描述。 通过上述步骤1 5即可实现所述对应关系的调整，但较佳的，还可以对调整的对 应关系进行验证，以进一步确认调整的正确性。
4
验证调整是否正确的方案可以用位图系统检测已损坏的die，然后输出该损坏 die中不合格cell的电性地址，并基于调整后的对应关系，通过电性地址找到物理地址，再 采用物理失效分析(PFA)等手段检测该物理地址对应的cell是否不合格，如果合格，则调 整后的对应关系正确，如果不合格，则调整后的对应关系不正确。 下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例， 应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因
此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能 和结构，因为它们会是本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开 发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的 限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费 时间的，但是对于本领域技术人员来说仅仅是常规工作。 在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要 求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非 精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例 上述方案可以但不限于采用如下方式实施 首先将多个晶圆的位图进行叠图，再根据叠图找出存活率较高的多个die，此时晶 圆仍未完成全部制作工艺，此处存活率代表在后续工艺完成后，该die合格的概率；此处存 活率较高仅仅是一种预定条件，它也可以是其它预定条件，只需有利于排除其它因素对本 方案的影响即可。 在找出存活率较高的die后，再根据晶圆中block的分布情况选择相应block,并 在选择的各个block中各选择一个die ; 参照图2，本实施例中，选择8个两列四行的block 20，然后在各个block20中选 择一个die 21，die 21的位置处于各个block 20的顶点附近；图示8个die 21构成嵌套 的两个矩形。图示的这种选die的方式能够使得里外矩形上各点互相验证，避免单独选点 可能使得其他因素影响各点die中的cell，使得后续实施过程有误的问题；
选择die后，在各个die中选择cell时，各个die中较佳的只选择一个die,以确 保后续位图系统输出的地址不会出现错误，提高调整准确率；die中选择的cell的位置较 佳的要容易识别，例如尖角处或靠近边缘处等。本实施例中，选择各个die中顶点附近的 cell，并保存cell的SEM照片，得到cell的物理地址；其中所述顶点附近是指选择的cell 与该顶点的距离在预定范围，所述预定范围由实施人员自主确定，满足选择的cell容易识 别即可。 选择完cell后，本实施例采用FIB轰击选择的cell，破坏选择的cell，然后再在
轰击凹坑处填入氧化物以填充该凹坑，避免影响后续工艺；其中FIB轰击选择的cell的工
艺条件根据本领域一般技术人员公知常识易于得到，本实施例不详细阐述。 在破坏选择的各个cell后，采用位图系统对各个die进行检测，并由位图系统输
出各个破坏的cell的电性地址；然后根据已有电性地址与物理地址的对应关系，获得各个
破坏的cell的物理地址；
将获得的各个cell的物理地址与预先保存的各个cell的物理地址比较，比较出 两者的偏差；参见图3，为本发明实施例中比较出的物理地址偏差示意图，图中30为获得的 物理地址对应的cell所属的die所在的block,标号31代表预先保存的物理地址对应的 cell所属的die所在的block,可以看出，两者横向无偏移，但纵向偏移了两个单位；
根据图3所示的偏移，对物理地址与电性地址的对应关系进行调整，例如在根据 电性地址对应出物理地址后，横向保持不变，但纵向偏移两个单位才是不合格cell对应的 物理地址。 本实施例中，在比较出上述偏移调整对应关系后，还采用PFA对调整后的关系进 行验证选择其它损坏的die，然后用位图系统检测该die,并由位图系统输出该die中不 合格cell的电性地址，再根据该电性地址及调整后的对应关系，获得不合格cell的物理地 址。根据实际实施，本实施例调整的对应关系能够用于正确定位出不合格cell的位置。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含这些改动和变型在内。
权利要求
一种电性地址与物理地址对应关系的调整方法，其特征在于，包括破坏芯片中预定物理地址的单元；位图系统检测该芯片，并输出该破坏的单元的电性地址；基于已有电性地址与物理地址的对应关系，通过该电性地址获得该破坏的单元的物理地址；比较出获得的该物理地址与预定物理地址的偏差；以及根据该偏差调整所述对应关系。
2. 如权利要求1所述的方法，其特征在于，还包括在调整所述对应关系后，检验调整后的对应关系是否正确的步骤。
3. 如权利要求2所述的方法，其特征在于，所述检验步骤具体包括位图系统检测其它损坏的芯片，并输出所述其它损坏的芯片中不合格单元的电性地址；根据所述调整后的对应关系，通过该电性地址，获得所述其它损坏的芯片中不合格单元的物理地址；以及验证所述物理地址对应的单元是否不合格，并在合格时确认该调整后的对应关系正确。
4. 如权利要求3所述的方法，其特征在于，采用物理失效分析来进行所述验证。
5. 如权利要求1所述的方法，其特征在于，通过聚焦离子束轰击来破坏该单元。
6. 如权利要求5所述的方法，其特征在于，在轰击后，在该单元轰击凹坑的区域填入填充物以填补该凹坑。
7. 如权利要求6所述的方法，所述填充物为氧化物。
8. 如权利要求1所述的方法，其特征在于，所述芯片有多个；以及还包括在晶圆中选择多个芯片的步骤。
9. 如权利要求8所述的方法，其特征在于，所述选择步骤，具体包括将多个晶圆的位图进行叠图；基于叠图效果，在所述多个晶圆中挑选出存活率满足预定条件的芯片。
10. 如权利要求8所述的方法，其特征在于，根据晶圆中分区块的分布情况选择所述多个芯片。
11. 如权利要求io所述的方法，其特征在于，所述多个芯片各自所属的分区块互不相同，且各个芯片中被破坏的单元与对应分区块顶点的距离处于预定范围。
12. 如权利要求1 11中任一项权利要求所述的方法，其特征在于，在一个芯片中仅破坏一个单元。
13. 如权利要求1所述的方法，其特征在于，在第一层金属线连接工艺完成后和该连接工艺的后一工艺开始前破坏芯片中预定物理地址的单元。
全文摘要
本发明提供了电性地址与物理地址对应关系的调整方法，以在根据该对应关系，通过位图系统输出的损坏逻辑die中不合格cell的电性地址，得到该不合格cell的正确物理地址，进而提高失效性分析的成功率。该方法包括破坏die中预定物理地址的cell；位图系统检测该die，并输出该破坏的cell的电性地址；基于已有电性地址与物理地址的对应关系，通过该电性地址获得该破坏cell的物理地址；比较出获得的该物理地址与预定物理地址的偏差；以及根据该偏差调整所述对应关系。
文档编号H01L21/66GK101789357SQ20091004593
公开日2010年7月28日 申请日期2009年1月22日 优先权日2009年1月22日
发明者倪棋梁, 朱晓荣, 赵辉, 龙吟 申请人:中芯国际集成电路制造(上海)有限公司