平面工艺的三维集成电路的制作方法

专利名称：平面工艺的三维集成电路的制作方法
技术领域：
本发明涉及模拟集成电路，尤其涉及节省芯片面积的三維集成电路。
背景技术：
现有的集成电路多数是平面结构的二維集成电路，在二维集成电路中 各单元器件一个接一个地分布于同一平面上，因此二維集成电路既影响电 路工作速度又占用过多集成电路芯片面积。
为了提高集成电路的集成度和工作速度，三維集成电路营运而生。三
維集成电路(three dimensional integrated circuit)又称立体集成电 路，是具有多层器件结构的集成电路。三維集成电路的多层器件重叠结构 成倍地提高了芯片集成度。
目前实现三維集成电路的方法通常是在不同Wafer (晶圆，晶园)上光刻 形成电路，再通过特殊工艺将该不同晶圆键和在一起。此种方法，工艺相 对复杂且成本较高。
目前存在4英寸、6英寸、8英寸、12英寸等晶圆生产线，所述英寸是 指晶圆的直径。对于一定工艺生产线，其晶圆面积是固定的。在光刻步数 相同的情况下，每单个芯片成本由芯片面积决定。在相同面积的晶圆上， 如果芯片面积越小，则生产出来的芯片数越多，单个芯片的成本就越低。 并且每单个芯片面积越小，则晶圆上芯片的良率越高，因此同一片晶圆上 的有效芯片数就越多。因此对于具有相同功能的集成电路芯片，减小芯片 面积是降低芯片成本的有效手段。

发明内容
本发明提供了一种平面工艺的三維集成电路，目的是减小集成电路芯 片面积，进而降低集成电路成本。
在第一方面，本发明提供了一种集成电路，包括同一晶圆上的第一器 件和第二器件。该集成电路具有多个层次，且该集成电路的第一器件和第 二器件位于所述多个层次中的两层或两层以上，以便该第一器件和第二器件处于不同层次，则该第一器件与第二器件共享区域。
在第二方面，本发明提供了一种集成电路，包括同一晶圆上的第一器 件和第二器件。所述集成电路具有多个层次，且所述第一器件P型区域或
作为P型电阻的第一器件与第二器件N型区域或作为N型电阻的第二器件 处于同一层次不同深度，且该第一器件P型区域或作为P型电阻的该第一 器件的最高电位低于该第二器件N型区域或作为N型电阻的该第二器件的 最低电位，则该第一器件与该第二器件共享区域。
在第三方面，本发明提供了一种形成于同一晶圆上的集成电路，包括 第一器件和第二器件。该第一器件所在区域在所述晶圆上的投影与该第二 器件所在区域在所述晶圓上的投影相互重叠。
本发明充分利用了不同类型器件在空间层次上可以重叠的特性。通过 将不同层次器件共享区域，以及将满足特定条件的同一层次不同深度器件 共享区域，进而在同一片晶圆上实现多层器件结构。本发明大大节省了芯 片面积，降低了芯片成本，特别适用于各种模拟电路中。


下面将参照附图对本发明的具体实施方案进行更详细的说明，在附图中..
图1是本发明的高匹配度的Poly电阻与Nwel I电阻共享区域示意图； 图2是本发明的不要求匹配度的Poly电阻与Nwel I电阻共享区域示意
图3是本发明的一种偏置电流产生电路；
图4是P+电阻与Nwel I电阻共享区域截面图5是Poly电阻与刚0S晶体管共享区域截面图6是Poly电阻与PM0S晶体管共享区域截面图7是倒宽长比的蛇形,OS晶体管；
图8是Poly电阻与刚0S晶体管共享区域示意图9是本发明的另一种偏置电流产生电路；
图10是Nwel I电阻与,OS晶体管共享区域截面图11是Pwel I电阻与PM0S晶体管共享区域截面图；图12是NM0S晶体管与PNP双极型晶体管共享区域截面图； 图13是PM0S晶体管与NPN双极型晶体管共享区域截面图； 图14是修调单元与电容共享区域示意图。
具体实施例方式
本发明将集成电路分为多个层次，最低层为N+电阻、P+电阻、Nwell (N型阱)电阻、Pwell (P型阱)电阻、双极型晶体管(包括NPN双极型 晶体管和PNP双极型晶体管)以及M0S管(包括NM0S晶体管和PM0S晶体 管)中的N+区域和P+区域。该最低层的上一层是形成M0S管栅极的Poly (多晶硅)区域，该形成M0S管栅极的Poly区域的上一层是Poly (多晶硅) 电阻。通常情况下Poly电阻采用的是第二多晶硅(Poly2)，其阻值较高； 而形成M0S管柵极的Poly区域采用的是第一多晶硅(Poly1〉，其阻值较 低。不同工艺生产线对第一多晶硅(Poly1)和第二多晶硅(Poly2)定义 不同。再上一层为集成电路中的其他器件如电容、电感等。最上层为修调 电路或金属电阻。
以上所述最低层的某些集成电路器件虽然在同一层次但却处于不同深 度，本发明近似将此类器件认定为处于同一层次。如N+电阻、P+电阻、M0S 管的N+区域和P+区域处于同一层次且同一深度，而Pwell电阻却比N+电阻 更深些，Nwel I电阻又比Pwel I电阻更深些，最深的是P-衬底或N-衬底。 具体结构参见附图12、附图13。图12是刚0S晶体管与PNP双极型晶体管 共享区域示意图，图13是PM0S晶体管与NPN双极型晶体管共享区域示意 图。
由以上对集成电路的分层方式可知，多数集成电路器件仅处于该集成 电路多个层次中的某一层，例如N+电阻、P+电阻、Nwell电阻、Pwell电阻、 Poly电阻、修调电路、金属电阻等。但M0S管却处于集成电路多个层次中 的两层，具体地，M0S管中的Poly区域位于集成电路多个层次中最低层的 上一层，M0S管中的N+区域、P+区域位于集成电路多个层次的最低层。
无论集成电路器件仅位于该集成电路多个层次中的某一层还是某两 层，只要两个或两个以上器件处于不同层次，则该两个或两个以上器件都 能够共享区域。
7本发明进一步将集成电路中不同层次的两个或两个以上器件，以及特 定条件下同一层次不同深度的两个或两个以上器件，按照一定的方式，在
同一个Wafer (晶圆，晶园)上实现区域共享，进而大大节省了芯片的面积， 降低了集成电路芯片成本。
下面举例说明不同层次器件之间共享区域结构，以及特定条件下同一 层次不同深度器件之间的共享区域结构。
一.不同层次电阻之间共享区域。
Poly (多晶硅)电阻和Nwell (N型阱)电阻属于不同类型的电阻，处 于不同层次，因此Poly电阻和Nwel I电阻能够共享区域。
Poly电阻和NweM电阻可以是对匹配度要求#>高的电阻，也可以是不 要求匹配的电阻。当所设计的系统对匹配度要求较高时，Poly电阻与Nwel I 电阻共享区域的位置关系如图1所示。
图1是本发明的高匹配度的Poly电阻与Nwel I电阻共享区域示意图。 在图1中，Poly电阻分段且等间距、等宽度、等长度放置，Nwell电阻也 是分段且等间距、等宽度、等长度放置，并且Poly电阻与NweM电阻方向 相同。也就是说，当系统对匹配度要求较高时，同一类型的电阻需要整齐 有序的分段放置，并保持等间距。较佳地，通过在电阻段之间画上伪器件 (dummy device)进一步才是高匹酉己度。
整齐有序地分段放置同一类型电阻段的原因是，在形成器件过程中影 响器件宽度和长度的一个很重要的因素是刻蚀或扩散，这些工艺过程都与 临近的环境有关；同一类型的电阻段若不能整齐有序地放置，就会影响该 电阻的匹配度。以Poly电阻为例，间距较大的Poly电阻边緣被刻蚀的更 快，间距较小的Poly电阻边緣被刻蚀的较慢，因此为了使Poly电阻边緣 刻蚀速度相同，需要分段且等间距地放置Poly电阻，进而提高Poly电阻 的匹配度。
较佳地，Poly电阻段都位于两个相邻Nwel I电阻段之间位置，进而提 高Poly电阻与Nwel I电阻的匹配度；进一步提高Poly电阻与Nwel I电阻 匹配度的结构是Poly电阻段位于两个相邻NweM电阻段正中间位置。需要 说明的是，Poly电阻段虽然在Nwel I电阻段之间，从单个电阻段角度来看， Poly电阻段的投影与Nwel I电阻段的投影并不重叠；但是Poly电阻、Nwell电阻是由若干电阻段组成，因此由多个电阻段组成的Poly电阻投影与由多 个电阻段组成的Nwell电阻投影是相互重叠的。
较佳地，每段电阻中电流的流向相同能够进一步提高Poly电阻与Nwel I 电阻的匹配度。
图1只是示意性地描述了 Poly电阻与Nwel I电阻之间的位置关系，实 际上Poly电阻与Nwel I电阻不在同一个平面上，且Poly电阻处于Nwel I 电阻上层。Poly电阻与Nwell电阻不在同一平面上才能够实现区域共享， 进而减小芯片面积。在图1中，Poly电阻也并不局限于在Nwel I电阻的正 中间，也可以在Nwell电阻上层的任意共享区域位置。Poly电阻处于Nwell 电阻正中间时，Poly电阻与Nwel I电阻匹配度最高。Poly电阻与Nwel I电 阻匹配度由低到高的顺序是，Poly电阻在Nwell电阻正上方位置，Poly 电阻位于相邻Nwel I电阻之间除中间位置的任意位置，Poly电阻位于相邻 Nwe I I电阻之间的正中间位置。
并且Po I y电阻位于相邻Nwe M电阻之间(包4舌正中间)，能够进一步 节约空间，减小芯片面积。原因是在形成器件过程中，通常Nwell电阻间 距和宽度较大，例如在一种工艺中可能会要求Nwel I电阻最小4um间距和 最小4um宽度。而通常Poly电阻具有更小宽度和更小间距，如1um间距和 0.8um宽度。因此将poly电阻段放置在各Nwel I电阻段之间，Poly电阻与 Nwell电阻之间互不影响。
当所设计的系统不要求匹配度时，Po I y电阻和Nwe I I电阻可以如图2 所示不在同一方向放置。图2是本发明的不要求匹配度的Poly电阻与Nwel I 电阻共享区域示意图。图2只是示意性地描述了 Poly电阻与Nwel I电阻之 间的位置关系，实际上Poly电阻与Nwel I电阻不在同一个平面上，Poly电 阻在Nwell电阻的上层。这样才能够实现Poly电阻与Nwel I电阻的区域共 享，进而减小芯片面积。通常情况下，Poly电阻与Nwel I电阻如图2所示 相互垂直。但在某些工艺上Poly电阻也会不与NweM电阻垂直放置。
Poly电阻与Nwel I电阻不在同一方向放置所造成的不良影响是，导致 Nwell电阻的场氣化层存在一定的不平坦，进而引起淀积在此场氧化层上的 Poly也会不平坦。同时Poly电阻与NweM电阻不在同一方向时，有时还会 在不同电阻之间产生寄生电容，进而引起噪声或对环路稳定性造成影响等。以上是以Poly电阻和Nwel I电阻为例对不同类型不同层次电阻共享区 域进行的阐述。实际上共享区域不限于Poly电阻与Nwel I电阻，只要是不 在同一层次的任意两个或多个电阻都可以共享区域，而一般情况下大致在 相同层次上的电阻都不能共享区域。Nwel I电阻、N+电阻、Pwell电阻、P+ 电阻中的任意一个电阻，Poly电阻以及金属电阻都不在同一层次上，因此 该不在同一层次的器件可以共享区域。Poly电阻在工艺上可以做成不同层 次上的Poly电阻，分別称其为第一多晶硅(Poly1)电阻和第二多晶硅 (Poly2)电阻。该不同层次的Poly1电阻与Poly2电阻可以共享区域。因 此Nwell电阻、N+电阻、Pwell电阻、P+电阻中的任意一个与Poly1电阻、 Poly2电阻以及金属电阻中的一个或多个都可以共享区域，进而节省芯片面 积。
需要说明的是，Poly电阻、Nwell电阻并不一定以如图1和图2所示 的电阻段形式出现，实际上Poly电阻和Nwel I电阻也可以是曲折蜿蜒的蛇 形设计(蛇形设计的具体形状参见图7中刚0S晶体管有源区)。同样，N+ 电阻、Pwell电阻、P+电阻也可以是电阻段形式或蛇形设计。
下面以一个具体应用电路为例，说明Poly电阻与Nwel I电阻共享区域 结构
图3是本发明的一种偏置电流产生电路。该电路相对于模拟电路中普 遍被采用的偏置电流产生电路改进之处是，ST对地电阻采用的是Poly电阻 与國OS晶体管叠加方式(具体结构将在以下内容中得到阐述)；而在模拟 电路中普遍被采用的偏置电流产生电路中，ST对地电阻通常是一个较大电 阻或者一个M0S管。
由于电路在通电后器件温度都会升高，进而直接影响输出电流，因此需 要经常补偿输出电流的温度系数。 一种补偿方法是在电路中采用温度类型 不同的两种电阻，Poly电阻与Nwel I电阻的温度系数相反，因此本发明在 图3中采用Poly电阻和Nwel I电阻补偿温度系数。在图3中，R1采用Poly 电阻R2采用Nwel1电阻，温度系数相反的两个电阻能够实现很好的温度补 偿。为了节省芯片面积，在版图设计中将R1与R2在同一晶圆上共享区域。 当然R2电阻也可以采用与Nwel1电阻温度系数相同的N+电阻、Pwel I电阻、 P+电阻。二. 同一层次不同深度的电阻在特定情况下共享区域。
同一层次不同深度的电阻在满足一定条件的情况下可以共享区域。P+
电阻与N+电阻在同一层次同一深度，Pwell电阻比卩+电阻、N+电阻深些， NweM电阻比Pwell电阻更深。因此P+电阻与N+电阻任何情况下都不能共 享区域。Pwell电阻与P+电阻属于同一类型(即P型)电阻，因此任何情 况下都不能共享区域。Nwell与N+属于同一类型(即N型)电阻，因此任 何情况下都不能共享区域。在P型电阻的最高电位低于N型电阻的最低电 位情况下，该P型电阻与该N型电阻共享区域。原因是P型电阻的最高电 位低于N型电阻的最低电位时，P型电阻与N型电阻不导通，因此此时P型 电阻可以与N型电阻共享区域。该原理与二冲及管工作原理相同，在二冲及管 中当P区电位高于N区电位时，二极管正向导通。反之当二极管P区电位 低于N区电位时，二极管反向截止。所述共享区域的P型电阻与N型电阻 不能同时是P+电阻和N+电阻，原因是P+电阻与N+电阻属于同一层次且同 一深度的电阻，同一层次且同一深度的电阻任何情况均不能共享区域。
以P+电阻与Nwel1电阻为例，图4是P+电阻与Nwel I电阻共享区域截 面图。P+电阻与Nwel I电阻在同一层次却不在同一深度，当P+电阻的最高 电位低于Nwell电阻的最低电位时，P+电阻可以与NweM电阻共享区域。 原因是当P+电阻的最高电位低于Nwel I电阻的最低电位时，P+电阻与Nwel I 电阻不导通。
三. Poly电阻与M0S管共享区域。
M0S管包括刚0S晶体管和PM0S晶体管。工作在线性区的M0S管相当于 电阻，因此与M0S管在不同层次的电阻可以与其共享区域。
图5是Poly电阻与刚0S晶体管共享区域截面图。剛0S晶体管栅极由 Poly区域(通常为Poly1)形成，两个N+区域分別形成刚0S晶体管的源极 和漏极，P+区域形成隱0S晶体管的衬底接触。由Poly形成的NMOS晶体管 栅极的正下方是栅极氣化层。由N+形成的國0S晶体管源极和漏极之间是较 低浓度的P型区域(图5中没有示意)，通常该较低浓度P型区域是P-或 者Pwel I 。由该P+区域形成的,OS晶体管衬底接触是为了使刚0S晶体管 能够接地(VSS)或者接电源(VDD)。形成刚0S晶体管栅极的Poly区域 与Poly电阻之间是场氣化层，该场氣化层起绝缘作用。
ii根据图5可知，在Poly电阻与形成刚0S晶体管栅极的Poly区域不在 同一层次(分別是Poly2和Poly1)情况下，该Poly电阻可以与该NM0S晶 体管共享区域。原因是该Poly电阻与NM0S晶体管的栅极Poly区域不在同 一个层次，且该Poly电阻也与该刚0S晶体管的源极N+、漏极N+、衬底接 触P+-均不在一个层次。
图6是Poly电阻与PM0S晶体管共享区域截面图。PM0S晶体管栅极由 Poly区域(通常为Poly1)形成，两个P+区域分別形成PMOS晶体管的源极 和漏极，N+区域形成PM0S晶体管的村底接触。由Poly形成的PM0S晶体管 栅极的正下方是栅极氣化层。由P+形成的PM0S晶体管源极和漏极之间是较 低浓度的N型区域(图6中没有示意)，通常该较低浓度N型区域是Nwel I， 特殊情况下该较低浓度N型区域也可以是N-。由该N+区域形成的PM0S晶 体管村底接触是为了使PMOS晶体管能够接地(VSS)或者接电源(VDD)。 形成PM0S晶体管栅极的Poly区域与Poly电阻之间是场氣化层，该场氣化 层起绝緣作用。
根据图6可知，在Poly电阻与形成PM0S晶体管栅极的Poly区域不在 一个层次(分别是Poly2和Poly1)情况下，该Poly电阻可以与该PM0S晶 体管共享区域。原因是该Poly电阻与该PM0S晶体管的栅极Poly区域不在 同一个层次，且该Poly电阻也与该PM0S晶体管的源极P+、漏极P+、衬底 接触N+均不在同一个层次。
刚0S晶体管和PM0S晶体管中的有源区(即源极和漏极)可以是分段形 式也可以是蛇形设计。图7是倒宽长比的蛇形國0S晶体管。倒宽长比的意 思是刚0S晶体管的有源区宽度与有源区长度比值远远小于1，蛇形设计的 刚0S晶体管长度较长宽度较短进而宽长比较小。
图8是Poly电阻与,OS晶体管共享区域示意图。图8只是示意性地 描述了 Poly电阻与國0S晶体管之间的位置关系，实际上Poly电阻与,OS 晶体管不在同一个平面上，Poly电阻在刚0S晶体管的上层。
下面以两个具体应用电路为例，说明Poly电阻与工作在线性区的NNI0S 晶体管共享区域结构
图3是本发明的一种偏置电流产生电路。该偏置电流产生电路相对于 模拟电路中普遍采用的偏置电流产生电路的改进之处是，ST对地电阻采用
12的是Poly电阻与刚0S晶体管叠加方式；而在模拟电路中普遍被采用的偏 置电流产生电路中，ST对地电阻通常是一个较大电阻或者一个MOS管。
在图3中的偏置电流产生电路中，MPst1， MPst2， MNst3， R3构成偏置 电流产生电路的启动电路，用于解决自偏置电路死锁于零电流状态的问题。 为了减小启动电路的静态功耗，通常需要将ST节点对地的电阻做得越大越 好。工作在线性区的,OS晶体管的电阻值与该刚0S晶体管宽长比有关， 宽长比越小则该刚0S晶体管的电阻值越大。倒宽长比的蛇形刚0S晶体管 的电阻值较大，因此图3中的MNst3采用倒宽长比的蛇形刚0S晶体管，具 体蛇形剛OS晶体管结构如图7所示。为了进一步增加ST节点对地的电阻 值，将R3与MNst3串联。本发明采用与刚OS晶体管不在一个层次的Poly 电阻作为R3(即该Po I y电阻与该,OS晶体管栅极的Po I y区域分別是Po I y2 和Poly1)，并将R3与刚st3共享区域，进而减小芯片面积。
图9是本发明的另一种偏置电流产生电路，图9是对图3的进一步改 进。图9与图3区别是图3将R3放在了 MNst3的漏极端，图9则将R3放 在了 MNst3的源极端。图9相对于图3使得ST对地节点阻值相同情况下， ,st3占用面积更小，进而减小了芯片面积。下面具体阐释原理
线性区國0S晶体管的电阻为
公式(1)中，P^为阈值电压，//为迁移率，C。，为单位面积上的三氧 电容值。图9中r^、 a、 C^是常量，根据公式(1)可知，此时國OS晶 体管的电阻值仅与刚0S晶体管的宽长比汇及栅源电压差^有关。图9中
将R3放在MNst3源极端增加了 MNst3的源极电压，而MNst3栅极电压保持 不变且恒为VDD，因此减小了 MNst3的栅源电压差f^。由公式(1)可知， 剛0S晶体管柵源电压差&5变小，在MNst3具有相同阻值R情况下剛st3的 宽长比汇变大。而在偏置电流产生电路中，需要剛st3阻值R非常大，通
常已经将剛st3的宽度W做得最小而不能更小(即W不变)。因此在平变大W
不变情况下，MNst3的长度L变小，进而减少了芯片面积。
四.Nwell电阻与刚0S晶体管在特定情况下共享区域，Pwell电阻与PMOS晶体管在特定情况下共享区域。
图10是Nwel1电阻与NMOS晶体管共享区域截面图，上层是NMOS晶体 管下层是Nwell电阻，其中刚OS晶体管中的N+是有源区，Nwell电阻中的 两个N+是Nwel1电阻的两个连接端，该N+接触是为了使Nwel1电阻能够与 金属线之间形成欧姆接触(欧姆接触即指接触电阻很低)。当NMOS晶体管 中Pwel I区域最高电位低于Nwel I电阻最低电位情况下，Nwel I电阻可以与 NMOS晶体管共享区域。原因是当刚OS晶体管中Pwe I I的最高电位低于Nwe 11 电阻最低电位时，NMOS晶体管中Pwel I与Nwel I电阻不导通，从而NMOS晶 体管与Nwell电阻不导通，因此此时刚OS晶体管可以与Nwel I电阻共享区 域。
图11是Pwel1电阻与PMOS晶体管共享区域截面图，上层是PMOS晶体 管下层是PweM电阻，其中PMOS晶体管中的P+是有源区，Pwell电阻中的 P+是Pwel1电阻的两个连接端，目的是使Pwell电阻能够与金属线之间形成 欧姆接触。当Pwel I电阻最高电位低于PMOS晶体管中Nwel I最低电位情况 下，Pwell电阻可以与PMOS晶体管共享区域。原因是当Pwell电阻的最高 电位低于PMOS晶体管中Nwel I最低电位时，Pwel I电阻与PMOS晶体管中 Nwel I不导通，从而PMOS晶体管与Pwel I电阻不导通，因此此时PMOS晶体 管可以与Pwell电阻共享区域。
五. Poly电阻与双极型晶体管共享区域。
双极型晶体管包括PNP双极型晶体管和NPN双极型晶体管。PNP双极型 晶体管和NPN双极型晶体管中的P型区域主要由P+、 Pwell形成，N型区域 主要由N+、 Nwell形成，Poly电阻与P+、 Pwell、 N+、 Nwell均不属于同一 个层次，因此Po I y电阻与PNP双极型晶体管或NPN双极型晶体管都不属于 同一个层次，进而Poly电阻可以与双极型晶体管共享区域。
六. 剛0S晶体管与PNP双极型晶体管在特定情况下共享区域，PM0S晶 体管与NPN双极型晶体管在特定情况下共享区域。
图12是NNI0S晶体管与PNP双极型晶体管共享区域截面图。两个N+区 域分別形成NMOS晶体管的源极和漏极，P+区域形成刚OS晶体管的衬底接 触，Pwe I I是刚0S晶体管的两个N+之间较低浓度的P型区域。PWe 11 、 Nwe I I 和P-形成PNP双极型晶体管，Pwel I同时也用于形成PNP双才及型晶体管的型晶体管的基极，P-为PNP双极型晶体管的集电 极。在PNP双极型晶体管中Pwel I最高电位低于刚0S晶体管中N+最低电位 情况下，NM0S晶体管可以与PNP双极型晶体管共享区域。
同理可知，在NM0S晶体管中Pwel I最高电位低于NPN双极型晶体管中 NweM最低电位时，刚OS晶体管可以与NPN双极型晶体管共享区域。只是 此种结构相对于國OS晶体管与PNP双极型晶体管共享区域来说多增加了一 层结构，导致工艺制造复杂，因此通常不会采用。
图13是PM0S晶体管与NPN双极型晶体管共享区域截面图。两个P+区 域分別形成PM0S晶体管的源极和漏极，N+区域形成PM0S晶体管的衬底接 触，Nwel I是PM0S晶体管的两个P+之间较低浓度的N型区域。Nwel 1、Pwel I 和N-形成NPN双极型晶体管，Nwell同时也用于形成NPN双极型晶体管的 发射极，Nwel I为NPN双极型晶体管的基极，N-为NPN双极型晶体管的集电 极。在PM0S晶体管中P+最高电位低于NPN双;f及型晶体管中Nwel I最低电位 情况下，PM0S晶体管可以与NPN双极型晶体管共享区域。
同理可知，在PNP双极型晶体管中Pwel I最高电位低于PMOS晶体管中 Nwell最低电位时，PM0S晶体管可以与PNP双极型晶体管共享区域。只是 此种结构相对于PM0S晶体管与NPN双极型晶体管共享区域来说多增加了一 层结构，.导致工艺制造复杂，因此通常不会采用。
七.修调电路与其它器件共享区域。
常用的修调技术是由金属熔丝或多晶硅熔丝或齐纳二极管构成修调单 元。对于一般基准电压源修调电路来说，为了满足商用标准通常需要五位 修调单元，这样需要占据大量的芯片面积。
修调电路与金属电阻在同一层也是最高层，因此修调电路与金属电阻 之间不能共享区域，但是修调电路或金属电阻可以与任何器件共享区域， 如电容、Poly电阻、Nwell电阻、刚0S晶体管、PM0S晶体管、NPN双极型 晶体管、PNP双极型晶体管等。因此占据芯片面积较大的修调电路与其他器 件共享区域能够大大节省芯片面积。
下面以修调电路与电容共享区域为例，对修调电路与集成电路器件共 享区域加以说明。
电容通常占用芯片面积较大而且连接简单，因此非常适合放置在修调
15单元下面，而且电容平坦均匀，对上面修调单元的平坦性影响很小。与修
调电路共享区域的电容可以是两层多晶硅形成的多晶硅电容，也可以是M0S 电容。
图14是修调单元与电容共享区域示意图。修调电路通常需要五位修调 单元，图14只是示意性地描述了修调电路中的修调单元与电容之间的位置 关系。并且图14中修调单元与电容不在同一个平面，修调单元是在电容的 上层，进而实现修调单元与电容之间的区域共享，以便减小芯片面积。
综上所述，不同层次上的器件都能够共享区域，特定情况下同一层次 不同深度的器件也可以共享区域，并且可以多层共享，共享层数越多越能 够减少芯片占用面积。
需要说明的是，前文所述集成电路器件之间的区域共享也可以理解成 集成电路器件之间在同一晶圆上的投影相互重叠。这里所述"投影重叠" 并非严格意义上的该集成电路器件每一部分在同一晶圆上投影都重叠，而 是集成电路器件之间在同一晶圓上的投影有重叠区域，或者从整体角度看 集成电路器件之间在同一晶圆上的投影相互重叠，则都认定该集成电路器 件之间相互重叠。举例如前文所述Po I y电阻与Nwe I I电阻分)殳;故置，且Po I y 电阻段处于两个相邻Nwel I电阻段之间位置，则Poly电阻与Nwel I电阻在 同一晶圆上的投影相互重叠。因为虽然从单个电阻段角度来，Poly电阻段 的投影与Nwell电阻段的投影并不重叠；但是Poly电阻、Nwell电阻分別 由若干电阻段组成，因此由多个电阻段組成的Poly电阻投影与由多个电阻 段組成的Nwell电阻投影是相互重叠的，也就是说从整体角度来看Poly电 阻与Nwell电阻在同一晶圆上的投影相互重叠。
显而易见，在不偏离本发明的真实精神和范围的前提下，在此描述的 本发明可以有许多变化。因此，所有对于本领域技术人员来说显而易见的 改变，都应包括在本权利要求书所涵盖的范围之内。本发明所要求保护的 范围仅由所述的权利要求书进行限定。
权利要求
1.一种集成电路，包括同一晶圆上的第一器件和第二器件；所述集成电路具有多个层次；且所述第一器件和第二器件位于所述多个层次中的两层或两层以上，以便该第一器件和第二器件处于不同层次，则该第一器件与第二器件共享区域。
2. 如权利要求1所述的一种集成电路，其特征在于，所述第一器件为 Po I y电阻；所述第二器件为N+电阻、P+电阻、Nwell电阻、Pwell电阻、双极型晶 体管、M0S管中的一个。
3. 如权利要求2所述的一种集成电路，其特征在于，所迷Poly电阻与 所述M0S管的刚0S晶体管源极端相连，以便同样阻值的该剛0S晶体管占 用芯片面积更小。
4. 如权利要求1所述的一种集成电路，其特征在于，所述第一器件为 修调电路或金属电阻，第二器件为电容、Poly电阻、Nwell电阻、M0S管、 双极型晶体管中的一个。
5. 如权利要求1所述的一种集成电路，其特征在于，所述第一器件或 第二器件为Poly电阻、N+电阻、P+电阻、Nwell电阻、Pwell电阻、M0S管 之一且采用电阻段形式或蛇形设计。
6. 如权利要求5所述的一种集成电路，其特征在于，所述Poly电阻、 N+电阻、P+电阻、Nwell电阻、Pwell电阻、M0S管栅才及为电阻段情况下， 该Poly电阻、N+电阻、P+电阻、Nwell电阻、Pwell电阻、M0S管柵才及是分 段且等间距、等宽度、等长度放置。
7. 如权利要求6所述的一种集成电路，其特征在于，所述Poly电阻段 在两个相邻N+电阻段或两个相邻P+电阻段或两个相邻Nwel I电阻段或两个 相邻Pwell电阻段之间放置。
8. 如权利要求7所述的一种集成电路，其特征在于，所述Poly电阻段 在两个相邻N+电阻段或两个相邻P+电阻段或两个相邻Nwel I电阻段或两个 相邻Pwell电阻段之间的正中间放置。
9. 一种集成电路，包括同一晶圓上的第一器件和第二器件； 2所述集成电路具有多个层次；且所述第一器件P型区域或作为P型电阻的第一器件与第二器件N型 区域或作为N型电阻的第二器件处于同一层次不同深度，且该第一器件P 型区域或作为P型电阻的该第一器件的最高电位低于该第二器件N型区域 或作为N型电阻的该第二器件的最低电位，该第一器件与该第二器件共享 区域。
10. 如权利要求9所述的一种集成电路，其特征在于，所述第一器件为 Pwell电阻或P+电阻，所述第二器件为Nwell电阻。
11. 如权利要求9所述的一种集成电路，其特征在于，所述第一器件为 NMOS晶体管，该第一器件P型区域为Pwel I区域；所述第二器件为Nwell 电阻。
12. 如权利要求9所述的一种集成电路，其特征在于，所述第一器件为 Pwel I电阻；所述第二器件为PMOS晶体管，该第二器件的N型区域为Nwel I 区域。
13. 如权利要求9所述的一种集成电路，其特征在于，所述第一器件为 PNP双极型晶体管，该第 一器件P型区域为形成PNP双极型晶体管发射极的 Pwel I区域；所述第二器件为刚OS晶体管，该第二器件N型区域为形成刚OS 晶体管有源区的N+区域。
14. 如权利要求9所述的一种集成电路，其特征在于，所述第一器件为 PMOS晶体管，该第一器件P型区域为形成PMOS晶体管有源区的P+区域； 所述第二器件为NPN双极型晶体管，该第二器件N型区域为形成NPN双极 型晶体管发射极的Nwell区域。
15. —种形成于同一晶圆上的集成电路，包括第一器件和第二器件，所 述第一器件所在区域在所述晶圓上的投影与所述第二器件所在区域在该晶 圆上的投影相互重叠。
16. 如权利要求15所述的一种集成电路，其特征在于，所述第一器件 为Po I y电阻；所述第二器件为N+电阻、P+电阻、Nwell电阻、Pwell电阻、MOS管、 双极型晶体管中的一个。
17. 如权利要求15所述的一种集成电路，其特征在于，所述第一器件为修调电路或金属电阻，第二器件为电容、Poly电阻、Nwel I电阻、M0S管、 双极型晶体管中的一个。
18. 如权利要求15所述的一种集成电路，其特征在于， 所述第一器件和第二器件相互串联。
19. 如权利要求15所述的一种集成电路，其特征在于， 所述第一器件为Pwell电阻或P+电阻，所述第二器件为Nwell电阻，其中所述PweM电阻或P+电阻的最高电位低于所迷Nwel I电阻的最低电位。
20. 如权利要求15所述的一种集成电路，其特征在于，所述第一器件 为剛0S晶体管，所述第二器件为Nwel I电阻，其中所述刚OS晶体管的Pwel I 区域的最高电位低于所述Nwel I电阻的最低电位。
21. 如权利要求15所述的一种集成电路，其特征在于，所述第一器件 为PM0S晶体管；所述第二器件为Pwell电阻，其中所述Pwell电阻的最高 电位低于所述PMOS晶体管的Nwel I区域的最低电位。
22. 如权利要求15所述的一种集成电路，其特征在于，所述第一器件 为PNP双极型晶体管，该PNP双极型晶体管发射极为Pwel I区域；所述第 二器件为刚0S晶体管，该,OS晶体管有源区为N+区域；其中所述Pwel I 区域的最高电位低于所述N+区域的最低电位。
23. 如权利要求15所述的一种集成电路，其特征在于，所述第一器件 为PM0S晶体管，该PM0S晶体管有源区为P+区域；所述第二器件为NPN双 极型晶体管，该NPN双极型晶体管发射极为Nwel I区域；其中所述P+区域 最高电位低于所述Nwel I区域最低电位。
全文摘要
本发明涉及三维集成电路，尤其涉及平面工艺的三维集成电路。本发明充分利用了各种不同类别器件在空间层次上可以重叠的特性。通过不同层次器件共享区域，以及特定条件下同一层次不同深度器件共享区域，该特定条件是其中一个器件P型区域或P型电阻最高电位低于另一个器件N型区域或N型电阻最低电位，进而实现同一片晶圆上的三维集成电路。本发明大大节省了芯片面积，降低了芯片成本，特别适用于各种模拟电路中。
文档编号H01L27/00GK101635298SQ200910086878
公开日2010年1月27日 申请日期2009年6月10日 优先权日2009年6月10日
发明者航 尹, 钊 王, 田文博 申请人:北京中星微电子有限公司