沟渠式金氧半导体组件的制作方法

文档序号:6934304阅读:83来源:国知局
专利名称:沟渠式金氧半导体组件的制作方法
技术领域
本发明涉及一种沟渠式金氧半导体组件的制作方法,尤其是一种具有高组件密度 的沟渠式金氧半导体组件的制作方法。
背景技术
金氧半导体组件依据其电流走向的不同,可区分为平面式(planar)与垂直式 (vertical)两种。在平面式金氧半导体组件中,源极与汲极设置于半导体底材的同一个平 面上,以产生水平方向的导通电流。相比之下,垂直式金氧半导体组件的源极与汲极则是分 别设置于半导体底材的上表面与下表面,以产生垂直方向的导通电流。对于水平式金氧半导体组件而言,其耐压取决于源极与汲极间的通道宽度。相比 之下,垂直式金氧半导体组件的耐压则是取决于半导体底材的掺杂浓度。因此,水平式金氧 半导体组件往往会在半导体底材上占据较大的面积,而不利于组件密度的提高。在垂直式 金氧半导体组件中,依据其闸极设置的不同,又可区分为水平式闸极与沟渠式闸极等不同 类型。其中,沟渠式闸极金氧半导体组件将闸极设置于半导体底材表面的沟渠内,以缩小闸 极在半导体底材表面所占据的面积,尤其有利于提高组件密度。图1为一典型沟渠式闸极金氧半导体组件的示意图。如图中所示,此沟渠式闸极 金氧半导体组件形成于一半导体底材10上。此半导体底材由一半导体基板12与一磊晶层 14所构成。闸极20设置于一沟渠内,并且通过一闸极氧化层22与磊晶层14分隔。井区 30位于闸极20的两侧。源极区40设置于井区30内。源极金属层60连接至源极区40,并 通过一重掺杂区32连接至井区30。为了分隔源极金属层60与闸极20,在闸极20上具有一层间介电层50。此层间介 电层50覆盖位于沟渠内的闸极20,并具有接触窗暴露井区30与源极区40。源极金属层60 则是通过层间介电层50的接触窗连接至井区30与源极区40。此沟渠式闸极金氧半导体组件的制作至少需要使用三道光罩,通过微影工艺,分 别定义出闸极20、源极区40、以及层间介电层50的位置。每一道光罩的对准过程,都可能 产生误差。为了解决此对准误差,位于闸极20上方的层间介电层50的宽度必须大于闸极 20的宽度,以提供足够的余裕确保源极金属层60与闸极20相连。同时,源极区40也必须 具有足够的宽度,以防止源极区40被层间介电层50完全覆盖而无法与源极金属层60相连 接。如上述,金氧半导体组件的尺寸除了受限于微影工艺的最小线宽外,还受限于各 个光罩的对准过程所产生的对准误差。举例来说,假设微影工艺的最小线宽L为0. 5微米, 对准误差el,e2范围为0. 1微米。在此情况下,层间介电层50的宽度必须将0. 1微米的对 准误差el估算在内,并且源极区40的宽度也必须将0. 1微米的对准误差e2估算在内。也 就是说,此金氧半导体组件必须预留至少0. 4微米的宽度来因应对准误差。因此在现有的半导体工艺技术的限制下,如何克服缩小金氧半导体组件的尺寸, 以提高组件密度,是本技术领域一个重要的课题。

发明内容
本发明所要解决的技术问题是利用既有的半导体工艺技术,缩小金氧半导体组件 的尺寸,以提高组件密度,降低生产成本。为了实现上述目的,本发明提供了一种沟渠式金氧半导体组件的制作方法,包括 下列步骤(a)提供一半导体底材;(b)形成一闸极沟渠于该半导体底材内,此闸极沟渠由 半导体底材的一上表面向下延伸;(C)形成一闸极于闸极沟渠内;(d)形成一介电结构于 闸极上方,此介电结构突出半导体底材的上表面;(e)形成一井区于半导体底材的上部分; (f)形成一源极区于井区内,并且邻接于闸极;(g)全面沉积一介电层于半导体底材上,其 中,位于该介电结构侧壁的该第一介电层大致遮蔽该源极区;(h)以介电结构与位于介电 结构侧壁的该第一介电层为屏蔽,以离子植入方式形成一重掺杂区于井区内;(i)去除至 少部分的该第一介电层,以裸露源极区与重掺杂区;以及(j)制作一源极金属层连接该源 极区与该重掺杂区。上述的沟渠式金氧半导体组件的制作方法,其中,形成该闸极沟渠于该半导体底 材的步骤包括形成一图案层于该半导体底材的该上表面;制作一第一侧壁结构于该图案层的至少一开口的侧边;以及通过该图案层与该第一侧壁结构蚀刻该半导体底材,以形成该闸极沟渠。上述的沟渠式金氧半导体组件的制作方法,其中,所述第一介电层为一低温氧化层。上述的沟渠式金氧半导体组件的制作方法,其中,所述介电结构延伸至该闸极沟 渠内部。上述的沟渠式金氧半导体组件的制作方法,其中,所述通过该图案层与该第一侧 壁结构蚀刻该半导体底材以形成该间极沟渠的步骤后,还包括制作一第二侧壁结构至少覆盖该闸极沟渠的侧边;以及通过该图案层、该第一侧壁结构与该第二侧壁结构,蚀刻该半导体底材以形成一 凹槽于该闸极沟渠的下方。上述的沟渠式金氧半导体组件的制作方法,其中,在制作该第二侧壁结构之前,还 包括形成一第二掺杂区于该闸极沟渠的底部;其中,形成于该闸极沟渠下方的该凹槽将该第二掺杂区分成两部分。上述的沟渠式金氧半导体组件的制作方法,其中,形成该闸极的步骤包括以该第二侧壁结构为屏蔽,形成一厚介电层于该凹槽的内侧表面;移除该第二侧壁结构;形成一闸极介电层于该闸极沟渠的内侧表面;以及形成一多晶硅结构于该闸极沟渠内。上述的沟渠式金氧半导体组件的制作方法,其中,所述厚介电层以湿氧化方式形 成于该凹槽的内侧表面。上述的沟渠式金氧半导体组件的制作方法,其中,所述介电结构的宽度约等于该
6闸极沟渠的宽度。上述的沟渠式金氧半导体组件的制作方法,其中,形成该源极区的步骤包括形成一第一掺杂区于该井区的上部分;全面沉积一第二介电层于该半导体底材上;以及以该介电结构与位于该介电结构侧壁的该第二介电层为屏蔽,去除部分的该第一 掺杂区,以形成一源极区邻接于该闸极沟渠,并且裸露位于该第一掺杂区下方的该井区;其中,该第一介电层位于该第二介电层上。上述的沟渠式金氧半导体组件的制作方法,其中,所述第二介电层为一低温氧化层。上述的沟渠式金氧半导体组件的制作方法,其中,形成该闸极沟渠于该半导体底 材的步骤包括形成一图案层于该半导体底材的上表面;通过该图案层以形成一凹陷于该半导体底材的表面区域;制作一侧壁结构至少覆盖该凹陷的侧边;以及通过该图案层与该第一侧壁结构,蚀刻该半导体底材以形成该闸极沟渠于该凹陷 下方。上述的沟渠式金氧半导体组件的制作方法,其中,形成该介电结构突出该半导体 底材的步骤包括填入介电材料于该凹陷内以形成该介电结构;以及以选择性蚀刻方式,移除该半导体底材的该表面区域,以使该介电结构突出该半 导体底材;其中,所述介电结构的宽度略大于该闸极沟渠的宽度。上述的沟渠式金氧半导体组件的制作方法,其中,形成该井区与该源极区的步骤 早于制作该介电结构的步骤但晚于形成该闸极的步骤,形成该源极区的步骤包括移除该侧壁结构;以及以离子植入方式形成该源极区于该凹陷的底部。为了更好地实现上述目的,本发明还提供了一种沟渠式金氧半导体组件的制作方 法,包括下列步骤(a)提供一半导体底材;(b)形成一闸极沟渠于半导体底材内,此闸极沟 渠由半导体底材的一上表面向下延伸;(c)形成一闸极于闸极沟渠内;(d)形成一介电结构 于闸极上方,此介电结构突出半导体底材的上表面,并且,该介电结构的宽度约等于该闸极 沟渠的宽度;(e)形成一井区于半导体底材的上部分;(f)形成一第一掺杂区于井区的上部 分;(g)全面沉积一介电层于半导体底材上;(h)以介电结构与位于介电结构侧壁的第一介 电层为屏蔽,去除部分的第一掺杂区,以形成一源极区邻接于闸极沟渠,并且裸露位于第一 掺杂区下方的井区;(i)形成一重掺杂区于井区内;(j)去除至少部分的介电层,以裸露源 极区与重掺杂区;以及(k)制作一源极金属层连接源极区与重掺杂区。上述的沟渠式金氧半导体组件的制作方法,其中,形成该闸极沟渠于该半导体底 材的步骤包括形成一图案层于该半导体底材的该上表面;制作一第一侧壁结构于该图案层的至少一开口的侧边;以及
通过该图案层与该第一侧壁结构蚀刻该半导体底材,以形成该闸极沟渠。上述的沟渠式金氧半导体组件的制作方法,其中,通过该图案层与该第一侧壁结 构蚀刻该半导体底材以形成该间极沟渠的步骤后,还包括制作一第二侧壁结构至少覆盖该闸极沟渠的侧边;以及通过该图案层、该第一侧壁结构与该第二侧壁结构,蚀刻该半导体底材以形成一 凹槽于该闸极沟渠的下方。上述的沟渠式金氧半导体组件的制作方法,其中,在制作该第二侧壁结构之前,还 包括形成一第二掺杂区于该闸极沟渠的底部;其中,形成于该闸极沟渠下方的该凹槽将该第二掺杂区分成两部分。上述的沟渠式金氧半导体组件的制作方法,其中,形成该闸极的步骤包括以该第二侧壁结构为屏蔽,形成一厚介电层于该凹槽的内侧表面;移除该第二侧壁结构;形成一闸极介电层于该闸极沟渠的内侧表面;以及形成一多晶硅结构于该闸极沟渠内。上述的沟渠式金氧半导体组件的制作方法,其中,形成该重掺杂区的步骤包括全面沉积一第二介电层于该半导体底材上,该第二介电层位于该第一介电层上, 以完全遮蔽该源极区;以及以该介电结构与位于该介电结构侧壁的该第二介电层为屏蔽,形成该重掺杂区于 该井区内。本发明的技术效果在于本发明的实施例所提供的制作方法仅需要一个光罩定义 闸极沟渠的位置,至于源极区的位置以及介电结构间的接触窗的位置,则可利用介电层定 义出来。因而可以减少光罩的使用以降低制作成本,同时,还可以排除各道光罩的对准过程 所产生的对准误差所造成的影响,而有助于组件尺寸的缩减。此外,本发明的实施例所提供 的制作方法利用制作于图案层的开口侧边的侧壁结构,定义闸极沟渠于半导体底材中,使 闸极沟渠的宽度缩小到小于图案层的开口的宽度。因此,本发明所形成的闸极沟渠的宽度 并不受限于图案层的开口尺寸,而可缩小到微影工艺的最小线宽以下。以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。


图1 一典型沟渠式金氧半导体组件的剖面示意图;图2A至图2L本发明沟渠式金氧半导体组件的制作方法的第一实施例;图3A至图3E本发明沟渠式金氧半导体组件的制作方法的第二实施例;图4A至图4B本发明沟渠式金氧半导体组件的制作方法的第三实施例;图5A至图51本发明沟渠式金氧半导体组件的制作方法的第四实施例。其中,附图标记半导体底材10半导体基板12磊晶层14
8
闸极 20闸极氧化层22井区 30源极区40源极金属层60重掺杂区32层间介电层50最小线宽L对准误差el,e2半导体底材110,210,310,410基板112,212,312,414磊晶层114,214,314,414图案层 120,220,420开口122,222,422保护层130,430侧壁结构132,232,234,432闸极沟渠 140,240,440牺牲氧化层SAC凹槽 242凹陷 431厚介电层251闸极氧化层 152,252,352,452多晶硅结构154,254,354,454闸极 150介电结构160,160,,160”,260,360,,460,460,井区170,370,470第一掺杂区180第二掺杂区245重掺杂区245a第一介电层162第二介电层164介电层464源极区182,382,482掺杂区484重掺杂区172,372,472源极金属层190,390,490
具体实施例方式下面结合附图对本发明的结构原理和工作原理作具体的描述
本发明提供一种沟渠式金氧半导体组件的制作方法。此制作方法在图案层的开口 的侧边制作侧壁结构,以缩小闸极沟渠的宽度。并且直接填入介电材料于图案层的开口中, 以形成介电结构自对准于闸极上方。同时,本发明通过介电层的制作,扩大位于闸极上方的 介电结构宽度,以在闸极沟渠的侧边定义出源极区的位置。此外,本发明也通过介电层的制 作,扩大位于闸极与源极区上方的介电结构的宽度,以定义一重掺杂区于井区内。图2A至图2L为本发明沟渠式金氧半导体组件的制作方法的第一实施例。如图 2A所示,首先,提供一半导体底材110。此半导体底材110包括一基板112与一形成于基板 112上的磊晶层114。随后,形成一图案层120于半导体底材110的上表面。然后,在图案 层120中形成多个开口 122,以定义闸极沟渠的位置。举例来说,此图案层120可以是一氮 化硅层。接下来,如图2B所示,沿着图案层120的表面起伏,沉积一保护层130。然后,如图 2C所示,以非等向性蚀刻方式去除位于图案层120的上表面与位于开口 122的底面的部分 保护层130,以形成一侧壁结构132于开口 122的侧边。接下来,通过图案层120与侧壁结 构132蚀刻半导体底材110,以形成闸极沟渠140。此闸极沟渠140由半导体底材110的上 表面向下延伸。随后,如图2D所示,形成一闸极氧化层152于闸极沟渠140的内壁。然后,如图2E 所示,形成一多晶硅结构154于闸极沟渠140内。此闸极氧化层152与多晶硅结构154构 成此金氧半导体组件的闸极150。接下来,如图2F所示,在图案层120的开口 122中填入介 电材料,例如氧化硅材料,以形成一介电结构160于闸极150上方。此介电结构160向下延 伸至闸极沟渠140内,并且突出于半导体底材110的上表面。在此步骤中,开口 122的侧边 覆盖有侧壁结构132,介电结构160则是形成于侧壁结构132所定义出来的空间内。因此, 形成于闸极150上方的介电结构160的宽度会约略等于闸极沟渠140的宽度。接下来,如图2G所示,去除位于半导体底材110上方的图案层120与侧壁结构 132。然后,以离子植入方式植入掺杂物于磊晶层114中,以构成一井区170于半导体底材 110的上部分。此井区170的导电性与磊晶层114的导电性相反。随后,再以离子植入方式 形成一第一掺杂区180于井区170的上部分。此第一掺杂区180用以构成此金氧半导体组 件的源极,其导电性与井区170的导电性相反。接下来,如图2H所示,全面沉积一第一介电层162于半导体底材110,沿着半导体 底材110与介电结构160的表面起伏延伸。此第一介电层162可以是一低温氧化(LTO)层。 随后,如图21所示,直接蚀刻第一介电层162。此蚀刻步骤利用介电结构160与位于介电 结构160侧壁的第一介电层162为屏蔽,去除部分的第一掺杂区180以裸露位于其下方的 井区170,同时形成一源极区182邻接于闸极沟渠140。此源极区182大致对应于介电结构 160侧壁的第一介电层162的下方,因此,其范围会受到第一介电层162的厚度影响。就一 较佳实施例而言,此蚀刻步骤可先以非等向性蚀刻的方式去除位于井区170上方的部分第 一介电层162以暴露第一掺杂区180。经此非等向性蚀刻工艺后所形成的介电结构160’的 宽度大于原本的介电结构160的宽度。随后,再以选择性蚀刻或非等向性蚀刻的方式,去除 裸露于外的第一掺杂区180,以使第一掺杂区180下方的井区170裸露。接下来,如图2J所示,全面沉积一第二介电层164于半导体底材110上,沿着半导 体底材110与介电结构160’的表面起伏延伸,以定义出井区170与源极金属层之间的接触 窗。此第二介电层164也可以是一低温氧化层。随后,以介电结构160’与位于介电结构160’侧壁的部分第二介电层164为屏蔽,以离子植入方式形成一重掺杂区172于井区170 内且邻接于源极区182。此重掺杂区172的导电性与井区170的导电性相同。然后,如图2K所示,直接蚀刻第二介电层164。此蚀刻步骤至少去除位于源极区 182与重掺杂区172上的部分第二介电层164,以裸露源极区182与重掺杂区172,并形成一 个新的介电结构160”。就一较佳实施例而言,此介电结构160”的宽度最好是小于介电结构 160’的宽度,以确保源极区182裸露于外。最后,如图2L所示,制作一源极金属层190覆盖 半导体底材110与介电结构160”。此源极金属层190连接至源极区182与重掺杂区172。如前述,在本实施例中,仅需要一个光罩以定义闸极沟渠140的位置。至于源极区 182的位置以及介电结构160’间的接触窗的位置,则是利用第一介电层162与第二介电层 164定义出来。因此,本实施例的制作方法可以减少光罩的使用以降低制作成本,同时,还可 以有效排除各道光罩的对准过程所产生的对准误差所造成的影响,而有助于组件尺寸的缩 减。此外,本实施例的闸极沟渠140通过制作在图案层120的开口 122侧边的侧壁结构132 形成于半导体底材110中。此闸极沟渠140的宽度小于图案层120的开口 122的宽度。因 此,本发明所形成的闸极沟渠140的宽度并不受限于图案层120的开口尺寸,而可缩小到微 影工艺的最小线宽以下。图3A至图3E为本发明沟渠式金氧半导体组件的制作方法的第二实施例。其中, 图3A的步骤承接第一实施例的图2C,图3E以后的步骤则是与第一实施例的图2G以后的步 骤大致相同。以下仅就本实施例与第一实施例的差异处进行说明。如图3A所示,在形成间极沟渠240之后,先形成一牺牲氧化层SAC覆盖间极沟渠 240的内壁,然后,以离子植入方式形成一第二掺杂区245于闸极沟渠240的底部。此第二 掺杂区245与磊晶层214的导电性相同,但具有较高的掺杂浓度。接下来,如图3B所示,去 除牺牲氧化层SAC,并制作另一个侧壁结构234于闸极沟渠240的侧边。此侧壁结构234至 少完全覆盖闸极沟渠240的侧边。而在本实施例中,此侧壁结构234向上延伸至位于开口 222内的另一个侧壁结构232。随后,通过图案层220以及侧壁结构232与234,蚀刻半导体 底材210以形成一凹槽242于闸极沟渠240的下方。此凹槽242贯穿第二掺杂区245而将 第二掺杂区245区分成两部分245a。接下来,如图3C所示,以侧壁结构234为屏蔽,形成一厚介电层251于凹槽242的 内侧表面。举例来说,此厚介电层251可采用湿氧化方式制作,例如采用LOCOS工艺。随 后,如图3D所示,移除侧壁结构234,并且形成一闸极介电层252于该闸极沟渠240的内侧 表面。然后,形成一多晶硅结构254于闸极沟渠240内,以完成此金氧半导体组件的闸极。 接下来,如图3E所示,在图案层220的开口中填入介电材料以形成一介电结构260于多晶 硅结构254的上方。然后去除位于半导体底材210上的图案层220与侧壁结构232。相较于第一实施例,本实施例的闸极的底部具有厚介电层251,以降低闸极与汲极 间的电容Cgd并改善切换损失。同时,本实施例在闸极下方的凹槽242的两侧分别形成有 一重掺杂区245a。此重掺杂区245a可避免井区过度扩张覆盖间极沟渠240的底部而导致 组件失效。图4A至图4B为本发明沟渠式金氧半导体组件的制作方法的第三实施例。其中, 图4A的步骤承接第一实施例的图21的步骤。以下仅就本实施例与第一实施例的差异处进 行说明。
11
如图4A所示,在形成源极区382之后,直接以介电结构360’(对应于图21的介 电结构160’)为屏蔽,植入掺杂物于井区370的上部分以形成一重掺杂区372。然后,如图 4B所示,制作一源极金属层390覆盖半导体底材310与介电结构360,。此源极金属层390 连接源极区382与重掺杂区372。相较于第一实施例,本实施例直接利用定义源极区382的 介电结构360’来定义重掺杂区372的位置,而省略了第二介电层164的制作以及相应的蚀 刻步骤。图5A至图51为本发明沟渠式金氧半导体组件的制作方法的第四实施例。如图5A 所示,首先,提供一半导体底材410。此半导体底材410包括一基板412与一形成于基板上 的磊晶层414。随后,形成一图案层420于半导体底材410的上表面。此图案层420具有多 个开口 422以定义闸极沟渠的位置。接下来,通过此图案层420以形成一凹陷431于半导 体底材410的表面区域。随后,沿着图案层420与半导体底材410的表面起伏,沉积一保护 层 430。接下来,如图5B所示,以非等向性蚀刻去除位于图案层420上表面与位于凹陷431 的底面的部分保护层430,以形成一侧壁结构432至少覆盖凹陷431的侧边。然后,通过图 案层420与侧壁结构432,蚀刻半导体底材410以形成闸极沟渠440于凹陷431下方。前述 形成于半导体底材410的表面区域的凹陷431用以定义覆盖闸极沟渠的介电结构。接下来,如图5C所示,形成一闸极氧化层452于闸极沟渠440的内壁。然后,如图 5D所示,形成一多晶硅结构454于闸极沟渠440内。随后,移除图案层420与侧壁结构432, 以暴露凹陷431的底面以及磊晶层414的上表面。接下来,如图5E所示,以离子植入方式植入掺杂物于磊晶层414中,以构成一井区 470于半导体底材410的上部分。此井区470的导电性与磊晶层414的导电性相反。接下 来,以离子植入方式于凹陷431底部对应于闸极的两侧,分别形成一源极区482。此源极区 482的导电性与井区470相反。此离子植入步骤同时会在半导体底材410的表面形成一掺 杂区484。随后,如图5F所示,在凹陷431内填入介电材料,例如氧化硅材料,以形成一介电 结构460于多晶硅结构454上方。此介电结构460的宽度大于闸极沟渠440的宽度。接下 来,如图5G所示,以选择性蚀刻方式,移除半导体底材410的表面区域,使介电结构460突 出半导体底材,并且完全去除位于井区470表面的掺杂区484。此介电结构460遮蔽至少部 分的源极区482,以防止源极区482在此蚀刻步骤中被完全去除。另一方面,就一较佳实施 例而言,此蚀刻步骤的蚀刻深度最好是达到约略等于介电结构460的厚度,以使源极区482 裸露于外。接下来,如图5H所示,全面沉积一介电层464于半导体底材410上。此介电层464 沿着半导体底材410与介电结构460的表面起伏延伸。其中,覆盖于介电结构460侧壁的介 电层464用以遮蔽位于其下方的源极区482,以免源极区482的电性受到后续离子植入步骤 的影响。随后,以介电结构460与位于介电结构460侧壁的介电层464为屏蔽,以离子植入 方式形成一重掺杂区472于井区470内。此重掺杂区472的导电性与井区470的导电性相 同。接下来,如图51所示,直接蚀刻介电层464。此蚀刻步骤去除至少部分的介电层464, 构成一个新的介电结构460’,以裸露源极区482与重掺杂区472。最后,制作一源极金属层 490覆盖半导体底材410与介电结构460,。此源极金属层490连接源极区482与重掺杂区
12472。相较于第一实施例,本实施例的介电结构460形成于半导体底材410的凹陷431 内,源极区482则是直接利用形成于凹陷431内的侧壁结构432定义于闸极沟渠440的两 侧。因此,省略了第一实施例中的第一介电层162的制作以及相应的蚀刻步骤。当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟 悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变 形都应属于本发明所附的权利要求的保护范围。
1权利要求
一种沟渠式金氧半导体组件的制作方法,其特征在于,包括提供一半导体底材;形成一闸极沟渠于该半导体底材内,该闸极沟渠由该半导体底材的一上表面向下延伸;形成一闸极于该闸极沟渠内;形成一介电结构于该闸极上方,该介电结构突出该半导体底材的该上表面;形成一井区于该半导体底材的上部分;形成一源极区于该井区内,并且邻接于该闸极;全面沉积一第一介电层于该半导体底材上,其中,位于该介电结构侧壁的该第一介电层大致遮蔽该源极区;以该介电结构与位于该介电结构侧壁的该第一介电层为屏蔽,以离子植入方式形成一重掺杂区于该井区内;去除至少部分该第一介电层,以裸露该源极区与该重掺杂区;以及制作一源极金属层连接该源极区与该重掺杂区。
2.如权利要求1所述的沟渠式金氧半导体组件的制作方法,其特征在于,形成该闸极 沟渠于该半导体底材的步骤包括形成一图案层于该半导体底材的该上表面;制作一第一侧壁结构于该图案层的至少一开口的侧边;以及通过该图案层与该第一侧壁结构蚀刻该半导体底材,以形成该间极沟渠。
3.如权利要求1所述的沟渠式金氧半导体组件的制作方法,其特征在于,所述第一介 电层为一低温氧化层。
4.如权利要求1所述的沟渠式金氧半导体组件的制作方法,其特征在于,所述介电结 构延伸至该闸极沟渠内部。
5.如权利要求2所述的沟渠式金氧半导体组件的制作方法,其特征在于,所述通过该 图案层与该第一侧壁结构蚀刻该半导体底材以形成该间极沟渠的步骤后,还包括制作一第二侧壁结构至少覆盖该闸极沟渠的侧边;以及通过该图案层、该第一侧壁结构与该第二侧壁结构,蚀刻该半导体底材以形成一凹槽 于该闸极沟渠的下方。
6.如权利要求5所述的沟渠式金氧半导体组件的制作方法,其特征在于,在制作该第 二侧壁结构之前,还包括形成一第二掺杂区于该间极沟渠的底部;其中,形成于该间极沟渠下方的该凹槽将该第二掺杂区分成两部分。
7.如权利要求5所述的沟渠式金氧半导体组件的制作方法,其特征在于,形成该闸极 的步骤包括以该第二侧壁结构为屏蔽,形成一厚介电层于该凹槽的内侧表面; 移除该第二侧壁结构;形成一闸极介电层于该闸极沟渠的内侧表面;以及 形成一多晶硅结构于该闸极沟渠内。
8.如权利要求6所述的沟渠式金氧半导体组件的制作方法,其特征在于,所述厚介电层以湿氧化方式形成于该凹槽的内侧表面。
9.如权利要求1所述的沟渠式金氧半导体组件的制作方法,其特征在于,所述介电结 构的宽度约等于该闸极沟渠的宽度。
10.如权利要求2所述的沟渠式金氧半导体组件的制作方法,其特征在于,形成该源极 区的步骤包括形成一第一掺杂区于该井区的上部分; 全面沉积一第二介电层于该半导体底材上;以及以该介电结构与位于该介电结构侧壁的该第二介电层为屏蔽,去除部分的该第一掺杂 区,以形成一源极区邻接于该闸极沟渠,并且裸露位于该第一掺杂区下方的该井区; 其中,该第一介电层位于该第二介电层上。
11.如权利要求10所述的沟渠式金氧半导体组件的制作方法,其特征在于,所述第二 介电层为一低温氧化层。
12.如权利要求1所述的沟渠式金氧半导体组件的制作方法,其特征在于,形成该闸极 沟渠于该半导体底材的步骤包括形成一图案层于该半导体底材的上表面;通过该图案层以形成一凹陷于该半导体底材的表面区域;制作一侧壁结构至少覆盖该凹陷的侧边;以及通过该图案层与该第一侧壁结构,蚀刻该半导体底材以形成该间极沟渠于该凹陷下方。
13.如权利要求12所述的沟渠式金氧半导体组件的制作方法,其特征在于,形成该介 电结构突出该半导体底材的步骤包括填入介电材料于该凹陷内以形成该介电结构;以及以选择性蚀刻方式,移除该半导体底材的该表面区域,以使该介电结构突出该半导体 底材;其中,该介电结构的宽度略大于该闸极沟渠的宽度。
14.如权利要求13所述的沟渠式金氧半导体组件的制作方法,其特征在于,形成该井 区与该源极区的步骤早于制作该介电结构的步骤但晚于形成该闸极的步骤,形成该源极区 的步骤包括移除该侧壁结构;以及以离子植入方式形成该源极区于该凹陷的底部。
15.一种沟渠式金氧半导体组件的制作方法,其特征在于,包括 提供一半导体底材;形成一间极沟渠于该半导体底材内,该间极沟渠由该半导体底材的一上表面向下延伸;形成一闸极于该闸极沟渠内;形成一介电结构于该闸极上方,该介电结构突出该半导体底材的该上表面,并且,该介 电结构的宽度约等于该闸极沟渠的宽度; 形成一井区于该半导体底材的上部分; 形成一第一掺杂区于该井区的上部分;全面沉积一第一介电层于该半导体底材上;以该介电结构与位于该介电结构侧壁的该第一介电层为屏蔽,去除部分的该第一掺杂 区,以形成一源极区邻接于该闸极沟渠,并且裸露位于该第一掺杂区下方的该井区; 形成一重掺杂区于该井区内;去除至少部分该第一介电层,以裸露该源极区与该重掺杂区;以及 制作一源极金属层连接该源极区与该重掺杂区。
16.如权利要求15所述的沟渠式金氧半导体组件的制作方法,其特征在于,形成该闸 极沟渠于该半导体底材的步骤包括形成一图案层于该半导体底材的该上表面;制作一第一侧壁结构于该图案层的至少一开口的侧边;以及通过该图案层与该第一侧壁结构蚀刻该半导体底材,以形成该间极沟渠。
17.如权利要求16所述的沟渠式金氧半导体组件的制作方法,其特征在于,通过该图 案层与该第一侧壁结构蚀刻该半导体底材以形成该间极沟渠的步骤后,还包括制作一第二侧壁结构至少覆盖该闸极沟渠的侧边;以及通过该图案层、该第一侧壁结构与该第二侧壁结构,蚀刻该半导体底材以形成一凹槽 于该闸极沟渠的下方。
18.如权利要求17所述的沟渠式金氧半导体组件的制作方法,其特征在于,在制作该 第二侧壁结构之前,还包括形成一第二掺杂区于该间极沟渠的底部;其中,形成于该间极沟渠下方的该凹槽将该第二掺杂区分成两部分。
19.如权利要求17所述的沟渠式金氧半导体组件的制作方法,其特征在于,形成该闸 极的步骤包括以该第二侧壁结构为屏蔽,形成一厚介电层于该凹槽的内侧表面; 移除该第二侧壁结构;形成一闸极介电层于该闸极沟渠的内侧表面;以及 形成一多晶硅结构于该闸极沟渠内。
20.如权利要求15所述的沟渠式金氧半导体组件的制作方法,其特征在于,形成该重 掺杂区的步骤包括全面沉积一第二介电层于该半导体底材上,该第二介电层位于该第一介电层上,以完 全遮蔽该源极区;以及以该介电结构与位于该介电结构侧壁的该第二介电层为屏蔽,形成该重掺杂区于该井 区内。
全文摘要
一种沟渠式金氧半导体组件的制作方法。首先,形成一图案层于一半导体底材上。随后,在图案层的开口的侧边制作一侧壁结构,以形成闸极沟渠于半导体底材内。接下来,填入介电材料于图案层的开口内,以形成介电结构于闸极上方。在去除图案层与侧壁结构后,形成一介电层覆盖介电结构,并利用位于介电结构侧边的介电层定义源极区于闸极沟渠的侧边。形成源极区之后,形成一介电层覆盖介电结构,并利用位于介电结构侧边的介电层定义重掺杂区于源极区的旁边。本发明的沟渠式金氧半导体组件的制作方法可缩小金氧半导体组件的尺寸,提高组件密度,降低生产成本。
文档编号H01L21/336GK101908488SQ20091014062
公开日2010年12月8日 申请日期2009年6月8日 优先权日2009年6月8日
发明者涂高维, 黄彦智 申请人:尼克森微电子股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1