专利名称：扩散区的形成方法
技术领域：
本发明涉及半导体工艺领域，特别涉及一种半导体器件中扩散区的形成方法。
背景技术：
在目前的半导体工艺中，经常需要形成各种类型的扩散区，例如源区、漏区、 阱、埋层等。对于RAM(随机存取存储器)器件而言，在目前的130nm工艺中，字线 (wordline)通常是由半导体衬底中的N型埋层充当。所谓N型埋层，是通过向半导体衬 底进行N型掺杂来实现的，其作用是为了减小掺杂区的体电阻。从技术上来说，对半导体衬底掺杂主要通过离子注入掺杂。离子注入掺杂是将 电离的杂质离子经电场加速后轰击到衬底表面并进入衬底内部，它可以通过测量离子流 严格控制剂量，从而控制掺杂浓度和深度。尽管离子注入技术在掺杂工艺中有重要的地 位，但其也存在一些缺点首先，在高能离子进入半导体衬底后，会和晶格原子发生碰 撞，使许多晶格原子发生位移，造成晶格的损伤；其次，注入倾斜角的存在使得在沟槽 结构处离子注入量不均勻；再次，由于注入离子的能量处于一定的区间，难以实现过浅 或过深的注入；另外，离子注入机的生产为单片式，产能受到限制；再者，离子注入机 的价格昂贵，增加了生产成本。现有的扩散区形成方法中，以N型埋层为例，参见图la 图le，主要包括以下 工艺步骤参照图la，准备轻掺杂的P型硅作为半导体衬底100，在此选用电阻率为8 11.5Q cm的衬底；对所述半导体衬底100进行清洗；参照图lb，在所述半导体衬底 100上形成一层预掺杂层110，采用的方式为炉管热氧化，厚度为110A,热氧化后形成半 导体衬底100’ ；参照图lc，图形化预掺杂层110，通过光刻工艺定义埋层区区域，然后 刻蚀该区域的预掺杂层110，形成预掺杂层图形110’，作为后续离子注入的掩膜；参照 图ld，以预掺杂层图形110’为掩膜进行N型离子注入，离子类型有磷、砷、锑等，在 此选用砷，注入能量为75keV，剂量为1.8E15/cm2 ；参照图le，通过退火激活杂质并推 进扩散形成N型埋层120，在N型埋层120形成后，湿法刻蚀预掺杂层图形110’ ；在此 之后，需要在所述半导体衬底100’上形成一层轻掺杂P型外延层(未示出)，半导体器 件主要形成于该外延层上。由于外延层薄膜质量优劣对器件性能有较大影响，因此对N型埋层的晶格结构 要求较高。在进行离子注入掺杂的情况下，尽管有退火推进步骤来消除晶格损伤，并激 活注入的杂质离子，但从实际效果看，注入造成的晶格损伤无法完全消除，因而对外延 层的质量会造成负面影响。基于上述内容，在扩散区形成过程，例如上述的RAM器件的N型埋层形成过程 中，对于半导体衬底晶格损伤的修复及避免是一个重要的问题。公开号为20080258220 的美国专利申请公开了一种通过原位或异地进行热处理(即退火)的方法避免或减轻由 离子注入引起的硅衬底无定形化或晶格弛豫等副作用。又如，公开号为20080057684的 美国专利申请也通过增加一次时间为数分钟至数小时的高温退火工艺来消除硅衬底的缺陷。这些方法都通过后续补救措施来修复由于离子注入引起的表面缺陷，未能从根本上 防止注入损伤的产生。因此，对于半导体器件扩散区的形成，需要开发一种能够有效地防止注入损伤 产生的方法。
发明内容
本发明解决的问题是提供一种形成扩散区的方法，能有效减轻扩散区的表面损 伤。为解决上述问题，本发明提供一种扩散区的形成方法，包括在半导体衬底表 面形成预掺杂层，所述预掺杂层内具有掺杂离子；在所述预掺杂层上形成保护层；对所 述半导体衬底进行退火，使所述预掺杂层内的掺杂离子扩散入所述半导体衬底内。所述预掺杂层内的掺杂离子在形成预掺杂层时掺入。形成所述预掺杂层及对所述半导体衬底进行退火的次数为1 3次。所述预掺杂层内的掺杂离子为砷，形成所述预掺杂层的反应物为正硅酸乙酯， 所述预掺杂层内的杂质来源为三乙基砷酸酯。所述退火方式为炉管方式或快速热退火方式。所述退火的温度为1050 1150°C。采用炉管方式退火的时间为10 60分钟。采用快速热退火方式退火的时间为10 180秒。所述预掺杂层内的掺杂离子为通过离子注入形成。所述保护层和预掺杂层为氧化硅、氮化硅或氮氧化硅。与现有技术相比，上述方案具有以下优点通过炉管热扩散工艺替代原离子注 入进行扩散区的掺杂，避免了离子轰击对半导体衬底表面所造成的损伤，使扩散区中杂 质离子分布更为均勻，改善了晶格结构，有利于后续工艺的进行。在此过程中，对工 艺流程略有调整，但复杂性没有明显增加，生产成本无明显提高，对提高产能有一定帮 助。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其他目 的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。附图的绘 制并未刻意按照实际比例，重点在于示出本发明的主旨。在附图中，为清楚明了，部分 层和区域被加以放大。图la至图le是现有技术形成N型埋层的剖面结构示意图；图2是本发明的一个实施例的形成N型埋层的方法的流程示意图；图3至图7是本发明的一个实施例的形成N型埋层的剖面结构示意图；图8是本发明的一个实施例形成N型埋层的方法的流程示意图。
具体实施例方式为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种 不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下 做类似推广。因此本发明不受下面公开的具体实施的限制。本发明提供的方法不仅适用于RAM器件中N型埋层的形成，也适用于其他半导 体器件中的扩散区的形成，例如P型埋层、阱区域、源漏区等。在此以RAM器件中N 型埋层的形成为例。从理论上说，离子注入会对半导体衬底晶格造成损伤，由于注入离子在轰击衬 底表面时能量相对较大，而且晶格表面原子间的连键不如衬底内部致密，更易造成衬底 表面状态的损伤；而N型埋层后的硅外延步骤对表面晶体质量要求较高，微小的表面缺 陷会引起诸如晶格失配等多种问题，均会导致外延层薄膜质量的劣化，由于外延层是形 成有源器件的主要区域，外延层薄膜劣化势必会影响半导体器件整体性能。为保证外延 工艺的较高质量，因此必须尽量消除N型埋层的表面缺陷。从现有技术看，对于N型埋层的掺杂基本上都采用离子注入技术，在注入后采 用退火工艺改善受损的晶格。前文对于离子注入的一些缺点已有描述，其中最主要的就 是晶格损伤。相比而言，热扩散掺杂是一个较为温和的过程，对晶格的影响较小；此 外，从产能方面考虑，相比于离子注入的单片式生产，扩散通常是在炉管中进行，一次 可处理几片乃至几十片硅片，由此大幅提高产能，减少了生产成本。因此，若能将N 型埋层掺杂技术由离子注入变更为热扩散掺杂，既在技术上有所改善，又对实际生产有 利。图2给出了本发明的一个实施例的形成N型埋层的方法的流程示意图，包括 步骤S210，在半导体衬底表面形成预掺杂层，所述预掺杂层内具有掺杂离子；步骤 S220,在所述预掺杂层上形成保护层；步骤S230，对所述半导体衬底进行退火，使所述 预掺杂层内的掺杂离子扩散入所述半导体衬底内。本发明提供的方法适用于形成半导体器件中的扩散区，例如RAM器件中N型埋 层的形成。图3至图7为本发明的一个实施例的形成N型埋层的剖面结构示意图，所述示意 图只是实例，在此不应过度限制本发明保护的范围。参照图3，首先提供半导体衬底300并对其进行清洗。所述半导体衬底300可 以是单晶硅，也可以是绝缘体上硅(SOI)，或者还可以包括其它的材料，例如砷化镓等 III-V族化合物，所述半导体衬底300具有规则的晶格结构。在本实施例中，半导体衬底 300为轻掺杂的P型的硅衬底，电阻率为8 11.5cm,晶向为<100>。所述半导体衬底300分为埋层区和非埋层区，如图中虚线所示，其中I区为埋层 区，II区为非埋层区。然后，在所述半导体衬底300表面形成一层预掺杂层310，所述预掺杂层310可 以为氧化硅、氮化硅、氮氧化硅，本实施例为氧化硅，其形成方法可以为炉管热氧化， 低压化学气相淀积(LPCVD)、等离子体增强型化学气相淀积(PECVD)工艺，本实施例 采用低压化学气相淀积工艺。所述预掺杂层310的掺杂离子类型由工艺要求确定，对本 实施例的N型埋层，掺杂离子可以为磷、砷、碲，在此选用砷。
形成预掺杂层310的主要原料是TEOS，中文名为正硅酸乙配或四乙氧基硅，其 分子式可写作Si(OC2H5)4，低压热分解TEOS是中温淀积预掺杂层的常用方法。TEOS源 在常温下为液态，用氮气(N2)将TEOS压入液态源控制器中汽化，经由保温管道输入反 应炉管，反应压强为13 650Pa(0.1 5.0Torr)，在本实施例中为80Pa(0.6Torr)；反应温 度为550 750°C，在此优选为650°C ； TEOS流量为5 35sccm，优选为20sccm。预 掺杂层310厚度根据实际需求，可以为300 2000 A,本实施例中选用500 A。TEOS分解 方程式如下所示Si (OC2H5) 4 — Si02+C2H4+H20利用TEOS形成预掺杂层310，具有较好的膜厚均勻性和重复性，且成本比其他 方式低，速率在4~15入/分钟，符合生产需求且在可控范围。TEOS形成预掺杂层还具 有较好的台阶覆盖性，在掺杂的情况下尤为明显。在利用TEOS形成预掺杂层时，可以 用磷烷、磷酸三甲酯、三氯氧磷等材料作为磷源进行掺杂，形成PSG，还可以加入硼源 掺杂，形成BSG，或采用多种物质同时掺杂形成如BPSG。在掺杂后，能使台阶表面平 坦性得到进一步改善。作为一个优选，为形成含砷的预掺杂层(ASG) 310，所述预掺杂层310内的掺杂 离子在形成预掺杂层时掺入。比如，在形成预掺杂层310时加入砷源进行掺杂。所述砷 源选用TEASAT，中文名为三乙基砷酸酯，分子式写作(C2H50)3As0，常温下为液态， 储存TEASAT的钢瓶温度为50°C，通过风汽化输入腔室，反应温度为550 750°C，可以 为 560°C、580°C、600°C、630°C、650°C、680°C、720°C,在此优选为 650°C，TEASAT 流量取决于钢瓶温度和N2的流量。在此，钢瓶温度为50°C，N2流量为20SCCm。反应 方程式如下所示(C2H50) 3As0+02 — AS205+C02+H20结果表明，利用上述低压化学气相淀积工艺形成的含砷的预掺杂层(ASG)310 具有良好的台阶覆盖性，且工艺较为简单，仅需在TEOS淀积时加入适量TEASAT即可实 现砷的掺杂。另外，砷的掺入对预掺杂层的质量没有造成明显的影响。参照图4，在含砷的预掺杂层(ASG) 310形成后，由于N型埋层存在于半导体衬 底的特定区域而非全片，需要对所述预掺杂层310进行图形化。具体包括，形成光刻胶 (未示出)，通过光刻定义出N型埋层区域，然后利用湿法刻蚀去除非N型埋层区域的 预掺杂层310，形成图形化的预掺杂层310’ ；所用刻蚀溶液可选用氢氟酸，浓度为2% (NH4F HF H20 = 10 2 88)。湿法刻蚀完成再去除光刻胶，仅在N型埋层区域 上方存在图形化的预掺杂层310’。参照图5，形成预掺杂层310’后，在半导体衬底300上用TEOS形成一层保 护层(cap layer) 320，所述保护层320可以为氧化硅、氮化硅、氮氧化硅，在此选用氧化 硅；所述保护层320同时覆盖N型埋层区域和非N型埋层区域。形成方法如前所述， 在此选用常压化学气相淀积，厚度为200~ 1000A,在一个实施例中选用840入。由于As具 有较强的毒性，该保护层的作用在于限制在后续工艺中预掺杂层310’中的As+向表面扩 散，甚或污染腔室，因此形成保护层320能起到相应防护作用。参照图6，在炉管中进行退火工艺，目的在于使预掺杂层310’中的As+向半导 体衬底300扩散，达到对半导体衬底300掺杂的目的，最终形成N型埋层330。退火在惰性气体或氮气氛围内进行，所述惰性气体可以选用氩气、氦气等气体。本实施例中，选 用氮气(N2)。退火温度为 1050 1150°C，可以为 1050°C、1080°C、1100°C、1130°C、 1150°C,在此选用1150°C。退火温度越高，As+的扩散深度越深。退火方式有炉管加热 方式、快速热退火(RTP)等，在此选用炉管加热方式；退火时间为10 60分钟，可以 为10分钟、20分钟、40分钟、60分钟，在此选用10分钟。对于快速热退火，退火时间 为10 180秒。退火时间越长，As+扩散的量越大。退火过程中，预掺杂层310’中 的As+由于浓度梯度作用扩散到半导体衬底300中，同时粒子所获得的能量使其能对衬底 300的晶格结构进行重组，消除或减少缺陷，形成较为规则的晶格，有利于后续外延层的 生长。作为一个具体实施例，退火温度为1150°C，退火时间为10分钟，相应的Rs结果 为140Q/□，测得扩散深度为0.7 iim。在另一个实施例中，退火温度为1050°C，退火 时间为60分钟，相应的Rs结果为250 Q/□，测得扩散深度为0.3 iim。退火工艺可根 据阻值要求进行1 2次。参照图7，在退火热扩散工艺完成后，在半导体衬底300’中形成了 N型埋层 330，然后需要去除半导体衬底300’上的各层薄膜，包括保护层320和图形化的预掺杂 层310’。所述去除320和310’的方法为湿法刻蚀方式，所用刻蚀溶液可选用氢氟酸， 浓度为2% (NH4F HF H20 = 10 2 88)。此过程通常包含一定的过刻蚀，时间 控制在5 10分钟，本实施例选用5分钟。湿法刻蚀完成后，形成如图7所示的半导体 衬底结构，其后可利用该半导体衬底300’进行全片P型单晶硅的外延。为表征埋层区域的掺杂情况，利用四探针法测量所得N型埋层的方块电阻，在 本实施例中测得Rs结果为140 Q / □，测得扩散深度为0.7 y m。以上所述是本发明的第 一实施例内容。由于TEASAT饱和蒸汽压的限制及该物质的毒性，出于安全性考虑，预掺杂层 310’中As处于一定剂量以下，由此扩散至半导体衬底300中的As含量也受到限制，从 而导致所形成的N型埋层掺杂率偏低，电阻率偏高。在这种情况下，往往需要通过多次 扩散达到相应的电阻率要求。本发明第二实施例的流程如图8所示，可以通过两次形成 含砷的预掺杂层并进行热扩散实现N型埋层As较高浓度的掺杂。具体包括执行步骤S210，在半导体衬底表面形成第一预掺杂层，所述第一预 掺杂层内具有掺杂离子；执行步骤S220，在所述第一预掺杂层上形成第一保护层；执行 步骤S230，对所述半导体衬底进行退火，使所述第一预掺杂层内的掺杂离子扩散入所述 半导体衬底内；执行步骤S240，去除所述第一预掺杂层和第一保护层；执行步骤S250， 重复所述步骤S210至S230，直至在半导体衬底内形成的埋层的电阻率或者杂质离子的浓 度达到预定目的。所述在半导体衬底表面形成第一预掺杂层、形成第一保护层以及对所述半导体 衬底进行退火的步骤请参照上述实施例的相关描述，在此不加赘述。作为一个具体实施例，在半导体衬底表面形成含砷的第一预掺杂层，厚度优 选为1000A,图形化所述预掺杂层；然后在第一预掺杂层上形成第一保护层，厚度为 840A;之后进行退火热扩散工艺，退火温度为1050°c，时间为60分钟；而后湿法去 除所述第一保护层和剩余的第一预掺杂层，测量方块电阻为241 Q/ 口。为进一步降 低电阻率，进行第二次热扩散，与第一次类似，形成1000 A的第二预掺杂层，图形化所述第二预掺杂层并形成第二保护层，对所述第二预掺杂层进行炉管退火操作，温度为 1050时间为60分钟，去除所述第二保护层和剩余的第二预掺杂层后测得方块电阻为 116Q/ □。上述在半导体衬底表面形成第一预掺杂层、形成第一保护层以及对所述半导体 衬底进行退火的步骤所述预掺杂层及对所述半导体衬底进行退火的次数分别为两次，实 际上还可以通过更多次数，比如通过1 3次，在此不应过分限制本发明的保护范围。此外，所述预掺杂层内的掺杂离子为通过离子注入掺入。比如，对所述预掺 杂层进行砷的离子注入，控制预掺杂层的厚度和离子注入的能量、剂量避免注入的离子 对半导体衬底造成损伤，然后通过对预掺杂层进行退火使预掺杂层内的离子扩散入半导 体衬底内，该方法与上述在形成预掺杂层时掺入杂质离子的方法基本相同，在此不再赘 述。在本发明中，预掺杂层的厚度、掺杂离子的浓度、退火热扩散的方式、温度及 时间都是影响所得扩散层电阻的重要因素，可以根据实际需求灵活选择。在实践中，得 到的N型埋层的方块电阻范围较宽，在100 600 □之间，相应扩散深度为0.01 10 um,与现有技术所得的方块电阻范围相当，可见本发明可以满足较宽范围的工艺需 求。本发明通过改变工艺流程，采用热扩散方式代替原有的离子注入进行扩散区的 掺杂，改善了表面晶格结构，能适应较宽电阻率范围的工艺需求。本发明虽然已以较佳实施例公开如上，但并不是用来限定本发明，任何本领域 技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本 发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据 本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明 技术方案的保护范围。
权利要求
1.一种扩散区的形成方法，其特征在于，包括在半导体衬底表面形成预掺杂层，所述预掺杂层内具有掺杂离子； 在所述预掺杂层上形成保护层；对所述半导体衬底进行退火，使所述预掺杂层内的掺杂离子扩散入所述半导体衬底内。
2.根据权利要求1所述扩散区的形成方法，其特征在于，所述预掺杂层内的掺杂离子 在形成预掺杂层时掺入。
3.根据权利要求2所述扩散区的形成方法，其特征在于，形成所述预掺杂层及对所述 半导体衬底进行退火的次数为1 3次。
4.根据权利要求3所述扩散区的形成方法，其特征在于，所述预掺杂层内的掺杂离子 为砷，形成所述预掺杂层的反应物为正硅酸乙酯，所述预掺杂层内的杂质来源为三乙基 砷酸酯。
5.根据权利要求4所述扩散区的形成方法，其特征在于，所述退火方式为炉管方式或 快速热退火方式。
6.根据权利要求7所述扩散区的形成方法，其特征在于，所述退火的温度为1050 1150°C。
7.根据权利要求6所述扩散区的形成方法，其特征在于，采用炉管方式退火的时间为 10 60分钟。
8.根据权利要求5所述扩散区的形成方法，其特征在于，采用快速热退火方式退火的 时间为10 180秒。
9.根据权利要求1所述扩散区的形成方法，其特征在于，所述预掺杂层内的掺杂离子 为通过离子注入形成。
10.根据权利要求1所述保护层的形成方法，其特征在于，所述保护层和预掺杂层为氧化硅、氮化硅或氮氧化硅。
全文摘要
一种扩散区的形成方法，包括在半导体衬底表面形成预掺杂层，所述预掺杂层内具有掺杂离子；在所述预掺杂层上形成保护层；对所述半导体衬底进行退火，使所述预掺杂层内的掺杂离子扩散入所述半导体衬底内。本发明通过炉管热扩散工艺替代原离子注入进行扩散区的掺杂，避免了离子轰击对半导体衬底表面造成的损伤，使扩散区中杂质离子分布更为均匀，改善了表面晶格结构，利于后续工艺的进行。在此过程中，工艺流程略加调整，未明显增加复杂性，生产成本无明显提高，在一定程度上提高了产能。
文档编号H01L21/22GK102013392SQ200910195219
公开日2011年4月13日 申请日期2009年9月4日 优先权日2009年9月4日
发明者沈忆华, 涂火金 申请人:中芯国际集成电路制造(上海)有限公司