专利名称：芯片载板及其封装结构与方法
技术领域：
本发明关于芯片载板及其封装结构，特别是关于具有防止封装胶液污染接触插座 的芯片载板及其封装结构。
背景技术：
参考图1，已知的芯片封装结构100包含芯片载板110、芯片120、及封装绝缘体 130。芯片载板110具有侧向接触插槽112及连接垫114。形成封装结构100的方法包含 将芯片120粘装于芯片载板110上方；通过打线使芯片120连接连接垫114而能与侧向接 触插槽112电连接；然后再将芯片载板110置入预先准备好的模具中，注入适当量的树脂胶 液使其覆盖芯片120 ；最后再使树脂胶液固化并去模以形成封装绝缘体130。封装结构100 完成后可沿如图1所示的虚线进行切割，即可获得个别的封装管芯。每颗封装管芯具有侧 向接触插槽112便于插设在电子产品的电路板上。已知的芯片封装结构100于工艺中有易被封装绝缘体所用的树脂胶液污染的缺 点。详言之，如于上所述的封装结构100形成步骤中，当注入适当量的树脂胶液覆盖芯片 120时，树脂胶液会渗入侧向接触插槽112，而使最后完成的封装管芯产生接触不良的问 题。已知解决此问题的方法是于进行封装时，于树脂胶液注入之前先涂布一层保护膜盖住 接触插槽112露出的表面。然而，这种解决方法将增加封装工艺的复杂度，因此期待有更新 颖创新的方式，尤其是便于封装工艺的方式来解决已知的问题。
发明内容
有鉴于上述的问题，本发明提供一种可防止树脂胶液污染已形成的接触线路的结 构及其制造方法。在一方面，本发明提供一种芯片载板，包含芯片承载部，垂直设有第一接触结构、 第二接触结构；支架部，横向地环绕该芯片承载部；间隔，隔开该芯片承载部与该支架部； 及遮蔽层横向延伸横跨该间隔而连结该芯片承载部与该支架部。也提供此芯片载板的形成 方法。在另一方面，本发明提供一种封装结构，包含如前述的芯片载板；芯片，设置于该 第一接触结构上；及封装绝缘体，覆盖该芯片。也提供此封装结构的形成方法。本发明还包含其他方面并合并上述的各方面详细披露于以下实施方式中。
图1为已知封装结构剖面示意图；图2A至2D及图3至图5为依据本发明的一实施例例示芯片载板的制作过程的剖 面示意图与俯视示意图；图6为依据本发明的实施例所制作的封装结构剖面示意图；图7为依据本发明的实施例所制作的芯片载板的俯视照片。
主要元件符号说明100芯片封装结构110芯片载板112侧向接触插槽114连接垫120-H-* LL 心片130封装绝缘体200多层线路板201，202，203，204 导!205，206，207色缘层208，209导线覆盖层210防焊层220支架部230外缘部240芯片承载部241侧壁接触插座242导电贯穿孔250间隔260连接部300上层粘结胶片320支架部340芯片承载部330外缘部301间隔400下层粘结胶片401间隔500上层遮蔽基板501，501’绝缘遮蔽层502外层导体层505导电通孔503间隔507芯片导电接点509外层防焊层600下层保护基板700，700，芯片载板701，701，支架部702，702，芯片承载部703，连接部704芯片接触结构
705电路板接触结构710间隔712外缘部801-H-* LL 心片802封装绝缘体
具体实施例方式以下将参考附图示范本发明的优选实施例。附图中相似元件采用相同的附图标 记。应注意为清楚呈现本发明，附图中的各元件并非按照实物的比例绘制，而且为避免模糊 本发明的内容，以下说明亦省略已知的零组件、相关材料、及其相关处理技术。图2A至2D及图3至图5为依据本发明的一实施例例示芯片载板的制作过程的剖 面示意图与俯视示意图。首先，参考图2A，形成芯片载板700(见于图5)是先提供多层线路板200、上层粘 结胶片300、下层粘结胶片400、上层遮蔽基板500及下层保护基板600。图2B显示图2A的 多层线路板200的俯视图。图2C显示图2A的上层粘结胶片300的俯视图。图2D显示图 2A的下层粘结胶片400的俯视图。本文所指的多层线路板包含至少两层导线线路。如图2A所示，从Y方向观之，多 层线路板200包含四层导线线路201至204，其间夹有绝缘层205至207。最上层导线线路 201及最下层导线线路204可选择性地覆有导线覆盖层208及209。导线覆盖层209下方 可选择性覆盖防焊层210。从X方向观之，多层线路板200可包含支架部220、芯片承载部 对0、及外缘部230。支架部220对内横向地环绕芯片承载部MO ；对外则连接外缘部230。 外缘部230通常为废料边。支架部220及芯片承载部240之间设有娄空的间隔250。芯片 承载部240包含暴露于间隔250的侧壁接触插座241 ；以及设于其中的导电贯穿孔M2。侧 壁接触插座Ml以如城堡状地环绕芯片承载部240的周围。侧壁接触插座241用来插设在 电子产品的电路板上。制作多层线路板200可以已知的印刷电路板技术，故所使用的导电 及绝缘材料均可参照已知的各种合适材料。举例而言，导电材可用铜铝镍等，绝缘材可用环 氧树脂玻纤(FR4)基板等；防焊层可用一般常用的高分子基底防焊绿漆。制作导线线路201 至204、图案化防焊层等可用光致抗蚀剂蚀刻的显影工艺；制作间隔250、侧壁接触插座241 及导电贯穿孔242可用一般的钻孔或激光钻孔及穿孔镀铜等技术，也可使用蚀刻技术。图 2B为图2A所示的多层线路板200的俯视图。图2A中所示的多层线路板200即为沿图2B 的虚线B-B’的剖面图。从图2B可清楚看出支架部220呈网状结构环绕芯片承载部M0，间 隔250介于支架部220与芯片承载部240之间。外缘部230位于多层线路板200的最外围 周边。尤其应注意多层线路板200具有多个芯片承载部M0，可用来承接多个芯片。在另一 实施例，多层线路板200也可只具有一个芯片承载部M0。芯片承载部240的对角线位置设 有连接部沈0，用来与支架部220相连。图2B显示多层线路板200的上表面布满导线覆盖 层208。然于另一实施例，导线覆盖层208在芯片承载部240也可具有图案化的结构，而使 下层的绝缘层205露出。于本实施例，上层粘结胶片300可为一般的热硬化树脂薄片，其用来使多层线路 板200的接近最上层导线线路201的表面与上层遮蔽基板500连结。在另一实施例，多层线路板200如已有黏性，则可省略上层粘结胶片300。如图2A所示，上层粘结胶片300于X方 向上的结构大致与多层线路板200相似。详言之，上层粘结胶片300也具有支架部320、芯 片承载部340、及外缘部330。上层粘结胶片300具有娄空的间隔301对应多层线路板200 之间隔250。优选而言，间隔301比间隔250大，如此可使上层粘结胶片300在后续的热压 阶段不至于因溢胶而污染到侧壁接触插座Ml。图2C为图2A所示的上层粘结胶片300的 俯视图。图2A的上层粘结胶片300即为沿图2C的虚线C-C’的剖面图。可用冲压法成型 具有娄空的间隔301的上层粘结胶片300。于本实施例，下层粘结胶片400的材料如同上层粘结胶片300，皆为一般的热硬化 树脂薄片。下层粘结胶片400用来使多层线路板200的接近最下层导线线路204的表面与 下层保护基板600连结。下层保护基板600为牺牲层，在本实施例工艺最后会被移除，因此， 下层粘结胶片400只需达到暂时使下层保护基板600粘结于多层线路板200的效果即可。 如图2A所示，下层粘结胶片400具有娄空的间隔401。换言之，下层粘结胶片400只具有对 应多层线路板200的外缘部230结构，其余皆为娄空的间隔401。图2D为图2A所示的下 层粘结胶片400的俯视图。图2A的下层粘结胶片400即为沿图2D的虚线D-D’的剖面图。 可用冲压法成型具有娄空的间隔401的下层粘结胶片400。于本实施例，上层遮蔽基板500至少有两种用途，一为用于制作外层线路以形成 芯片接触结构，另一为形成遮蔽用以防止后续封装用树脂胶液渗入侧壁接触插座241或多 层线路板200上已完成的其他各种线路。如图2A所示，上层遮蔽基板500可包含绝缘遮 蔽层501及外层导体层502。本实施例使用铜箔环氧树脂玻纤(FR4)基板作上层遮蔽基板 500，然本发明并非限定于此，本领域的技术人员在看过本发明后认为任何可达成本发明的 上述用途的材料皆可用。于本实施例，下层保护基板600至少有一用途，其在于后续外层线路的制作过程 中，防止工艺药水或其他各种杂质污染侧壁接触插座241或多层线路板200上已完成的其 他各种线路。本实施例使用铜箔环氧树脂玻纤(FR4)基板作下层保护基板600，然本发明并 非限定于此，本领域的技术人员看过本发明后认为任何可达成本发明的上述用途的材料皆 适用。接着参考图3，显示压合步骤。将上述的各层，即多层线路板200、上层粘结胶片 300、下层粘结胶片400、上层遮蔽基板500及下层保护基板600，依如图所示的顺序摆设后 进行压合。压合可采用一般的热压机，温度及压力可视实际需要调整。除上述各层，也可视 需要加如其他功能的薄层。接着参考图4，针对外层导体层502，以已知的印刷电路板技术进行外层线路的制 作以形成芯片接触结构。如图4所示，可以已知钻孔镀铜技术形成导电通孔505穿过绝缘 遮蔽层501以连通下方的导电贯穿孔M2 ；可以通过蚀刻去除一部分的外层导体层502以 形成娄空的间隔503 ；可以进一步形成芯片导电接点507于外层导体层502上并涂布外层 防焊层509。如同前述的间隔250，间隔503可将外层导体层502中作为支架的部分与作为 芯片承载部隔开。通过间隔503，外层线路每个置放芯片的位置将会清楚显露。蚀刻外层导 体层502时应注意控制工艺条件使蚀刻止于底下的绝缘遮蔽层501。换言之，间隔503并不 穿透绝缘遮蔽层501。如之前所述，由于有下层保护基板600，故在外层线路的制作过程中， 将可避免工艺药水或其他各种杂质对侧壁接触插座241或多层线路板200上事先完成的其6他各种线路造成污染。外层线路的制作完成后，即可用成型机加工或冲压法冲型加工或其他合适方式将 下层粘结胶片400及下层保护基板600 —并去除。图5显示下层保护基板600去除后所形 成的芯片载板700。如图5所示，芯片载板700包含芯片承载部702 ；支架部701横向地环 绕芯片承载部702 ；间隔710用以隔开芯片承载部702与支架部701 ；及外缘部712连接支 架部701并横向地环绕芯片载板700的外围。芯片载板700包含上层的芯片接触结构704 及下层的电路板接触结构705。绝缘遮蔽层501横跨间隔710而横向地连结芯片承载部702 与支架部701。绝缘遮蔽层501还横向延伸进入芯片接触结构704与电路板接触结构705 之间，并从另一角度横向延伸进入支架部701。图6显示于图5所示的芯片载板700上粘装芯片801并注入适当量的树脂胶液使 其覆盖芯片801封装绝缘体802的封装结构。应注意封装绝缘体801可覆盖绝缘遮蔽层 501横跨间隔710的部分。沿如图6所示的虚线进行切割，即可获得个别的封装管芯。从图 6可了解绝缘遮蔽层501可用以防止封装用树脂胶液渗入下方的电路板接触结构705。图7为本发明另一实施例的芯片载板700’实作的照片(俯视图)。从图7可看到 芯片载板700，包含多个支架部701，、多个芯片载板部702，及衔接上述两者的连接部703，。 支架部701，与芯片载板部702，之间为绝缘遮蔽层501，，用以防止后续封装用树脂胶液渗 入下方的电路板接触结构。以上所述仅为本发明的优选实施例而已，并非用以限定本发明的权利要求；凡其 它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述的权利要求 内。
权利要求
1.一种芯片载板，包含芯片承载部，垂直设有第一接触结构、第二接触结构； 支架部，横向地环绕该芯片承载部； 间隔，隔开该芯片承载部与该支架部；及 遮蔽层，横向延伸横跨该间隔而连结该芯片承载部与该支架部。
2.如权利要求1所述的芯片载板，其中该第一接触结构用以电性接触芯片，该第二接 触结构用以电性接触电路板。
3.如权利要求1所述的芯片载板，其中该第二接触结构还包含侧壁接触插座暴露于该 间隔中。
4.如权利要求1所述的芯片载板，其中该遮蔽层横向延伸进入该第一接触结构与该第 二接触结构之间。
5.如权利要求1所述的芯片载板，其中该遮蔽层横向延伸进入该支架部。
6.一种封装结构，包含如权利要求1所述的芯片载板； 芯片，设置于该第一接触结构上；及 封装绝缘体，覆盖该芯片。
7.如权利要求6所述的封装结构，其中该封装绝缘体覆盖该遮蔽层横跨该间隔的部分。
8.—种芯片载板的形成方法，包含提供多层线路板，上层遮蔽基板及下层保护基板，该多层线路板包含芯片承载部，支架 部环绕该芯片承载部及间隔介于该芯片承载部与该支架部之间；进行压合步骤以连结该多层线路板，该上层遮蔽基板与该下层保护基板，该多层线路 板介于该上层遮蔽基板与该下层保护基板之间，该上层遮蔽基板横跨该间隔；及 形成第二接触结构于该芯片承载部上方。
9.如权利要求8所述的芯片载板的形成方法，还包含在该第二接触结构形成之后，移 除该下层保护基板。
10.如权利要求8所述的芯片载板的形成方法，还包含在该压合步骤之前，放置上层粘 结胶片于该多层线路板与该上层遮蔽基板之间。
11.如权利要求8所述的芯片载板的形成方法，还包含在该压合步骤之前，放置下层粘 结胶片于该多层线路板与该下层保护基板之间。
12.如权利要求8所述的芯片载板的形成方法，其中该上层遮蔽基板包含遮蔽层及外 层导体层，该外层导体层用以形成该第二接触结构。
13.一种封装结构的形成方法，包含 提供如权利要求1所述的芯片载板；及 将芯片设置于该第一接触结构上；及 形成封装绝缘体覆盖该芯片。
14.如权利要求13所述的封装结构，其中该封装绝缘体覆盖该遮蔽层横跨该间隔的部分。
全文摘要
本发明披露一种芯片载板及其封装结构与方法，该芯片载板包含芯片承载部、支架部，横向地环绕该芯片承载部；及间隔，隔开该芯片承载部与该支架部。芯片承载部具有垂直设置的第一接触结构、第二接触结构，及遮蔽层，位于该第一接触结构及该第二接触结构之间，该遮蔽层横向延伸横跨该间隔。本发明还包含以该芯片载板承载芯片的封装结构及其方法。
文档编号H01L23/13GK102044500SQ20091020517
公开日2011年5月4日 申请日期2009年10月16日 优先权日2009年10月16日
发明者张荣骞 申请人:相互股份有限公司