专利名称：在芯片封装中的保护薄膜涂层的制作方法
技术领域：
本发明的实施方式为微电子装配领域，尤其涉及安装到封装基板上的在微电子芯
片上形成的材料。
背景技术：
微电子封装可以使用封装基板将来自电源的电能以及来自封装外部的信号传递 给微电子芯片(chip)或微电子晶片(die)。可以使用模塑矩阵阵列封装(molded matrix array package) (MAP)方法将封装基板连接到微电子晶片上。 在封装可靠性测试过程中，对于这种模塑封装而言，存在与水分相关的可靠性问 题。在高温和高湿的条件下，水分可以被吸收进入塑料模塑料和通常用于模塑封装(molded package)的晶片附着粘合材料中。其结果是，在偏压HAST(高度加速温湿度试验)中，模塑 封装不能满足要求。在封装级中发生这样的故障，代价是非常高昂的。
由于行业向叠层晶片尺寸封装(stacked-die chip-scale packages) (SCSP)的方 向发展而加剧了该问题，所述叠层晶片尺寸封装在消耗与常规的单晶片封装几乎相同的封 装(footprint)的同时提供更高的性能。由于SCSP组合了两个或多个集成电路(IC)，基于 水分的封装可靠性故障的几率和成本比单晶片封装更高。随着集成进入SCSP的晶片数量 的增加，降低基于水分的封装可靠性的故障的方法变得更为重要。
发明内容
本发明提供了一种封装微电子晶片的方法，该方法包括
将所述晶片的第一表面附着到封装基板的第一表面上； 在所述晶片的第二表面上和所述封装基板的所述第一表面上形成基本共形的绝 缘薄膜；以及 在所述基本共形的绝缘薄膜涂层上施覆模塑料。 本发明还提供了一种封装存储芯片的方法，该方法包括 使用第一晶片附着材料将第一存储芯片附着到封装基板的第一表面； 将第一引线从所述第一存储芯片上的第一焊盘键合到所述封装基板的所述第一
表面上的第二焊盘； 使用第二晶片附着材料将第二存储芯片附着到所述第一存储芯片； 将第二引线从所述第二存储芯片上的第三焊盘键合到所述封装基板的所述第一
表面上的第四焊盘； 在所述第一存储芯片和所述第二存储芯片的叠层上，邻近所述第一晶片附着材料 和第二晶片附着材料，在所述第二焊盘和第四焊盘上形成基本共形的绝缘薄膜涂层，并包 封所述第一键合引线和所述第二键合引线； 将模塑料施覆到所述基本共形的绝缘薄膜上，以包围包封所述第一键合引线和所 述第二键合弓I线的所述基本共形的绝缘薄膜。
本发明还提供了一种微电子封装体，该微电子封装体包括
封装基板，该封装基板附着到微电子晶片的第一表面； 基本共形的绝缘薄膜涂层，该涂层在所述晶片的第二表面上和邻近所述微电子晶 片的所述封装基板的区域上；以及 模塑料，该模塑料在所述基本共形的绝缘薄膜上。
参考附图，以实施例且不受实施例的限制的方式来说明本发明的实施方式。
图1说明了根据本发明的一种实施方式，在晶片封装中形成薄膜方法的流程图；
图2A说明了根据本发明的一种实施方式，表示封装过程中的具体操作的横截面 视图，其中，微电子晶片被附着到封装基板和键合的线上； 图2B说明了根据本发明的一种实施方式，表示封装过程中的具体操作的横截面 视图，其中，微电子晶片被堆叠到另一个微电子晶片和键合的线上； 图2C说明了根据本发明的一种实施方式，在封装过程中表示具体操作的横截面 视图，其中，微电子晶片被附着到具有焊料球的封装基板上； 图3A说明了根据本发明的一种实施方式，表示封装过程中的具体操作的横截面 视图，其中，在附着于封装基板的微电子晶片(如图2A所示)上形成共形(conformal)薄 膜； 图3B说明了根据本发明的一种实施方式，表示封装过程中的具体操作的横截面
视图，其中，在附着于封装基板的微电子晶片(如图2B所示)上形成共形薄膜； 图3C说明了根据本发明的一种实施方式，表示封装过程中的具体操作的横截面
视图，其中，在附着于封装基板的微电子晶片(如图2C所示)上形成共形薄膜； 图4说明了根据本发明的一种实施方式，表示封装过程中的具体操作的横截面视
图，其中，在形成于微电子晶片上的共形薄膜(如图3A所示)上形成模塑料；以及 图5说明了根据本发明的一种实施方式，表示封装过程中的具体操作的横截面视
图，其中，模塑矩阵阵列封装被切割(singulate)。
具体实施例方式
此处参考附图来描述减少渗透进入活性金属化焊盘区域(activemetallization pad area)的水分的方法的实施方式。没有一个或多个描述的具体细节或与其它已知的方 法、材料和设备组合都可以实施具体的实施方式。在下列描述中，描述了众多具体细节(例 如具体材料、尺寸和操作参数等)以提供对本发明的全面理解。在其它例子中，在具体细 节中没有描述公知的微电子设计和封装技术，以避免不必要地使本发明变得不清晰。本说 明书通篇提及的"实施方式"指与该实施方式一起描述的具体特征、结构、材料或性能包含 于本发明的至少一种实施方式中。因此，在整个说明书中的各个位置出现的短语"在一种实 施方式中"并不必然是指本发明的同一个实施方式。此外，可以以任何合适的方式将所述具 体的特征、结构、材料或性能结合于一个或多个实施方式中。 本文使用的术语"在……之上"、"在……之下"、"在……之间"和"上面"是指一个 结构或层相对于其它结构或层的相对位置。同样，例如，沉积或设置在另一个层之上或之下的一个层可以直接与所述另一个层接触或可以具有一个或多个中间层。另外，沉积或设置 在各层之间的一层可以直接与各层接触或者可以具有一个或多个中间层。而且，沉积或设 置在层之间的一个层可以直接与所述层接触或者可以具有一个或多个中间层。相反，位于 第二层或第二结构的"上面"的第一层或第一结构与所述第二层或第二结构接触。另外，假 定相对于起始的基板进行沉积、修饰和除去膜的操作时，则提供一个结构相对于另一个结 构的相对位置，而无需考虑该基板的绝对方位。 图1说明了表示根据本发明的实施方式在引线键合模塑矩阵阵列封装(wire bonding molded matrix array package) (WB-薩P)方法100中使用的具体操作顺序的流 程图。 一般来说，WB-MMAP方法100示例了形成于微电子晶片上的共形薄膜涂层的用途， 所述微电子晶片例如集成电路(IC)记忆器件、专用IC(ASIC)、微电子机械系统(MEMS)等。 在WB-MMAP方法100的环境中描述的技术也可适用于其它利用相似材料的封装方法，以获 得相似的作用，例如倒装芯片(flip-chip)(如可控塌陷芯片连接(controlledcoll即se chip connection)或"C4，，)。 WB-MMAP方法100开始于晶片附着操作101。在晶片附着操作101的过程中，将通 常用背面打磨(back side grind) (BSG)和抛光方法来薄型化的微电子晶片附着到封装基 板上。图2A说明了表示在示例的封装方法中的具体操作的横截面视图，其中，将微电子晶 片202附着到封装基板212上。所述微电子晶片202可以是ASIC、微处理器等。然而，在特 定的实施方式中，所述微电子晶片202是包括存储器阵列(memory array)的存储器件，所 述存储器阵歹廿例如闪存存储阵歹廿(flash memory array)、相变存储(phasechange memory) (PCM)阵列、MRAM(磁阻式随机存储)阵列或FRAM(铁电存储)阵列。 所述封装基板212提供了一个更大区域以发送来自所述微电子晶片202的信号， 也为薄型化的晶片提供了物理保护和支持。所述封装基板212可以包含出于此目的而在本 领域中使用的任何材料，而且在一种实施方式中所述封装基板212是由复合材料构成的。 在一种实施方式中，所述封装基板212是具有至少接地层(ground plane)和电源层(power plane)的多层基板。所述封装基板212还可以包括多个过孔(未示出)，以促进该封装基 板内的垂直电信号的传送。例如，基板过孔可以从位于所述基板的顶部表面208上的金属 化的基板焊盘(metallized substrate bond pad) 218延伸至位于所述基板的底部表面224 上的基板限制焊球金属化(substrate ball limiting metallurgy) (BLM)垫226。所述金 属化的基板焊盘218和BLM点226可以为出于此目的而在领域内常用的任何金属(例如 铜、钛、铝等)。 在晶片附着操作101过程中，用晶片附着材料206将所述晶片的背面204粘接到 所述基板的顶部表面208。所述晶片附着材料206可以为施用于所述晶片的背面204的浆 料、晶片附着膜(die-attach film, DAF)或切割晶片附着膜(dicing die-attach film, DDF)。在某些实施方式中(晶片附着浆料或DDF)，所述晶片附着材料206是包含环氧树脂 和玻璃或聚合物有机球的复合材料，从而以需要的厚度提供良好的键合引线(bond line) 厚度控制。取决于晶片附着方法，所述晶片附着操作101还可以包括固化(例如对于浆料 附着而言)。此外，所述晶片附着操作101可以包括使用氧化或还原化学的后晶片附着等离 子体清洁(post-die attach plasma clean)，以从所述微电子晶片202和封装基板212的 非键合表面上除去有机残留物。这种清洁有利地制备了用于引线键合(wire bonding)的金属化的焊盘，如所述金属化的基板焊盘218。 图2C示出了一种供替换的实施方式，其中以倒装芯片配制的方式将所述微电子 晶片202附着到所述封装基板212上。在这种实施方式中，在类似于所述晶片附着操作IOI 的晶片附着操作中，将所述晶片的正面214附着到具有焊点(solder joint) 256的所述基 板的顶部表面208上，所述焊点位于所述金属化晶片焊盘216和所述金属化基板焊盘218 之间。然后将底部填充材料207施用于所述焊点256之间，以填充空隙。可以将任何商购 得到的焊料(例如锡/铅合金)用于所述焊点256。同样地，可以利用任何商购得到的底 部填充材料207，例如包含环氧树脂的底部填充材料。 回到图l，在所述晶片附着操作101之后，所述WB-MMAP方法100进行至引线键合 操作110。在此操作过程中，如图2A所进一步示出的，将一根或多根键合引线222附着到所 述微电子晶片202与所述封装基板212之间，以使金属化的基板焊盘218与所述晶片的正 面214上的金属化的晶片焊盘216电流通。所述金属化的晶片焊盘216可以为通常用于本 领域中的任何金属，例如前面描述的用于所述金属化基板焊盘218的任何一种金属。如所 所示出的，将所述键合引线222附着在金属化的焊盘216和218上。在一种特定的实施方 式中，所述键合引线222的间距小于60微米并采用直径小于25微米的引线。所述键合引 线222可以为任何常规的线材，例如铜或铝。然而，在一种特别有利的实施方式中，所述键 合引线222的主要成分为金。 如图1所进一步示出的，在所述引线键合操作110之后，如果将另外的晶片集成到 与所述微电子晶片202相同的封装中(例如对于SCSP而言)，那么所述WB-MMAP方法100 返回所述晶片附着操作101。接着用中间的一层晶片附着材料236将另一个晶片(例如 如图2B中所示的叠置的微电子晶片242)附着所述微电子晶片202上。可以使用本领域 中公知的任何堆叠方法。在示出的示例性实施方式中，形成了角锥状的堆叠。其它实施方 式包括在第一微电子晶片202上设置一个或多个微电子晶片，以形成瓦片式堆叠(shingle stack)、正交堆叠(orthogonal stack)、或其它公知的晶片堆叠结构。前述用于所述晶片附 着操作101的任何晶片附着材料和方法进行轻微改动即可重复使用，以堆叠其它晶片。同 样，在将至少一个微电子晶片堆叠在所述微电子晶片202上的另外的实施方式中，基本上 以与前述相同的方式来重复进行所述引线键合操作110，以连接金属化的晶片焊盘246和 金属化的基板焊盘238之间的键合引线232。 在所述引线键合操作110之后，所述WB-MMAP方法100进行至薄膜包覆操作120。 在某些实施方式中，在形成所述薄膜以前，可以进行使用氧化或还原化学的等离子体清洁 来清除由所述引线键合操作iio遗留的残留物。等离子体清洁可以改善随后沉积的薄膜与 所述微电子晶片之间、封装基板与键合弓I线之间的粘接。 —般来说，薄膜形成于微电子晶片、键合引线、晶片附着膜和封装基板的表面上， 从而在对水分敏感的封装区域的周围建立水分阻挡层。该薄膜为任意材料并以任意方式来 形成，以减少渗透进入这些封装区域中的水分。 已发现，吸收进入模塑材料和晶片附着材料中的水分提高了某些离子的迁移率， 例如来源于如所述金属化晶片焊盘216和/或金属化基板焊盘218的铜-II离子。最终 使封装的微电子晶片的1/0焊盘在电学上短路的铜树枝状晶体生长引起该更高的离子迁 移率。当所述微电子晶片202通常包括钝化层时，所述金属化的晶片焊盘216免于这种钝
7化，以使引线键合，且因此保留了该封装体内的活性表面。所述薄膜减少了渗透进入这种活 性源(activesource)的水分并减少所述可迁移的离子，降低了铜的电化学迁移故障并改 善了封装体的可靠性。 如图3A所示，在一种实施方式中，在所述微电子晶片202上形成薄膜332，以覆盖 暴露的晶片的正面214，特别是所述金属化的晶片焊盘216。尽管图3A所示的实施方式说 明了怎样在图2A所示的单一晶片的实施方式中形成所述薄膜332，但是相似地，堆叠的晶 片实施方式可以使用本文描述的技术用所述薄膜来包覆，以形成水分阻挡层来围绕在附加 的键合引线的周围，覆盖另外的金属化的晶片焊盘，并覆盖附加的基板焊盘。例如，如图3B 所示，所述薄膜332围绕在所述键合引线222和232的周围，覆盖了所述金属化的晶片焊盘 216和246、并覆盖了所述金属化的基板焊盘218和238。如所示出的，所述薄膜332还覆盖 了位于所述微电子晶片202和叠置的微电子晶片242之间的所述晶片附着材料236，以及所 述叠置的微电子晶片242的顶部表面。 图3C说明了示例的倒装芯片实施方式，其中，用所述薄膜332包覆图2C所示的中 间封装体结构。在此实施方式中，将所述薄膜332施覆到所述微电子晶片202上，以覆盖暴 露的晶片的背面204。对于该倒装芯片实施方式，在所述背面204可以有或可以没有任何金 属化。例如，在将所述微电子晶片202加工为具有过孔的某些实施方式中，所述晶片的背面 204存在金属化。在所述晶片的背面204上存在金属化的情况中，可以基本上按图2A所描 述的方式对所述封装基板212进行引线键合连接，或者可以在所述晶片的背面204和另一 个微电子晶片或板之间基本上按焊点256描述的方式制成焊点。在任何一种情况中，随后 沉积所述薄膜332以保护这些金属化的连接。在所述晶片的背面204上没有金属化的情况 中，所述薄膜332起到保护所述焊点256和所述底部填充材料207不受外部水分影响的水 分阻挡层的作用。 对于图3A、图3B或图3C所示的各种示例性的实施方式，所述薄膜332基本是共形 的，以在拓扑特征(topogr即hic feature)上基本保持连续、且还完全围绕或包封所述键合 引线222。本文所使用的"共形"是指一种结构条件，在该结构条件中，膜厚度不受上面沉积 有该膜的表面的方位的影响。例如，对于三维结构的所有表面而言，覆盖所有表面的基本共 形的膜的厚度基本相同。因为所述薄膜332是绝缘体且共形地包覆所述键合引线222，因此 可以防止与引线弯曲(wire swe印)有关的故障。引线弯曲是一种现象，在该现象中，模塑 料的应用导致使键合引线变形并使它们相互短路的应力。由于对于更精细的间距而言，降 低键合引线直径以及增加键合引线长度的趋势，引线弯曲增加了模塑过程的严重故障。由 于所述薄膜332的共形性(conformality)和受限的厚度，可以完全包覆所述键合引线222， 使得即使发生引线偏移也不会形成短路。 如图3A所进一步示出的，所述薄膜332也在所述金属化的基板焊盘218上形成。 所述金属化的基板焊盘218用所述薄膜332密封的实施方式对SCSP特别有利，其中， 一个 金属化的基板焊盘218可以与另一个间隔最小的距离，以提供高的键合引线密度(所述高 的键合引线密度使得所述封装基板212上的I/O更可能短路)。 以此方式，所述薄膜332可以基本防止金属化的表面与随后形成的模塑料之间的 任何接触。当金属化的表面具有低密度的键合状态(例如金表面)并且与模塑料的粘合 较差时，这是特别有利的。已经发现，存在于粘合较差的界面中的自由体积吸收存在于所述
8模塑料本体内的水分。对于所述薄膜332共形包覆金键合引线的实施方式，降低了沿所述 键合引线长度方向的水分吸收和迁移。 在另一种实施方式中，所述薄膜332也覆盖所述晶片的侧壁215、所述晶片附着材 料206的侧壁，并覆盖所述基板的上表面208，以减少水分渗入这些表面。用所述薄膜332 密封所述晶片的侧壁215减少了晶片钝化层在晶片切割过程中被破坏时的水分渗透，并改 善了所述晶片边缘密封的完整性。对于SCSP而言，用所述薄膜332密封所述晶片的侧壁 215和所述晶片附着材料206是特别有利于减少水分渗透进入活性晶片(active die)和晶 片叠层内的键合界面(bonded interface)。例如，受益于密封，在膜包线(film overwire) (F0W)晶片叠层中的晶片附着材料可以不完全覆盖引线键合(wirebond)或者可以为多孔 或吸湿材料。同样，用所述薄膜332密封所述基板的上表面208减少了水分渗入多层基 板(如中间层过孔等)的金属化层。另外，所述薄膜332粘合到金属化区域周围的阻焊剂 (solder resist)(未示出)，所述金属化区域例如所述金属化晶片焊盘216和金属化基板 焊盘218。在某些实施方式中，且如图3所示，不在所述基板的底面224上形成所述薄膜 332。 在图3A所示的示例性实施方式中，所述薄膜332位于以下各种位置的上面(即， 接触)所述晶片的正面214 ;所述晶片的侧壁215 ;所述基板的顶部表面208 ;所述键合引
线222 ;所述金属化的晶片焊盘216 ;以及所述金属化的基板焊盘218。然而， 一种或多种 其它材料可以存在于所述薄膜332与上述这些表面的任意一个之间，而没有减损所述薄膜 332阻止外部水分透过所述薄膜332的能力(例如随后形成的模塑料内的水分)。因此， 在所描述的表面与所述薄膜332之间具有一层或多层中间(interventing)膜的实施方式 是行得通的。 —般来说，作为好的水分阻挡层，所述薄膜332应具有低的孔隙率，例如低于5%。 在特别有利的实施方式中，所述孔隙率低于1%。在进一步的实施方式中，所述薄膜332基 本上没有针孔(跨越所述膜的厚度的空隙)。 在一种实施方式中，所述薄膜332为包括氧化铝(A1203)的无机材料。在一个特定 的实施方式中，氧化铝为所述薄膜332的主要成分。在另一个实施方式中，大约在室温(即 25°C )下通过原子层沉积(atomic layer d印osition， ALD)来沉积氧化铝基的无机材料。 在一个该实施方式中，将ALD氧化铝膜沉积至厚度约为10纳米(nm)至300nm。 ALD氧化铝
的优点是具有很高的共形性、提供良好的电绝缘、具有基本上为0%的孔隙率、在很小的
厚度上都无针孔、并且可以以低温沉积。 采用低温方法对形成所述薄膜332是有利的，因为在所述薄膜包覆操作120时，所 述微电子晶片202已被附着且被引线键合至所述封装基板212上，并且温度的变化可以导 致所述芯片与所述封装基板之间产生不均匀的膨胀。所述不均匀的膨胀可以引起应力，所 述应力可以导致所述芯片与所述封装基板之间的连接失败(如使一个或多个引线键合开 裂)。 ALD氧化铝膜还提供了很高的与聚合物树脂材料的粘合强度，如在所述封装基板 的顶部表面208上和所述晶片附着材料206内可以认识到这些。此外，随后形成的模塑料 也可以很好地粘合到所述ALD氧化铝上。可以使用本领域内公知的任何ALD氧化铝方法来 形成所述薄膜332，并因此没有提供详细的操作参数列表。
在一种可供替换的实施方式中，所述薄膜332为聚对亚苯基二甲基型(paryleneType)N、C、D、或F。聚对亚苯基二甲基为聚(对二甲苯)(poly-(para-xylenes)的通用名。在一种特别有利的实施方式中，所述薄膜332为在约25t:通过化学气相沉积(CVD)而沉积的聚对亚苯基二甲基。与ALD相似，CVD具有作为气相沉积的优点，能制成比大多数非气相沉积(如液相)薄得多的膜。CVD聚对亚苯基二甲基在这样厚度上基本上也没有针孔，并提供具有良好粘合特性的疏水层。气相沉积技术的有利之处还在于可以是无溶剂的。CVD聚对亚苯基二甲基方法一般为低于大气压的，然而是在足以使沉积为非瞄准线(non-line of
sight)的压力下，并因此能高度共形性地进行。在一个该实施方式中，将所述CVD聚对亚苯基二甲基膜沉积至厚度为约10纳米(nm)至300nm。低温聚对亚苯基二甲基CVD方法是商业可获得的，且因此在此没有提供详细的操作参数列表。 在其它实施方式中，所述薄膜332为聚酰亚胺(PI)、聚烯烃(polyalkene)(聚链烯烃(polyolefin))、或苯并环丁烯(BCB)。对于这种实施方式，可以使用喷涂方法或低压CVD在低温下施覆这些材料。示例性的喷涂实施方式采用了纳米颗粒质量流沉积技术(nanopart i c1e mass flow d印ositiontechniques)，如气溶胶沉积(AD)。纳米颗粒质量流沉积与热喷涂方法的区别在于沉积在基板上的颗粒尺寸更小。例如，特定的气溶胶方法利用了直径为lOnm-lym的颗粒。纳米颗粒质量流沉积还通常在低温下进行(纳米颗粒没有熔融或软化)。在一种该实施方式中，施敷的PI、聚烯烃或BCB的厚度为约1 y m-10 m。可选择地，可以用低温CVD方法形成PI，例如通过二酐和二胺单体的共蒸发。BCB还可以通过低温等离子体增强CVD(PECVD)来沉积。 在其它实施方式中，所述薄膜332为环氧树脂、室温硫化的(RTV)硅氧烷、氟化的硅氧烷(如聚硅氧烷)、氟化的丙烯酸或聚氨酯。对于这种实施方式，可以使用喷涂方法(如AD)在低温下施覆这些材料。还可以使用溶胶-凝胶方法。在特定的实施方式中，在约25t:的温度下将环氧树脂、RTV硅氧烷、氟化的硅氧烷、氟化的丙烯酸或聚氨酯沉积至厚度为约1 m-100 m。 一般来说，可以控制的且基本上无针孔的最小厚度优选为确保所述薄膜332的共形性。在特定的实施方式中，使用AD来形成所述薄膜332，以达到约1 y m-10 y m的厚度。 回到图l，在模塑操作125中，将模塑料施覆在保护薄膜涂层上。图4说明了来自图3A所示的中间结构的封装体的进展(progression)。如其所示出的，将模塑料434设置在所述微电子晶片202上、所述封装基板212上并基本上围绕所述键合引线222。所述薄膜332在每个上述活性封装结构与模塑料434之间形成水分阻挡层。如前所述，所述薄膜332保护所述微电子晶片202和所述封装基板212不受进入所述模塑料434的本体的水分或沿着所述模塑料434与所述薄膜332之间的界面而进入的水分的影响。理论上，由于所述薄膜332，所述微电子晶片202的任何金属化表面区域、键合引线222或封装基板212根本不与所述模塑料434接触。另外，对于倒装芯片实施方式(例如图3C所示出的)，所述薄膜332同样保护所述微电子晶片202与所述封装基板212之间的焊点256和底部填充材料207不受周围的模塑料(未示出)中的水分的影响。 如图4所示，安装到所述封装基板212上并由所述薄膜332保护的所述微电子晶片202用所述模塑料434进行包塑(overmold)，以提供不受外界环境影响的保护等级。通常的包塑方法使用模压(mold press)将固体或半固体的模塑料设置在所述微电子晶片202
10上。然后将封装体转移通过使所述模塑料流动并包封所述芯片的加热的模具。一般来说，所述模塑料为有机物含量比任何用于所述薄膜332的材料都高的材料。所述模塑料434可以为商购得到的各种模塑料，如使用环氧树脂和胺系或酚系硬化剂的模塑料。所述模塑料434还可以包含填料，例如陶瓷或二氧化硅。本文其它地方描述的薄膜332的任何成分对本领域通常使用的那些模塑料都具有良好的粘合。例如，已发现具有亚甲基二胺硬化剂的环氧树脂对聚酰亚胺、聚对亚苯基二甲基和氧化铝都具有良好的粘合。通过添加弹性体(例如长链脂肪族硅氧烷官能化的环氧树脂类)来为该体系提供韧性。 在应用所述模塑操作125之后，所述WB-MMAP方法100进行至焊料球附着和回流操作130。如图5所进一步示出的，焊料球528被附着到BLM垫226上，以形成至所述基板的底面224的球栅阵列(ball grid array) (BGA)互连。接着，所述焊料球528进行回流并冷却。完成所述WB-MMAP方法100，封装体切割操作135形成来自所述封装基板212的各自独立的封装单元(所述封装单元达到作为用于平行封装操作的邻接载体的程度)。在封装体切割操作135的过程中，切口 540是通过所述模塑料434和所述封装基板212而制成的。
因此，已经公开了具有位于微电子晶片与模塑料之间的薄膜层的器件的封装。尽管本发明已经用特定的语言对结构特征或方法操作进行了描述，但可以理解的是在所附的权利要求书中限定的本发明不必受限于所描述的特定特征或操作。所公开的特定特征和操作可被理解为，尽其努力说明所要求保护的发明的特别优选的实施，而不是限制本发明。
1权利要求
一种封装微电子晶片的方法，该方法包括将所述晶片的第一表面附着到封装基板的第一表面上；在所述晶片的第二表面上和所述封装基板的所述第一表面上形成基本共形的绝缘薄膜；以及在所述基本共形的绝缘薄膜涂层上施覆模塑料。
2. 根据权利要求1所述的方法，该方法还包括在形成所述基本共形的绝缘薄膜涂层前，将引线从所述晶片的所述第二表面键合至所 述封装基板的所述第一表面；当所述涂层形成于所述晶片上时，将该键合的引线包封在所述基本共形的绝缘薄膜涂 层内；在施覆所述模塑料后，将焊料球附着到所述封装基板的第二表面；以及 在附着所述焊料球后，切割该封装基板。
3. 根据权利要求1所述的方法，其中，该方法还包括在形成所述基本共形的绝缘薄膜涂层前，底部填充所述晶片的所述第一表面与所述封 装基板的所述第一表面之间的区域；当所述涂层形成于所述晶片上时，将所述底部填充包封在所述基本共形的绝缘薄膜涂 层中；在施覆所述模塑料后，将焊料球附着到所述封装基板的第二表面；以及 在附着所述焊料球后，切割所述封装基板。
4. 根据权利要求1所述的方法，其中，形成所述基本共形的绝缘薄膜涂层的过程还包 括使用在约25t:进行的气相沉积方法，共形沉积厚度为10-300nm的膜。
5. 根据权利要求4所述的方法，其中，使用低压化学气相沉积方法来沉积聚(对二甲 苯)。
6. 根据权利要求4所述的方法，其中，用原子层沉积方法来沉积主要含有氧化铝的材料。
7. 根据权利要求4所述的方法，其中，使用低压化学气相沉积方法来沉积聚酰亚胺、聚 烯烃或苯并环丁烯中的至少一种。
8. 根据权利要求1所述的方法，其中，形成所述共形绝缘薄膜涂层的过程还包括 喷涂环氧树脂、室温硫化的硅氧烷、氟化的硅氧烷、氟化的丙烯酸、或聚氨酯。
9. 根据权利要求8所述的方法，其中，所述喷涂为形成厚度为1-10 ii m的所述共形绝缘 薄膜涂层的气溶胶沉积方法。
10. —种封装存储芯片的方法，该方法包括使用第一晶片附着材料将第一存储芯片附着到封装基板的第一表面； 将第一引线从所述第一存储芯片上的第一焊盘键合到所述封装基板的所述第一表面 上的第二焊盘；使用第二晶片附着材料将第二存储芯片附着到所述第一存储芯片； 将第二引线从所述第二存储芯片上的第三焊盘键合到所述封装基板的所述第一表面 上的第四焊盘；在所述第一存储芯片和所述第二存储芯片的叠层上，邻近所述第一晶片附着材料和第二晶片附着材料，在所述第二焊盘和第四焊盘上形成基本共形的绝缘薄膜涂层，并包封所 述第一键合引线和所述第二键合引线；将模塑料施覆到所述基本共形的绝缘薄膜上，以包围包封所述第一键合引线和所述第 二键合弓I线的所述基本共形的绝缘薄膜。
11. 根据权利要求io所述的方法，其中，形成所述基本共形的绝缘薄膜涂层还包括气相沉积厚度为约10-300nm的聚(对二甲苯)或氧化铝。
12. —种微电子封装体，该微电子封装体包括 封装基板，该封装基板附着到微电子晶片的第一表面；基本共形的绝缘薄膜涂层，该涂层在所述晶片的第二表面上和邻近所述微电子晶片的 所述封装基板的区域上；以及模塑料，该模塑料在所述基本共形的绝缘薄膜上。
13. 根据权利要求12所述的微电子封装体，其中，该微电子封装体还包括 键合到所述晶片和所述封装基板第一表面的引线，其中所述基本共形的绝缘薄膜包封了该引线，并且其中所述模塑料包封了该引线周围的所述基本共形的绝缘薄膜。
14. 根据权利要求12所述的微电子封装体，其中，该微电子封装体还包括 底部填充材料，该底部填充材料位于所述晶片的所述第一表面与所述封装基板的所述第一表面之间，其中所述基本共形的绝缘薄膜包封了所述底部填充材料，且其中所述模塑 料包封了所述基本共形的绝缘薄膜。
15. 根据权利要求12所述的微电子封装体，其中，所述基本共形的绝缘薄膜接触设置 在所述晶片第一表面与所述封装基板第一表面之间的晶片附着材料，以在所述晶片附着材 料与所述模塑料之间形成阻挡层。
16. 根据权利要求12所述的微电子封装体，其中，所述模塑料含有环氧树脂，且其中所 述基本共形的绝缘薄膜为厚度约为lOnm-100 m的绝缘材料。
17. 根据权利要求16所述的微电子封装体，其中，所述基本共形的绝缘薄膜含有环氧 树脂、室温硫化的硅氧烷、氟化的硅氧烷、氟化的丙烯酸、或聚氨酯中的至少一种，并具有约 l-10iim的厚度。
18. 根据权利要求16所述的微电子封装体，其中，所述基本共形的绝缘薄膜含有聚(对 二甲苯)、苯并环丁烯、聚烯烃或聚酰亚胺中的至少一种，并具有约10-300nm的厚度。
19. 根据权利要求16所述的微电子封装体，其中，所述基本共形的绝缘薄膜含有氧化 铝，并具有约10-300nm的厚度。
20. 根据权利要求16所述的微电子封装体，其中，将另一所述晶片堆叠在设置于所述 基板上的所述晶片上。
全文摘要
一种用于器件封装的保护薄膜。在施覆模塑料前，在晶片和封装基板的表面上形成绝缘薄膜涂层。该保护薄膜涂层可以减少来自所述模塑料本体或者所述模塑料与所述晶片或基板表面之间的界面的水分渗透。
文档编号H01L25/065GK101770958SQ200910222340
公开日2010年7月7日 申请日期2009年11月13日 优先权日2008年12月29日
发明者任明镇 申请人:任明镇