一种适于电源极性反转的pn结隔离方法

文档序号:7184405阅读:469来源:国知局
专利名称:一种适于电源极性反转的pn结隔离方法
技术领域
本发明涉及一种隔离半导体元件的方法,特别涉及一种适于电源极性反转的PN结隔
离方法。
背景技术
集成电路结构中,为了实现元件之间的电隔离,普遍采用PN结隔离技术,P型衬底接低 电位,N型衬底接最高电位。利用隔离岛或阱之间存在的两个反偏pn结实现元件之间的电隔 离。双极工艺的隔离如图l所示。图中,VDD和VSS分别代表最高电位和最低电位,PSUB为P型 衬底,P+为P型掩埋层,N-为外延层,N+为N+注入层,帮助外接引脚更好的与N-接触,Xl代 表将外延层作为器件一部分的各类器件,而X2代表电阻,X2所处的N-外延层即形成了电阻阱 。CM0S或BICM0S工艺的隔离如图2所示。图中,VDD和VSS分别代表最高电位和最低电位, PSUB为P型衬底,NWELL为N-形成的N阱,N+和P+分别为N+注入和P+注入,NM0Ss和PM0Ss则分 别代表P衬底上的N型器件和N阱里的P型器件。BCD等双阱工艺的隔离如图3所示。图中,VDD 和VSS分别代表最高电位和最低电位,PSUB为P衬底,PWELL和NWELL分别为P-和N-形成的P阱 与N阱,N+和P+分别为N+注入和P+注入,X1和X2则分别代表P阱里的N型器件和N阱里的P型器 件。
然而,在某些特定的应用场合,电路不存在固定的电源和地,或者在使用过程中,电源 与地电位将出现极性反转的情况。此时,由于无法向衬底以及隔离岛或阱提供固定的电位, 不能保证隔离岛或阱之间的两个PN结反偏,导致隔离失效,电路无法集成化。

发明内容
为了解决电源无法确定时隔离半导体元件存在的上述技术问题,本发明提供一种适于电 源极性反转的PN结隔离方法。采用本发明可使工作电压极性发生变化时,仍能保证PN结隔离 有效。
本发明解决上述技术问题的技术方案包括以下步骤在P型衬底双极工艺中,在P+掩埋 层之间开两个N-外延层窗口,在N-外延层上注入N+,从两个注入N+引出两个金属端。
一种适于电源极性反转的PN结隔离方法,包括以下步骤在P型衬底CMOS或BICMOS工艺 中,在P衬底上做两个N阱,在N阱中注入N+,两个N阱周围都用P+注入做隔离,从两个注入N+引出两个金属端。
一种适于电源极性反转的PN结隔离方法,包括以下步骤在P型衬底BJT电阻阱或CMOS或 BICMOSN阱工艺中,在N阱上做两个P+注入环,在P+注入环及其中的N-外延层上覆盖金属层, 从两个覆盖金属层引出两个金属端。
一种适于电源极性反转的PN结隔离方法,包括以下步骤在?型衬底上的?阱中做两个附 注入层,紧挨着N+注入做P+注入,从两个注入N+引出两个金属端;在P型衬底上的N阱中做两 个P+注入环,在P+注入环及其中的N-外延层上覆盖金属层,从两个覆盖金属层引出两个金属 端。
本发明的技术效果在于本发明采用二极管切换电位的方式为电源极性反转的半导体元 件提供了一种低成本的隔离方法,解决了电源极性反转的半导体元件的隔离技术问题。 下面结合附图对本发明作进一步的说明。


图l为双极工艺的隔离图示。
图2为CM0S或BICM0S工艺的隔离图示。
图3为BCD等双阱工艺的隔离图示。
图4为本发明中双极工艺、CM0S或BICM0S工艺中的衬底偏置 图5为本发明中电阻阱、CMOS或BICMOS工艺中的N阱的偏置 图6为本发明中双阱工艺中P阱和N阱的电位连接如图。
参见图4,对于双极工艺、CMOS或BICMOS工艺中的衬底偏置,连接如图4。在BJT工艺中 ,为极性反转的两个引脚另外做两个隔离岛,即在P+掩埋层之间开两个N-外延层窗口,这样 ,P+与N-就形成了PN结二极管。为了使两个N-与外界引脚更好的连接,在N-之上注入N+,之 后由金属M1与M2引出至A脚禾昍脚。这样A与B脚就分别与两个N-相连。在CM0S或BICM0S工艺中 ,首先为两个引脚在P衬底上做两个较小的N阱,在N阱中做N+注入改善连接,两个N阱周围都 用P+注入做隔离,这样P+与N-就形成了PN结二极管。而两个N-通过N+注入及M1和M2分别与A 脚和B脚连接。
其中A和B是引出片外的引脚,即是会出现极性反转的高低电平引脚,二者反相,任何时 刻必有一者为高, 一者为低。
假设A为高电平而B为低电平,贝l」B处N+也为低,即N-为低,则P+与N-形成的PN结临界导 通,衬底电位只比B处高一个PN结正向临界导通电压(0. 5V左右),为低,而A点为高电平, 则A处N+与N-皆为高,P+与N-形成的PN结反偏,不影响电路的工作状态。对于其他电路,由于B点是最低电位,不会有更低的电位,因此不会出现寄生PN结导通的现象。
对于电阻阱、CMOS或BICMOS工艺中的N阱的偏置,如图5。在BJT工艺中,电阻阱是通过 在PSUB之上的P掩埋层间做N-外延层隔离岛实现的。在CM0S或BICM0S工艺中,N阱是直接生长 在衬底之上的N-注入。二者都是N-注入形成的阱。为了将此N型阱连接到A和B之中的高电位 引脚,首先在N型阱上做两个面积较小的P+注入环,P+与环中的N-形成PN结二极管。然后在 P+注入环及其中的N-外延层上覆盖金属层,这样金属层与N-就形成了肖特基二极管。而之前 的P+环可以提高肖特基二极管的击穿电压并改善其导通特性。两片金属M1与M2分别与A脚和B 脚相连。A和B反相。假设A为高B为低,贝UA处的肖特基二极管导通,N-与P+形成的PN结反偏 ,不导通,且反偏电压使PN结耗尽区变窄;而B处的肖特基二极管截止,P+与B同为低电位, N-与P+形成的PN结耗尽区将展宽并阻断B点和外延层的接触。肖特基二极管导通电平小于 0. 5V,则N阱偏置为高电平。
结合对P衬底和N阱的偏置方式,双阱工艺中P阱和N阱的电位连接如图6。在P阱中为两个 引脚做两个N+注入,由于此时没有N-形成的阱,需要紧挨着N+注入做P+注入,与N+注入形成 PN结。两个N+同样通过金属M1和M2分别与A脚与B脚相接。这样,假设A为高而B为低,贝IJB处 的PN结导通,P+与P阱相连,使P阱接到最低电位。而A处的PN结反偏,对电路不产生影响。 对于N阱,同样首先在N阱中做两个面积不大的P+环,使P+与N-形成二极管。在P+环及其环中 的N-之上覆盖金属M3、 M4。这样,M3与M4就与其之下的N-形成肖特基二极管。M3、 M4也分别 与A脚和B脚相接。假设A为高而B为低,贝UA处的肖特基二极管导通,N-与P+形成的PN结反偏 ,不导通,且反偏电压使PN结耗尽区变窄;而B处的肖特基二极管截止,N-与P+形成的PN结 耗尽区将展宽并阻断B点和外延层的接触。肖特基二极管导通电平小于0.5V,贝I」N阱偏置为高 电平。
权利要求
1.一种适于电源极性反转的PN结隔离方法,包括以下步骤在P型衬底双极工艺中,在P+掩埋层之间开两个N-外延层窗口,在N-外延层上注入N+,从两个注入N+引出两个金属端。
2. 一种适于电源极性反转的PN结隔离方法,包括以下步骤在P型衬 底CM0S或BICM0S工艺中,在P衬底上做两个N阱,在N阱中注入N+,两个N阱周围都用P+注入做 隔离,从两个注入N+引出两个金属端。
3.一种适于电源极性反转的PN结隔离方法,包括以下步骤在BJT电 阻阱或CMOS或BICMOSN阱工艺中,在N阱上做两个P+注入环,在P+注入环及其中的N-外延层上 覆盖金属层,从两个覆盖金属层引出两个金属端。
4. 一种适于电源极性反转的PN结隔离方法,包括以下步骤在双阱 工艺中,在P型衬底上的P阱中做两个N+注入层,紧挨着N+注入做P+注入,从两个注入N+引出 两个金属端;在P型衬底上的N阱中做两个P+注入环,在P+注入环及其中的N-外延层上覆盖金 属层,从两个覆盖金属层引出两个金属端。
全文摘要
本发明公开了一种适于电源极性反转的PN结隔离方法。它包括以下步骤在P型衬底双极工艺中,在P+掩埋层之间开两个N-外延层窗口,在N-外延层上注入N+,从两个注入N+引出两个金属端。本发明采用二极管切换电位的方式为电源极性反转的半导体元件提供了一种低成本的隔离方法,解决了电源极性反转的半导体元件的隔离技术问题。
文档编号H01L21/8222GK101604656SQ20091030481
公开日2009年12月16日 申请日期2009年7月24日 优先权日2009年7月24日
发明者陈奕星 申请人:湖南麓湖微电子有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1