专利名称：：用于碳化硅器件的双保护环边缘终端和制造具有双保护环边缘终端的碳化硅器件的方法
技术领域：
：本发明涉及微电子器件，以及更具体地涉及碳化硅器件的边缘终端。
背景技术：
：高压碳化硅(SiC)肖特基二极管能够处理例如在大约600V至大约2.5kV之间的电压，可期望其能够与制造为具有类似额定电压的硅PIN二极管竞争。根据它们的有源区，这些二极管可以处理大约100安培或甚至更大的电流。高压肖特基二极管有很多重要的应用，特别是在功率调节、分配和控制领域。SiC肖特基二极管在这些应用中的一个重要的特性是它的开关速度。基于硅的PIN器件通常呈现相对较差的开关速度。硅PIN二极管根据其额定电压可以具有大约20kHz的最大开关速度。相反，基于碳化硅的器件理论上能够具有更高的开关速度，例如，超出硅的大约100倍。此外，碳化硅可能能够比硅器件处理更高的电流密度。传统的SiC肖特基二极管结构具有η型SiC衬底，在其上形成有作为漂移区的η—外延层。该器件通常包括在该rf外延层上直接形成的肖特基接触。在肖特基接触的周围是通常通过离子注入形成的P型JTE(结终端扩展)区。注入物可以是铝、硼、或者其他任何适合的P型掺杂物。JTE区的目的是减少或防止电场在边缘聚集，以及减少或防止耗尽区与器件表面相互作用。表面效应可能导致耗尽区不均勻扩散，这可能不利地影响器件的击穿电压。其他的终端技术包括可能受表面效应影响更强的保护环和浮置场环。也可以通过注入诸如镍或磷的η型掺杂物来形成沟道截断区，以防止耗尽区扩散到器件的边缘。SiC肖特基二极管的其他的传统终端，在Singh等人的“PlanarTerminationsin4H-SiCSchottkyDiodesWithLowLeakageAndHighYields”中被描述，该文章发表在ISPSD'97,pp.157-160。用于SiC肖特基势垒二极管的ρ型外延保护环终端，在Ueno等人的"TheGuard-RingTerminationforHigh-VoltageSiCSchottkyBarrierDiodes，，中被描述，其发表在IEEEElectronDeviceLetters,Vol.16，No.7，1995年7月，pp.331-332。此外，其他的终端技术在公开的PCT申请WO97/08754、题为“SiCSemiconductorDeviceComprisingAPNJunctionWithAVoltageAbsorbingEdge，，中被描述。如上简要讨论的，在高电压碳化硅器件中，结终端扩展(JTE)，多浮置保护环(MFGR)和场板(FP)是通常使用的终端方案。JTE可能是非常有效的边缘终端，然而，JTE可能也需要严格控制有源掺杂浓度和结深的乘积。而且，由于增加的光刻和注入步骤而导致了额外的制造成本。FP也是个传统的用于器件边缘终端的技术，以及可能是节省成本的。在传统的FP器件中，高场是由金属场板下的氧化层支持的。这种技术对于半导体中的最大场相对低的硅器件来说运行地很好。然而，在SiC器件中，阻断状态下的电场可以非常高(2MV/cm)，这是在氧化半导体界面处乘以2.5倍。这就导致了很高的氧化场，并且可能导致长期的可靠性问题。因此，FP可能不适合用在SiC器件中。除了JTE，多浮置保护环已经被提出作为用于减少JTE对注入剂量变化的敏感性的技术。见Kinoshita等人在Tech.DigestoflSPSD，02，pp.253-256.中的"GuardRingAssistedRESURF:ANewTerminationStructureProvidingStableandHighBreakdownVoltageforSiCPowerDevices”。Kinoshita等人报导称这样的技术降低了对注入剂量变化的敏感性。然而，用于终端的区域几乎是用于JTE的区域的3倍，这是因为保护环既被添加在JTE的内边缘也被添加在JTE的外边缘。MFGR也可能是节省成本的边缘终端方法，这是因为与JTE相比其使用了较少的制造步骤。然而，MFGR可能对在氧化物-半导体的界面中的表面电荷非常敏感。理想的多浮置保护环(MFGR)终端的理想电场分布如图IA至图ID所示。图IA示出了传统的MFGR器件，其中为了简洁将P型SiC保护环之间的间隔示出为恒定的。在阻断状态，耗尽区在主结开始，然后横向和纵向扩展。一旦耗尽区击穿第一保护环，第一保护环的电势就锁定在主结的电势。在这个时候，保护环的击穿侧将小量的空穴注入到η区域。失去的电荷被保护环的外边缘的η电荷的耗尽所取代。这种击穿和电荷注入一直持续直到耗尽区达到最后的保护环。由于在保护环之间耗尽的η电荷的数量是相同的(恒定间隔的MFGR)，因此每个保护环见到的峰值χ场对所有的保护环来说都一样，如图IB所示。然而，如图IC所示，对于所有保护环，峰值y场是不同的，这是因为对于所有保护环来说，η电荷耗尽的量是不同的。最高的y场值在主结上出现，以及连续的保护环已经降低了y场的等级。在图ID上示出了χ场和y场的矢量和，并且示出了在主结的底部角落的最高电场(图IA中圈出部位)。因此，如果使用了恒定间隔的MFGR终端，则可预料到在主结的圈出的底部边缘发生击穿。如果希望每个浮置保护环支持相同的电场，则保护环之间的间隔可以改变。在主结和最内部的保护环之间的间隔可能最小，以及在最外部保护处的间隔可能是最大的。对MFGR终端方法来说，潜在的受批评的一个事项是它对在氧化物半导体界面处的电荷非常敏感。在金属氧化物半导体(MOS)晶体管的MOS栅极区的净电荷可能是非常低的。然而，场氧化物与热生长的栅极氧化物相比经常典型地具有较低的质量，并且等离子处理的步骤可能导致较高的氧化物电荷。当大量的正电荷出现在氧化物半导体界面处时，轻掺杂η-层的表面变成η+区域，其压缩了等电势线。这导致了在氧化物半导体界面处的非常高的场，因此，减少了浮置保护环的效率，这可能致使器件的阻断电压降低。此外，该电荷(大多是正的)能够向氧化物半导体界面移动或离开氧化物半导体界面，导致取决于时间的击穿电压或击穿移动(walk-out)。击穿移动指的是击穿电压以第一值开始，以及随着时间增加并偏压的现象。这个问题可能在碳化硅器件中更严重，因为场氧化物通常是沉积的。沉积的氧化物对于那些热生长层来说通常具有较差的特性，以及与硅器件的电荷密度相比，碳化硅器件中的氧化物半导体界面具有更大的电荷密度。在发表在IEEETransactionsonElectronDevices，Vol.38，No.3，1991年七月，pp.1666-1675上的Yilmaz的"OptimizationandSurfaceChargeSensitivityofHighVoltageBlockingStructureswithShallowJunctions，，中建议在每个保护环上放置补偿场板。这样的结构在图2中示出。如图2所示，η型半导体层10具有主结12和形成在其中的一系列浮置保护环14。氧化层16设置在半导体层10上，以及在氧化物16中设置开口。补偿场板18设置在开口中以与浮置保护环14接融并延伸至氧化层16上。Yilmaz证明每个保护环支持的电压能够被平均分配，以及通过扩展靠近界面的等电势线，能够减少对寄生电荷的敏感性。该技术能够在硅器件中相对容易地被实现，这是因为硅器件中漂移层的掺杂浓度通常较低，以及保护环能够在其之间具有合理的大的间隔。然而，在碳化硅器件中，漂移层的掺杂密度可以达到具有相同阻断能力的硅器件的100倍或者更高，以及每个保护环支持的电场可以是硅器件的10倍或者更高。因此，与硅器件相比，保护环可能需要被放置的彼此更靠近，以及可能需要的场氧化物的厚度可以比在硅器件中所使用的更厚。对于碳化硅器件，这样的要求可能难以使用例如光刻的传统制造技术来实现，这是由于补偿场板-浮置保护环结构使得每个场板分开接触每个保护环，以及保护环的边缘不应该与下一个保护环的边缘重叠。为了满足这些要求，每个保护环可能需要被扩大，以及保护环的对准公差不应小于0.25μm。如果并非不可能，这样的对准要求可能难以使用用于SiC的传统接触对准器来实现。阶梯覆盖也可以是使用补偿场板-浮置保护环结构的另一问题，这是因为可能需要氧化物的厚度。此外，在场板的设计中，因为是氧化物支持场或电压，因此氧化物的质量对于实现可接受的结果来说可能是重要的。与硅器件中可用的氧化物相比，在碳化硅器件中的氧化物通常具有较低的质量。因此，补偿场板_浮置保护环结构对碳化硅器件来说可能是不现实的。适于用在碳化硅器件中的保护环边缘终端结构，在2006年4月11日授权于Ryu等人的共同受让美国专利第7，026，650号、题为“Multiplefloatingguardringedgeterminationforsiliconcarbidedevices”，其公开通过引用全部结合于此。如在此所讨论的，除了多重浮置保护环，还提供了表面电荷补偿层，例如薄的P型层。表面电荷补偿层可以被用来至少部分地中和碳化硅器件中的氧化物半导体界面处的电荷的影响。
发明内容本发明的一些实施例提供了用于半导体器件的边缘终端结构，包括在半导体层上的多个隔开的同心浮置保护环，该半导体层至少部分围绕半导体结。隔开的同心浮置保护环具有重掺杂部分和轻掺杂部分。在某些实施例中，半导体器件可以是碳化硅半导体器件，半导体层可以是碳化硅层，以及半导体结可以是基于碳化硅的半导体结。在本发明其他实施例中，浮置保护环的重掺杂部分延伸到碳化硅层中第一距离，以及浮置保护环的轻掺杂部分延伸到碳化硅层中第二距离。在本发明的其他实施例中，第一距离和第二距离可能是相同的。在本发明的一些实施例中，第一距离可能小于第二距离。第一距离可以大约是0.5μm以及第二距离是大约0.8μm。浮置保护环的轻掺杂部分在邻近浮置保护环的重掺杂部分的部分中可以具有第一掺杂浓度，以及在浮置保护环的重掺杂部分之下具有大于第一掺杂浓度的第二掺杂浓度。第一掺杂浓度可以大约是1.OX1017，以及第二掺杂浓度可以大约是1.4XIO170第二掺杂浓度可以是向着Si02/SiC界面的退化分布曲线。在本发明的其他实施例中，浮置保护环的重掺杂部分可以具有从大约5.OXIO18CnT3到大约1.0X102°cm_3的掺杂剂浓度，以及浮置保护环的轻掺杂部分从大约5.OXIO16CnT3到大约5.OXIO17CnT3之间的掺杂剂浓度。在本发明的其他实施例中，掺杂剂浓度可以从器件的主结到器件的边界减少。在特定实施例中，保护环的轻掺杂部分的掺杂剂浓度可以从该器件的主结到器件的边界减少，在保护环的轻掺杂部分中提供梯度。在本发明的一些实施例中，重掺杂部分和轻掺杂部分延伸至碳化硅层中大约0.3μm到大约0.8μm的距离。在本发明在其他实施例中，浮置保护环可以是均勻地隔开、非均勻地隔开和/或均勻隔开和非均勻隔开的组合。在本发明的其他实施中，多个浮置保护环可以包括大约2到大约100个保护环。在本发明的一些实施例中，碳化硅层可以是η型碳化硅层，以及多个隔开的保护环可以是P型碳化硅。在本发明的其他实施例中，碳化硅层可以是ρ型碳化硅层，以及多个隔开的保护环可以是η型碳化硅。图1是传统MFGR结构和该结构的理想场轮廓的示意图。图2是具有补偿场板的传统MFGR结构的示意图。图3是根据本发明的一些实施例的边缘终端结构的截面图。图4Α至图4D是示出了根据本发明的一些实施例的边缘终端结构的制造中的工艺步骤的截面图。图5是根据本发明的一些实施例的用于离子注入的双保护环掩模的平面图。图6是根据本发明的一些实施例的具有鲁棒性的保护环终端(“鲁棒GR终端”)和双保护环终端(“双GR终端”)的二极管的阻断柱状图。图7是示出了根据本发明的一些实施例的具有鲁棒保护环终端和双保护环终端的二极管的代表性反转IV曲线的曲线图。图8是示出了根据本发明的一些实施例的具有鲁棒保护环终端和双保护环终端的二极管的SiCJBS二极管阻断特性的仿真的曲线图。图9和图10是分别示出了根据本发明的一些实施例的具有双保护环终端和鲁棒保护环终端的JBS在680V处的电位分布的曲线图。图11和图12是分别示出了根据本发明的一些实施例的在终端结下和在Si02/SiC界面处的电场分布比较的曲线图。图13是示出了根据本发明的一些实施例的边缘终端结构的截面图。图14是示出了根据图13中示出的本发明的一些实施例的电场特性的曲线图。图15是示出了根据图13中示出的本发明的一些实施例的电场特性的曲线图。具体实施例方式以下将参考示出了本发明的示例性实施例的附图更全面地描述本发明。然而，本发明可以以多种不同形式来实施，所以不应被解释为限制于在此阐述的示例性实施例。相反，提供公开的实施例是为了使该公开彻底和完全，并且全面告知本领域技术人员本发明的范围。在附图中，为了清楚，尺寸和层及区域的相关尺寸可能被扩大。此外，在此描述和示出的每个实施例也包括它的互补导电型的实施例。通篇，类似的标号表示类似的元件。应该理解，当元件或层被提到“在另一元件上”、“连接到另一元件”、“耦合到另一元件”或者“响应于另一元件”(和/或其变型)时，它能够直接在其他元件上或直接连接、耦合或响应于其他元件，或者可能存在居间的元件。相反，当元件被称作“直接在其他元件上”、“直接连接到其他元件”、“直接耦合到其他元件”、或“直接响应于其他元件”(和/或其变型)时，不存在居间的元件。如在此所使用的，术语“和/或”包括一个或多个相关列出项目中的任一或所有组合，并且可以被缩写为“/”。应该理解，尽管术语第一、第二、第三等多可以在此被使用来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应被这些术语所局限。这些术语仅用来将一个元件、部件、区域、层或部分与其他区域、层或部分区分开。因此，下面讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不背离本发明的教导。在此所使用的术语仅用于描述特定实施例的目的，并不旨在限制本发明。如在此所使用的，单数形式“一个”、“一”和“这个”旨在也包括复数形式，除非上下文中明确有相反指示。还应该理解，当在本说明书中使用术语“包括”、“包含”、“具有”和/或“含有”时，明确存在所述的特征、整体、步骤、操作、元件和/或部件，但是不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、部件和/或其构成的组。相反，在本说明书中被使用的术语“由...构成”(和/或其变型)，指定特性、整体、步骤、操作、元件和/或部件的数量，并且排除额外特性、整体、步骤、操作、元件和/或部件。此外，相对术语，例如“下”或“底部”和“上”或“顶部”，可以用在这里来描述一个元件与其他因素的关系，如图中所示。应该理解，相对术语旨在包括除了图中示出的方向之外的器件的不同方向。例如，如果附图之一中的器件被翻转，则被描述为在其他元件的“下”方的元件，将被定位在其他元件的“上”方。因此，根据附图的特定方向，示例性术语“下”既包括“下”方向也包括“上”方向。类似的，如果附图之一中的器件被翻转，被描述为“在其他元件下”或“在其他元件下方”的元件，将被定位为在其他元件“上”。示例性术语“在...下”或“在...下方”因此能够包括上和下的方向。在此参考作为本发明的理想实施例(和中间结构)的示意图的截面图来描述本发明的示例性实施例。因而，作为例如制造技术和/或公差的结果的与示出的形状的偏差是可以意料到的。因此，所披露的本发明的实施例不应被解释为限于在此示出的特定形状的区域，而是应该包括例如由制造产生的形状的偏离。例如，被示出为矩形的注入区通常具有圆的或弯曲的特征和/或在其边缘具有成梯度的注入浓度，而不是从注入区到非注入区的二元变化。同样的，通过注入形成的隐埋区可能导致隐埋区和通过其发生注入的表面之间的区域中的一些注入。因此，在附图中示出的区域在本质上是示例性的，以及他们的形状不旨在示出器件的区域的真正形状，并且不旨在限制本发明的范围，除非在此很明确的表述。除非有不同定义，在此所使用的所有术语(包括技术和科学术语)具有本领域技术人员通常理解的相同含义。还应该理解，术语，例如在通常使用的字典中定义的那些术语，应该被解释为具有与他们在本说明书和相关技术的上下文中具有的含义一致的含义，而且不应该被解释为理想化的或过度正式的含义，除非在此明确定义了。如下面更详细描述的，本发明的实施例可以提供改进的半导体器件的边缘终端，半导体器件例如是P-N，肖特基，PiN或其他这样的半导体器件。本发明的特定实施例提供了用于碳化硅(SiC)器件的边缘终端。例如，在不背离本发明的范围的情况下，本发明的实施例可以被用作SiC肖特基二极管，结势垒肖特基(JBS)二极管，PiN二极管，半导体闸流管、晶体管或其他这样的SiC器件的边缘终端。具体地，如下面参考图3至图15具体讨论的，本发明的一些实施例提供了使用双保护环终端(“双GR终端”)的用于高电压碳化硅器件的改进的边缘终端。上面已近通过引用结合于此的共同受让的Ryu等人的美国专利第7，026，650号(以下称作“，650专利”)，讨论了与SiC功率器件结合使用的鲁棒保护环终端(“鲁棒GR终端”)。如在此所讨论的，例如，除了多浮置保护环之外，提供诸如薄P型层的表面电荷补偿层。在’650专利中讨论的保护环终端结构已经表现出比包括结终端扩展(JTE)的传统保护环终端更高的阻断能力。然而，最大击穿电压可能仍然小于理论上预计的值。因此，根据本发明的一些实施例提供了分别用于重掺杂和轻掺杂注入的双保护环(DGR)终端结构。具体地，保护环的重掺杂部分可以通过铝(Al)注入来实现，而保护环的轻掺杂部分可以通过硼(B)注入来实现。根据本发明的一些实施例，提供重掺杂和轻掺杂注入二者可以提供从主结到终端边缘的掺杂梯度，从而根据本发明的一些实施例的器件中的电场能进一步被减小。换句话说，保护环的平均掺杂浓度在器件的主结处更大，并且朝着器件的外围方向减小。根据本发明的一些实施例的掺杂梯度对SiC中的硼是特别有用的，它能在高温激活过程中扩散。关于本发明的一些实施例的细节将在下面参考图3至图15更进一步地讨论。现在参考图3，讨论示出了本发明的一些实施例的碳化硅半导体器件20的截面图。如在图3中所示，根据本发明的一些实施例，碳化硅层30(例如轻掺杂的η型碳化硅层)已经在其中形成了例如P型碳化硅的主结32，以及多个双保护环DGR1、DGR2、DGR3和DGR4(例如ρ型碳化硅浮置保护环)。尽管在图3中示出了四个双保护环DGR1、DGR2、DGR3和DGR4，但是本发明的实施例不局限于该构造。在不背离本发明的范围的情况下，可以包括任何数量的双保护环。如在图3中进一步所示，例如氧化层的绝缘层26设置在碳化硅层30上。绝缘层26是沉积或生长的氧化物，并且可以使用本领域技术人员已知的技术制造。在本发明的特定实施例中，绝缘层26可以是氧化物，例如SiO2,氮化物，例如Si3N4，氧化物-氮化物-氧化物结构和/或氧氮化物或有机膜，例如聚酰亚胺层。如图3中进一步所述，每个双保护环DGR1、DGR2、DGR3和DGR4都分别包括第一和第二部分34和36。在本发明的一些实施例中，双保护环DGRl、DGR2、DGR3和DGR4的第一和第二部分34和36可以是ρ型碳化硅。尽管第一和第二保护环DGRl和DGR2被示出为其之间的距离Dl等于零，但是本发明的实施例不局限于该结构。在不背离本发明的范围的情况下，第一和第二保护环DGRl和DGR2之间的距离可以大于零。进一步分别示出了第二保护环DGR2和第三保护环DGR3以及第三保护环DGR3和第四保护环DGR4之间的距离D2和D3。在不背离本发明的范围的情况下，距离D1、D2、和D3可能都是不同的距离。对于图3中示出的结构，其中ρ型碳化硅双保护环设置在η型碳化硅层中，双保护环DGR1、DGR2、DGR3和DGR4的重掺杂部分(P+)34的剂量电荷(浓度X深度=剂量)可以在大约5.OXIO18cm-3到LOXlO2W0轻掺杂部分(ρ_)36可以在大约5.OXIO16cnT3到5.OXIO1W30如在此所使用的，“η+”或“P+”表示由比相同或其他层或衬底的相邻或其他区域中存在的载流子浓度更高的载流子浓度限定的区域。双保护环DGR1、DGR2、DGR3和DGR4的重掺杂区34和轻掺杂区36可以延伸进入碳化硅层30大约0.3到0.8μm的距离D4。尽管图1示出了重掺杂部分34和轻掺杂部分36延伸进入衬底相同的距离D4，但是本发明的实施例不局限于该结构。下面将参考图13进一步讨论可选实施例。双保护环DGR1、DGR2、DGR3和DGR4的重掺杂部分34和/或轻掺杂部分36越靠近器件20的主结32可以具有越高的掺杂浓度，并且在器件20的外围处可以具有较低的掺杂浓度。在本发明的一些实施例中，铝离子被注入以实现重掺杂部分34以及硼离子被注入以实现轻掺杂部分36。在靠近高掺杂保护环的第二保护环中提供轻掺杂部分36使得能够提供主结32到终端边缘的掺杂梯度，尤其是对于能够在高温激活过程中扩散的SiC中的硼。因此，根据本发明的一些实施例，电场可以被进一步减小。期望氧化物半导体界面具有大约1.OXIO12到2.OXIO12CnT3的正电荷。双保护环DGR1、DGR2、DGR3和DGR4的表面低掺杂部分36的表面通常被正表面电荷耗尽，以及在双保护环DGR1、DGR2、DGR3和DGR4的轻掺杂部分36中的耗尽区中的负电荷将减小由氧化物界面电荷产生的电场线，并且可能抵消正界面电荷的负面影响。如上所述，在本发明的一些实施例中，双保护环34/36可以均勻隔开、不均勻隔开、或均勻和不均勻隔开的组合。换句话说，D1、D2、D3等的长度可以变化，也可以不是恒定的。此外，在本发明的特定实施例中，可以提供大约1个到大约100个保护环34/36。保护环34/36可以从器件的主结延伸大约10μm到大约1000μm的距离。在制造根据本发明的特定实施例的器件时，轻掺杂部分36可以在形成重掺杂部分34之前或之后形成。重掺杂部分34和轻掺杂部分36都可以通过例如离子注入或本领域技术人员已知的其他技术来提供。可选地，轻掺杂部分34或重掺杂部分36可以是形成在层30上的SiC的外延生长层或SiC的沉积层，并且在所述区域的情况下，被图案化从而提供期望的表面电荷补偿区和/或层。在这种情况下，保护环可以在SiC层形成之前或之后形成。尽管已经参考P-N主结描述了本发明的实施例，如本领域技术人员根据本公开所能理解的，根据本发明的实施例的边缘终端技术可以被用于其它的器件和/或结型，如肖特基结。如上面参考图3所讨论的，本发明的一些实施例提供了一种新颖的边缘终端结构，包括用于高和低注入剂量的双保护环来进一步减小电场。具体的，如上所讨论的，本发明的一些实施例提供了保护环的轻掺杂部分34的梯度，其能够进一步提供功率器件的阻断能力。此外，根据本发明的一些实施例，轻掺杂部分34在诸如未对准、开口限定等工艺中可以具有宽范围的公差。根据本发明的一些实施例的双保护环终端结构可以使用已存在的工艺来处理，因此可以不增加工艺步骤和处理这些器件的难度。由根据本发明的一些实施例的器件提供的较高的阻断能力可以使得改进功率器件的其他参数，例如通过更薄的漂移层减小导通电阻。更薄的漂移层可以减小功率器件的管芯尺寸以进一步实现较高的芯片成品率。下面将参考图4A至4D讨论制造根据本发明的一些实施例的双保护环边缘终端结构的方法。如图4A所示，碳化硅层30中已经形成结32和双保护环结构的隔开的重掺杂部分34。这样的区域例如可以通过离子注入到碳化硅衬底和/或外延层中来形成。例如，如图4A所示，具有大约5.OXIO18CnT3到大约1.OX102°cm_3掺杂浓度的铝离子可以被注入到碳化硅层30以提供重掺杂部分34。现在参考图4B，掩模层100可以形成并图案化在碳化硅层30上，并且可以对应于结32和保护环的重掺杂部分34。掩模层100可以由传统的掩模材料制成，并且例如，可以使用传统的光刻技术或本领域技术人员已知的其他的这样的技术来图案化。掩模层100在结32和保护环的重掺杂部分34附近开窗口。如图4C中所示，可以使用掩模层100作为离子注入掩模来通过离子注入形成保护环的轻掺杂部分36。例如，具有大约5.OXIO16CnT3到大约5.OXIO17CnT3掺杂浓度的硼离子可以被注入至碳化硅层30以提供图4C中示出的轻掺杂部分34。如图4D中所示，随后掩模100可以被去除，以及绝缘层26可以形成在所得到的结构上。绝缘层26可以例如在所得到的结构上通过热氧化和/或沉积氧化物来形成。尽管已经参考制造中的特定操作、特定掩模图案等描述了本发明的实施例，但是如本领域的技术人员根据本公开应理解的，在仍然得益于本发明的教导的同时，也可以使用其他操作、操作顺序、掩模图案等。例如，可以提供保护环和表面电荷补偿区的不同顺序的注入。此外，制造器件时的特定操作可以取决于所制造的器件。因此，例如，与二极管的制造相比，晶体管的制造可以具有不同的制造步骤。因此，本发明的实施例不应被解释为局限于制造中的特定操作，而是可以包括提供如在此所描述的边缘终端结构的制造方法。现在参考图5，将讨论用于形成根据本发明的一些实施例的双保护环终端结构的掩模。如图5所示，掩模500已经被图案化以形成双保护环的轻掺杂部分34(例如，硼)以及双保护环的重掺杂部分36(例如，铝)。在图5中示出了掩模500的用于注入重掺杂部分36的部分。此外，图5中示出了掩模500的用于注入轻掺杂部分34的部分。因此，根据本发明的一些实施例的双保护环终端可以允许采用一次注入使轻掺杂保护环(B)的剂量从器件的主结到外围逐渐降低。现在参考图6，讨论具有根据本发明的一些实施例的鲁棒保护环终端和双保护环终端的二极管的阻断柱状图。如柱状图所示的，使用根据本发明的一些实施例的双保护环终端结构实现了高大约130伏特的阻断电压。图7是示出了具有根据本发明的一些实施例的鲁棒保护环终端和双保护环终端的二极管的代表性的反向IV曲线的曲线图。图8是示出了具有根据本发明的一些实施例的鲁棒保护环终端和双保护环终端的二极管的SiCJBS二极管阻断特性的仿真的曲线图。图9和图10是分别示出了具有根据本发明的一些实施例的双保护环终端和鲁棒保护环终端的JBS在680V处的电势分布的曲线图。图11和图12是分别示出了根据本发明的一些实施例的在终端结之下和在Si02/SiC界面处的电场分布比较的曲线图。应该理解较低的电场产生较低的泄漏电流。现在参考图13，示出了根据本发明的一些实施例的边缘终端结构20’的截面图。通篇，相同的参考标号表示相同的元件，因此对于上面参考图3所讨论的相同标号的元件的细节为了简洁在此不再重复。如图13所示，双保护环结构的轻掺杂部分具有第一部分46和第二部分47。如图13所示，轻掺杂部分46的第一部分可以是ρ—层以及可以具有大约LOXIOiW3的掺杂浓度。轻掺杂部分的第一部分可以延伸进半导体层30中大约0.5μm。此外，轻掺杂部分的第二部分47可以是p_层以及可以具有大约1.4XIO17CnT3的掺杂浓度。轻掺杂部分的第二部分47可以延伸进半导体层30中大约0.8μm并且可以延伸到重掺杂部分36的下面。如下面将讨论的图14和15中示出的，在图13中示出的本发明的实施例可以在电场特征方面呈现出改进。图14是示出了根据图13中示出的本发明的一些实施例的电场特征的曲线图。图15是示出了根据图13中示出的本发明的一些实施例的电场特征的曲线图。具体的，图15是示出了具有第二掺杂浓度的退化分布的鲁棒GR终端和双保护环终端的曲线图。尽管上面主要参考碳化硅半导体器件讨论了本发明的实施例，但是本发明的实施例不局限于碳化硅器件。例如，在不背离本发明的范围的情况下，根据本发明的一些实施例的器件可以是硅(Si)、氮化镓(GaN)或砷化镓(GaAs)。在附图和说明书中，已经披露了本发明的典型优选实施例，并且尽管使用了特定术语，但它们仅仅是一般和描述性含义并且不是为了限制的目的，本发明的范围在下面的权利要求中限定。权利要求一种用于半导体器件的边缘终端结构，包括位于半导体层中的多个隔开的同心浮置保护环，其至少部分地围绕半导体结，所述隔开的同心浮置保护环具有重掺杂部分和轻掺杂部分。2.根据权利要求1所述的边缘终端结构，其中所述半导体器件包括碳化硅半导体器件，所述半导体层包括碳化硅层，以及所述半导体结包括基于碳化硅的半导体结。3.根据权利要求2所述的边缘终端结构，其中所述浮置保护环的所述重掺杂部分延伸进入所述碳化硅层第一距离，以及所述浮置保护环的所述轻掺杂部分延伸进入所述碳化硅层第二距离。4.根据权利要求3所述的边缘终端结构，其中所述第一距离和所述第二距离相同。5.根据权利要求3所述的边缘终端结构，其中所述第一距离小于所述第二距离。6.根据权利要求5所述的边缘终端结构，其中所述第一距离是大约0.5μπι以及所述第二距离是大约0.8μm。7.根据权利要求6所述的边缘终端结构，其中所述浮置保护环的所述轻掺杂部分在邻近所述浮置保护环的所述重掺杂部分的部分中具有第一掺杂浓度，以及在所述浮置保护环的所述重掺杂部分之下，具有高于所述第一掺杂浓度的第二掺杂浓度。8.根据权利要求7所述的边缘终端结构，其中所述第一掺杂浓度是大约1.0X1017，以及所述第二掺杂浓度是大约1.4XIO1709.根据权利要求2所述的边缘终端结构，其中所述浮置保护环的所述重掺杂部分具有从大约5.OXIO18CnT3到大约1.OX102°cm_3的掺杂剂浓度，以及其中所述浮置保护环的所述轻掺杂部分具有从大约5.OXIO16CnT3到大约5.OXIO17CnT3的掺杂剂浓度。10.根据权利要求9所述的边缘终端结构，其中所述掺杂剂浓度从所述器件的主结到所述器件的外围减小。11.根据权利要求10所述的边缘终端结构，其中所述保护环的所述轻掺杂部分的所述掺杂剂浓度从所述器件的主结到所述器件的外围减小，在所述保护环的所述轻掺杂部分中提供梯度。12.根据权利要求1所述厕边缘终端结构，其中所述重掺杂部分和所述轻掺杂部分延伸进入所述碳化硅层大约0.3μm到大约0.8μm的距离。13.根据权利要求1所述的边缘终端结构，其中所述浮置保护环均勻隔开、不均勻隔开和/或均勻和不均勻隔开的组合。14.根据权利要求1所述的边缘终端结构，其中所述多个浮置保护环包括大约2个到大约100个保护环。15.根据权利要求2所述的边缘终端结构，其中所述碳化硅层是η型碳化硅层，以及所述多个隔开的保护环是P型碳化硅。16.根据权利要求2所述的边缘终端结构，其中所述碳化硅层是ρ型碳化硅层，以及多个隔开的保护环是η型碳化硅。17.—种制造半导体器件的边缘终端结构的方法，包括在半导体层中形成多个隔开的同心浮置保护环，其至少部分地围绕半导体结，所述隔开的同心浮置保护环具有重掺杂部分和轻掺杂部分。18.根据权利要求17所述的方法，其中所述半导体器件包括碳化硅半导体器件，所述半导体层包括碳化硅层，以及所述半导体结包括基于碳化硅的半导体结。19.根据权利要求18所述的方法，其中形成所述浮置保护环的所述重掺杂部分包括形成所述浮置保护环的所述重掺杂部分以延伸进入所述碳化硅层第一距离；以及其中形成所述浮置保护环的所述轻掺杂部分包括形成所述浮置保护环的所述轻渗杂部分以延伸进入所述碳化硅层第二距离。20.根据权利要求19所述的方法，其中所述第一距离和所述第二距离相同。21.根据权利要求19所述的方法，其中所述第一距离小于所述第二距离。22.根据权利要求21所述的方法，其中所述第一距离是大约0.5μm，以及所述第二距离是大约0.8μm。23.根据权利要求22所述的方法，其中所述浮置保护环的所述轻掺杂部分在邻近所述浮置保护环的所述重掺杂部分的部分中具有第一掺杂浓度，以及在所述浮置保护环的所述重掺杂部分之下具有大于所述第一掺杂浓度的第二掺杂浓度。24.根据权利要求23所述的方法，所述第一掺杂浓度是大约1.OX1017，以及所述第二掺杂浓度是大约1.4X1017。25.根据权利要求18所述的方法，进一步包括通过注入具有从大约5.OXIO18CnT3到大约1.OXIO2tlCnT3的掺杂剂浓度的铝，形成所述浮置保护环的所述重掺杂部分；以及通过注入具有从大约5.OXIO16CnT3到大约5.OXIO17CnT3的掺杂剂浓度的硼，形成所述浮置保护环的所述轻掺杂部分。26.根据权利要求25所述的方法，其中所述掺杂剂浓度从所述器件的主结到所述器件的外围减小。27.根据权利要求26所述的方法，其中所述保护环的所述轻掺杂部分的所述掺杂剂浓度从所述器件的主结到所述器件的外围减小，在所述保护环的所述轻掺杂部分中提供梯度。28.根据权利要求18所述的方法，其中所述重掺杂部分和所述轻掺杂部分延伸进入所述碳化硅层大约0.3μm到大约0.8μm的距离。29.根据权利要求18所述的方法，其中形成所述浮置保护环包括形成所述浮置保护环，以使得所述浮置保护环是均勻隔开、不均勻隔开和/或均勻和不均勻隔开的组合。30.根据权利要求18所述的方法，其中所述多个浮置保护环包括从大约2个到大约100个保护环。31.根据权利要求18所述的方法，其中所述碳化硅层是η型碳化硅层，以及所述多个隔开的保护环是P型碳化硅。32.根据权利要求28所述的方法，其中所述碳化硅层是ρ型碳化硅层，以及所述多个隔开保护环是η型碳化硅。全文摘要提供了用于半导体器件的边缘终端结构，包括在半导体层中的多个隔开的同心浮置保护环，至少部分环绕半导体结。隔开的同心浮置保护环具有重掺杂部分和轻掺杂部分。在此还提供了制作器件的相关方法。文档编号H01L29/06GK101981700SQ200980111322公开日2011年2月23日申请日期2009年2月5日优先权日2008年2月26日发明者A·K·阿加瓦尔,C·乔纳斯,张清纯申请人:克里公司