专利名称：芯片尺寸两面连接封装件及其制造方法
技术领域：
本发明涉及将半导体芯片与在位于其上下的第一主面及第二主面分别设置的外 部连接用布线连接的芯片尺寸两面连接的封装件及其制造方法。
背景技术：
芯片尺寸封装件(CSP)是指具备无限接近LSI芯片尺寸的大小、薄度的超小型 封装件，另外，晶片级芯片尺寸封装件(WLCSP)，众所周知是作为在分割成各个LSI(单 片化)之前，将LSI和电极彼此连接并用树脂将周围固定的、即在晶片上直接封装的超小 型封装件(参照非专利文献1)。作为这种晶片级芯片尺寸封装件，在专利文献1中公开 有可在上下层叠其它相同的封装件的两面电极封装件。图16是表示在专利文献1公开的现有的两面电极封装件的图。在形成有电路元 件的半导体基板的正面形成多层布线部。在该多层布线部的形成阶段在半导体基板形成 孔，在该孔内形成与多层布线部连接的贯通电极。以使贯通电极的前端露出的方式在半 导体基板的背面侧形成背面绝缘层。另外，在多层布线部最上层的布线层连接柱电极， 且该柱电极被正面绝缘层覆盖。接着，在正面侧，在从正面绝缘层露出的柱电极的前端形成突起电极，且在背 面侧，在从背面绝缘层露出的贯通电极的前端形成突起电极。这种芯片尺寸的两面电极封装件，因为其上下两面被绝缘层覆盖，所以能够容 易地进行实验，并且可以在上下自由组合其它同样结构的封装件。完成的两面电极封装 件的面积是与原来的LSI芯片完全相同大小的小型尺寸，而且，由于容易进行向基板的 搭载，因此适合于高密度安装。从该特长出发，正在推进向便携电话机、数字摄影机等 安装空间少的制品的搭载。但是，通常，半导体制造工艺分为制作LSI的前工序和对其进行封装的后工 序，覆盖前工序的专业制造商较少。现有的晶片级芯片尺寸封装件(WLCSP)的制造， 需要在晶片上进行再布线、柱电极镀敷等的处理的工艺，即，需要接近前工序的设备， 仅依靠现有的后工序设备不能够进行。因此，难以在与露出于绝缘层的表面的柱电极前 端不同的位置设置外部连接用的突起电极。现有技术文献专利文献专利文献1 日本特开2005-136187号公报专利文献2 日本特开2006-210758号公报非专利文献非专利 文献 1 http://www.casio-micronics.co.jp/product/w_csp.html、 CASIO MICRONICS株式会社网址，「W-CSP」
发明内容
发明要解决的课题本发明的目的在于，解决相关问题，在进行可自由在上下组合其它同样结构的 封装件的芯片尺寸两面连接封装件的制造时，将需要接近前工序的设备的工序以离线方 式集约为部件。由此，后工序制造商不需要较大的投资即可参与，能够容易地追随今后 的市场扩大。另外，本发明目的在于，通过简单的单元，能够在和柱电极前端不同的位置配 置外部电极。用于解决课题的方案本发明的芯片尺寸两面连接封装件及其制造方法，将在半导体基板上形成有LSI 区域和电极连接区域的半导体芯片，与在位于其上下的第一主面及第二主面分别设置的 外部连接用布线连接。不仅形成被支承部支承的柱电极，还对形成有与其连接的正面布 线的带布线的柱电极部件进行形成。在电极连接区域的中央或其附近，在半导体基板开 口相当于贯通电极的孔，在该孔内埋入低电阻金属，形成贯通电极。在贯通电极的上表 面区域或电极连接区域，将通过支承部而整体地连结的带布线的柱电极部件的多个柱电 极的每一个，一并固定且电连接。在第一主面侧，在半导体芯片和支承部之间的空间填 充树脂后，通过剥离支承部使正面布线露出，在第二主面侧，磨削半导体基板，使贯通 电极的前端露出。将在第一主面侧露出的正面布线及在第二主面侧露出的贯通电极的前 端分别作为外部连接用的布线使用。在所述正面布线上能够形成与其连接的外部连接用的外部电极，另外，在第二 主面侧，对于磨削了的所述半导体基板，以使所述贯通电极的前端露出的方式涂敷背面 绝缘层，能够形成与该贯通电极的前端连接的外部电极。发明的效果根据本发明，在进行可自由在上下组合其它相同结构的封装件的两面电极封装 件的制造时，能够将需要接近前工序的设备的工序以离线方式集约为部件。另外，根据本发明，能够以接近裸片的形式进行封装，以绝缘层覆盖封装件的 两面，因此也可以充分进行检查，且能够容易地以芯片尺寸在充分地进行了良品检查的 状态下进行三维层叠。
图1 (A)是表示完成的LSI晶片的图，表示多个芯片纵横排列配置而形成的一枚 晶片，(B)是仅将其1个芯片取出并表示的放大的LSI芯片立体图，(C)是用X-X’线 切断的剖视图；图2是说明贯通电极用开口工序的图；图3是说明低电阻金属的填充的图；图4(A)是表示通过板状的支承部整体地连结的带布线的柱电极部件的细节的 图，是用于一个封装件的单体图案的侧面剖视图，(B)是其立体图，(C)是将多个单体图 案连结为一个的连结图案的立体图；图5是在将带布线的柱电极部件和LSI芯片连接前的状态下例示的图6是在将带布线的柱电极部件连接固定于LSI芯片上后，进行树脂密封后的状 态下表示的图；图7是说明硅基板磨削的图；图8是说明背面绝缘层的涂敷的图；图9是在剥离了支承部(电铸母模)后的状态下表示的图；图10是表示形成有突起电极的芯片尺寸两面连接封装件的图；图11是说明与贯通电极的露出端连接的背面布线(再布线)的形成的图；图12是在剥离了支承部(电铸母模)后的状态下表示的图；图13是表示形成有突起电极的芯片尺寸两面连接封装件的图；图14(A)是表示在多个整体地连结的状态下表示的带布线的柱电极部件的立体 图，(B)是用图中的X-X’线切断的剖视图；图15是例示第三实施方式的芯片尺寸两面连接封装件的图；图16是表示现有的两面电极封装件的图；图17表示使用光致抗蚀剂的电铸部件的制造方法的工序图。
具体实施例方式下面，根据示例对本发明进行说明。按照其制造工序顺序，参照图1 图10对 本发明的第一实施方式的芯片尺寸两面连接封装件进行说明。图1是表示完成的LSI晶 片的图，(A)表示多个芯片纵横排列配置形成的一枚晶片，(B)是仅将其1个芯片取出表 示的放大的LSI芯片立体图，(C)是用X-X’线切断的剖视图。图1(B)、(C)所示的 LSI芯片是使用普通的半导体工艺技术在半导体(例如硅)基板上形成的。在硅基板上 表面形成包含有源区域及布线区域的LSI区域、和在其周围部与LSI区域连接的接合焊盘 区域。在该多个接合焊盘区域(电极连接部)的每一个分别连接后述的贯通电极或柱电 极、或者连接其双方。另外，在本说明书中，如图1(C)表示的那样，在LSI芯片中将硅 基板侧作为背面、将LSI区域侧作为正面并进行以下说明。另外，如后述那样，对在与 该接合焊盘区域电连接的贯通电极的上表面区域连接柱电极的例子进行图示并说明，柱 电极不仅能够与贯通电极的上表面区域，而且还能够与接合焊盘区域通过焊接连接(例 如回流焊)一并连接。图2是说明贯通电极用开口工序的图。在接合焊盘区域的中央或其附近，在包 括接合焊盘区域的硅基板对相当于后述的贯通电极的孔进行开孔。该孔例如为直径数 口111 3011111左右、深度5 50 iim左右。然后，在该孔内埋入低电阻金属，形成贯通 电极，但在之前，在硅基板的孔的侧面形成绝缘膜。虽能够用热氧化膜形成绝缘膜，但 优选在低温下堆积，因此，在该情况下，作为绝缘膜使用氮化膜，该氮化膜的形成是通 过在被加热的催化剂上的原料的接触分解反应而生成的分解种(deposition of species)来进 行(参照专利文献2)。图3是说明低电阻金属的填充的图。低电阻(导电性)金属的埋入可通过镀敷 来进行。或者能够通过以在打印机中被实际应用的喷墨法使用纳米金属(铜、银、金等) 粒子来进行。由此，低电阻填充金属(贯通电极)也与接合焊盘区域电连接。然后，参照图4对带布线的柱电极部件的制造进行说明。图4是表示通过板状的支承部整体地连结的带布线的柱电极部件的细节的图，图4(A)及(B)分别表示用于一 个封装件的单体图案的侧面剖视图及立体图，另外图4(C)表示将用于多个封装件的各个 单体图案连结成一个的连结图案的立体图。通过电铸法，不仅形成被支承部支承的柱电 极，还形成与其连接的布线。这些单体图案或连结图案通过由背面的支承部将多个柱电极及布线整体地连结 而构成。柱电极不限于例示的圆柱形状，只要是含有矩形、多角形状等的柱状(棒状) 形状即可。布线图案及柱电极通过电铸法制作。电铸法本身为众所周知的加工法。电铸法是指“采用电镀敷法的金属制品的制 造/补修或复制法”，基本上和电镀敷相同，在镀敷厚度、进行镀敷皮膜的分离操作的方 面和电镀敷不同。另外，在将镀敷皮膜从母模剥离并进行使用的情况下，镀敷皮膜的物 性的控制/管理成为关键点。作为通过在本发明中使用的电铸法而生长的导电性材料的 镀敷金属，可以使用包含镍或者铜、或者镍合金或者铜合金的材料。作为在本发明中使 用的母模材质可以使用作为通常的导电性材料的不锈钢，除此之外，也可以使用如下材 质，即，例如在基材使用硅基板、并以镀敷图案容易剥离的方式以通过镀敷用的电流的 程度的较薄的氧化膜等的材料对其表面进行覆盖。需要选定不产生内部应力那样的镀敷 浴的组成及镀敷条件，在镍镀敷的情况中，作为镀敷浴，可以利用氨基磺酸镍浴。图17是表示使用光致抗蚀剂的电铸部件的制造方法的工序图。下面，对电铸法 进行说明，但该工序图所示的制造步骤也可适用于镀敷的情况(参照图14)。镀敷(无电 解镀敷)的情况下，通过使用绝缘体替代如不锈钢那样的导电体作为母模，可以不使其 剥离而作为半导体装置的保护膜发挥功能。电铸法如图17 (a)所示，在不锈钢等的母模的上表面涂敷光致抗蚀剂(绝缘体覆 膜)。然后，利用通过图案薄膜进行曝光的印相及之后的显影，形成将非镀敷部分用光 致抗蚀剂图案覆盖的电铸用原版(图17(b))。电铸用原版的光致抗蚀剂图案的厚度，在 芯片尺寸两面连接封装件的情况下为制品(柱电极、或布线图案)的厚度以上，在柱电极 的情况下比IC的芯片厚度厚，例如为50 ym 300 ym左右的厚度。接着，在光致抗蚀 剂图案的开口部形成镀敷金属(图17(c))。在维持在适当温度的镀敷浴(例如、氨基磺 酸镍液)中，在阳极侧放入要电铸的电铸金属，在阴极侧配置不锈钢等电铸母模。在阴 极侧的电铸母模的表面上，如图17(c)所示，预先形成有光致抗蚀剂图案。当流过电流 时，阳极侧的电铸金属溶出，在电铸母模上的光致抗蚀剂图案开口部进行镀敷。然后，如图17(d)所示，进行平坦化加工。然后，当除去抗蚀剂(图17(e)) 时，抗蚀剂部分之外直接成为布线图案、柱电极。然后，将该镀敷金属从电铸母模剥离(图 17(f))。电铸法的特征为能够通过热、压力容易地进行所形成的镀敷金属和支承部的剥离。为了制造图4例示的带布线的柱电极部件，重复两次如图17(a) (d)所示的工 序，在最初的工序中，在支承部上形成布线图案后，在第二次的工序中，形成与布线图 案连接的柱电极。这样，在带布线的柱电极部件中，通过在作为支承部的导电性材料(电铸母模) 使用光刻法和镀敷使带布线的柱状的柱电极生长，从而形成与支承部成为整体的带布线 的柱电极图案。之后，将图4所示的带布线的柱电极部件连接固定于图3所示的LSI芯 片上。
图5以连接前的状态例示带布线的柱电极部件和LSI芯片。带布线的柱电极部 件的多个柱电极分别在形成于LSI芯片的贯通电极的上表面区域或接合焊盘区域的上一 并固定且电连接。由此，在LSI芯片的正面侧接合带布线的柱电极部件。作为固定及连 接柱电极的方法，可通过焊接连接进行。在贯通电极的上表面区域或接合焊盘区域，通 过进行焊接连接(例如回流焊)，一并连接柱电极。在柱电极固定于贯通电极的上表面区 域后的阶段，所有的柱电极和正面布线通过板状的支承部整体地连结。图6是将带布线的柱电极部件连接、固定在LSI芯片上后，在树脂密封的状态下 表示的图。通过支承部整体地连结的带布线的柱电极部件被固定在LSI芯片上后，在该 状态下，LSI芯片的正面被传递模塑至支承部(上述电铸母模)的下表面，即充满LSI芯 片和支承部之间的空间，或使用液状树脂(材质为例如环氧类)进行树脂密封。图7是说明硅基板磨削的图。磨削硅基板的背面侧，露出贯通电极的前端。由 此，硅基板成为25 ym左右的厚度。由于即使硅基板像这样变薄也固定有带布线的柱电 极部件，因此发挥刚性作用而可维持晶片整体的强度。由此，可防止硅基板在处理时产 生裂缝、或破裂的损伤。图8是说明背面绝缘层的涂敷的图。在硅基板的背面侧的硅表面上形成背面绝 缘层。此时，例如以除去贯通电极部分的方式用喷墨法涂敷绝缘材料(例如、环氧类的 材料)。或者，在将绝缘材料在整个面涂敷后，进行贯通电极部分的开孔，使贯通电极前 端露出。背面绝缘层的厚度最低设为能够实现电绝缘的厚度。图9是在剥离了支承部(电铸母模)后的状态下表示的图。通过剥离支承部， 多个柱电极(及与其连接的正面布线)分别互相电分离。在该状态下，通过将露出的正 面布线及贯通电极前端分别作为正面及背面的外部连接用的布线或者电极使用，从而可 作为完成的芯片尺寸两面连接封装件进行使用。图10是表示形成有突起电极的芯片尺寸两面连接封装件的图。在正面中通过剥 离支承部而露出的正面布线上形成与其连接的外部连接用的外部电极(突起电极)。可根 据需要形成保护正面布线上表面的保护膜(材质例如为阻焊剂)，此时，在保护膜开孔， 在该位置形成外部电极。在背面，在要形成外部电极(突起电极)的部位对背面绝缘层 开孔，在该位置形成外部电极。之后，切分LSI芯片进行单片化。或者，也可以在形成 外部电极前进行单片化。在半导体装置的制造中，通常，准备面积较大的半导体晶片， 之后，经过各处理，最终纵横地切断分离，形成许多半导体元件(半导体芯片)。由此， 完成芯片尺寸两面连接封装件。像这样，本发明可将芯片尺寸两面连接封装件的再布线和柱电极制作工序汇总 为带布线的柱电极部件。由此，现有技术的布线层在LSI芯片的正面形成，与之相对， 根据本发明，能够在相比柱电极更外侧的密封树脂部的表面的有空间充裕的部位容易地 形成布线层。然后，参照图11 图13对第二实施方式的芯片尺寸两面连接封装件进行说明。 如图8所示，在除了贯通电极前端来涂敷背面绝缘层的工序后，如图11所示，形成与贯 通电极的露出端连接的背面布线(再布线)。该背面布线例如用使用纳米金属粒子的金属 粒子布线来进行。金属粒子布线是指用喷墨法或丝网印刷法那样的直接描绘方式，用纳 米金属粒子直接对布线层进行构图的方法。在有机溶媒中含有纳米金属(铜、银、金等)
8粒子，将其以在印刷机中实际应用的喷墨法描绘所期望的图案。之后，进行使有机溶剂 蒸发的热处理。或者，在丝网印刷法的情况下，将在有机溶媒中含有纳米金属粒子的纳 米膏体在背面绝缘层上用丝网印刷法涂敷后，进行加热烧制，由此能够形成电路布线。 在利用该金属粒子布线的再布线工序后，除去溶媒，并且能够进行低电阻化处理(参照 专利文献2)。图12是在剥离支承部(电铸母模)的后的状态下表示的图。通过剥离支承部， 使多个柱电极(及与其连接的正面布线)分别互相电分离。图13是表示形成有突起电极的芯片尺寸两面连接封装件的图。在图12所示的状 态下，可作为完成的芯片尺寸两面连接封装件使用，但进一步在正面与上述的图10相同 地，在通过剥离支承部而露出的布线上能够形成与其连接的外部连接用的外部电极(突 起电极)。在背面以与背面布线连接的方式形成外部电极(突起电极)。在正面或背面， 根据需要，能够形成保护布线上表面的保护膜(涂敷绝缘膜或者阻焊剂)，此时，在保护 膜开孔，在此处形成外部电极。图14是表示和图4不同的其它例子的带布线的柱电极部件的图。图14(A)是表 示在多个整体地连结的状态下表示的带布线的柱电极部件的立体图，在(B)中表示用图 中的X-X’线切断的剖视图。带布线的柱电极部件的支承部可使用不锈钢(SUS)。但是，在使用不锈钢 (SUS)的情况下，可想象与硅基板的热膨胀系数不同，形成于晶片上的柱电极连接位置 和被不锈钢支承的柱电极的位置发生偏移的情况。在该情况下，优选使用热膨胀相等的 硅基板或低热膨胀系数的玻璃。在例示的支承部中，在其一个整面粘贴通过以聚酰亚胺带等为代表的薄膜的绝 缘基材制作的带。支承部和带在后面的工序中相互被剥离。因此，当例如施加比回流温 度更高温(成形温度以上)时，预先进行支承部和带容易剥离的处理。例如制成包含热 胶囊的粘接剂、或者作为支承部采用透过光的材料(耐热低热膨胀玻璃等)，使用紫外线 剥离型粘接剂。或者也可以是热塑性的粘接剂。进而，在该带上，形成用于成为布线图案的金属的籽晶层，形成带有金属的 带。作为该籽晶层，例如可使用可进行镀铜的金、银、铜、钯箔。布线层的图案通过 在籽晶层上涂敷抗蚀剂，使图案曝光、显影进而进行蚀刻，除去抗蚀剂而完成。在该籽 晶层上通过镀敷使布线层生长。进而在其上，为了形成柱电极部而进行抗蚀剂涂敷和显 影，使柱状部镀敷生长。或者，布线部也可以用纳米金属粒子直接对籽晶层进行构图 (参照上述的金属粒子布线)而省略光刻工序。或者也可以粘贴带有铜箔的带，通过蚀刻 形成布线图案。进而在此基础上，为形成柱电极部而进行抗蚀剂涂敷和显影，使柱状部 镀敷生长。由此，完成带布线的柱电极部件。图15是例示第三实施方式的芯片尺寸两面连接封装件的图。图15相当于在图 10所例示的芯片尺寸两面连接封装件附加了保护膜(薄膜)的结构。图14所例示的带布 线的柱电极部件和上述的例子相同，被连接固定于LSI芯片上，并被树脂密封。之后， 将支承部剥离，但此时，例如通过施加规定的高温，仅将支承部剥离，残留薄膜的绝缘 基材带。露出的绝缘基材带作为完成制品的保护膜发挥功能。之后，在正面中在保护膜 上开孔，形成与通过开口而露出的正面布线连接的外部电极。由此，完成第三实施方式的芯片尺寸两面连接封装件。同样，图14所例示的带布线的柱电极部件也适用于第二实 施方式的芯片尺寸两面连接封装件(参照图11 图13)，可具备作为保护膜发挥功能的薄膜。 以上，在本公开中仅作为例示详细地说明了几个实施方式，但实质上不脱离本 发明的新指导及有利的效果，而在其实施方式中可以有多种变更例。
权利要求
1.一种芯片尺寸两面连接封装件，将在半导体基板上形成有LSI区域和电极连接区 域的半导体芯片，与在位于其上下的第一主面及第二主面分别设置的外部连接用布线连 接，其中，在所述电极连接区域的需要的部位开口的孔内埋入低电阻金属，形成贯通电极，在所述贯通电极的上表面区域或所述电极连接区域中固定并电连接带布线的柱电极 部件，该带布线的柱电极部件中不仅形成有被支承部支承的柱电极，还形成有与其连接 的正面布线，在第一主面侧，在所述半导体芯片和所述支承部的之间的空间中填充树脂后，将通 过剥离支承部露出的所述正面布线作为所述外部连接用的布线进行使用，而且，在第二 主面侧，将通过磨削所述半导体基板而露出的所述贯通电极的前端作为所述外部连接用的布 线进行使用。
2.根据权利要求1所述的芯片尺寸两面连接封装件，其中，在所述正面布线上形成有 与其连接的外部连接用的外部电极。
3.根据权利要求1所述的芯片尺寸两面连接封装件，其中，在第二主面侧，对于磨削 了的所述半导体基板，以使所述贯通电极的前端露出的方式涂敷有背面绝缘层，形成有 与该贯通电极的前端连接的外部电极。
4.根据权利要求1所述的芯片尺寸两面连接封装件，其中，在第二主面侧，对于磨削 了的所述半导体基板，以使所述贯通电极的前端露出的方式涂敷有背面绝缘层，形成有 与该贯通电极的前端连接的背面布线。
5.根据权利要求4所述的芯片尺寸两面连接封装件，其中，在第二主面侧，形成有与 所述背面布线连接的外部电极。
6.根据权利要求1所述的芯片尺寸两面连接封装件，其中，在半导体基板开口了相当 于所述贯通电极的孔之后，在该孔的侧面堆积绝缘膜。
7.根据权利要求1所述的芯片尺寸两面连接封装件，其中，在所述带布线的柱电极部 件中，通过在作为支承部的导电性材料使带布线的柱状的柱电极生长，从而形成与支承 部成为整体的带布线柱电极图案。
8.根据权利要求1所述的芯片尺寸两面连接封装件，其中，在所述带布线的柱电极部 件中，通过在支承部的一方的整个面粘贴薄膜的绝缘基材带，然后使带布线的柱状的柱 电极生长，从而形成有与支承部成为整体的带布线柱电极图案。
9.根据权利要求8所述的芯片尺寸两面连接封装件，其中，在第一主面侧，将通过剥 离所述支承部而残留的所述绝缘基材带作为保护膜进行使用。
10.一种芯片尺寸两面连接封装件的制造方法，将在半导体基板上形成有LSI区域和 电极连接区域的半导体芯片，与在位于其上下的第一主面及第二主面分别设置的外部连 接用布线连接，其中，形成带布线的柱电极部件，该带布线的柱电极部件中不仅形成有被支承部支承的柱 电极，还形成有与其连接的正面布线，在要连接贯通电极的所述电极连接区域的中央或其附近，在半导体基板对相当于贯 通电极的孔进行开口，在该孔内埋入低电阻金属，形成贯通电极，在所述贯通电极的上表面区域或所述电极连接区域，对通过所述支承部整体地连结 的所述带布线的柱电极部件的多个柱电极的每一个，一并进行固定并电连接，在第一主面侧，在所述半导体芯片和所述支承部之间的空间中填充树脂之后，通过 剥离支承部使所述正面布线露出，在第二主面侧，磨削所述半导体基板，使所述贯通电极的前端露出，将在第一主面侧露出的所述正面布线、及在第二主面侧露出的所述贯通电极的前端 分别作为所述外部连接用的布线进行使用。
11.根据权利要求10所述的芯片尺寸两面连接封装件的制造方法，其中，在所述正面 布线上形成有与其连接的外部连接用的外部电极。
12.根据权利要求10所述的芯片尺寸两面连接封装件的制造方法，其中，在第二主面 侧，对于磨削了的所述半导体基板，以使所述贯通电极的前端露出的方式涂敷有背面绝 缘层，形成有与该贯通电极的前端连接的外部电极。
13.根据权利要求10所述的芯片尺寸两面连接封装件的制造方法，其中，在第二主面 侧，对于磨削了的所述半导体基板，以使所述贯通电极的前端露出的方式涂敷有背面绝 缘层，形成有与该贯通电极的前端连接的背面布线。
14.根据权利要求13所述的芯片尺寸两面连接封装件的制造方法，其中，在第二主面 侧，形成有与所述背面布线连接的外部电极。
15.根据权利要求10所述的芯片尺寸两面连接封装件的制造方法，其中，在半导体基 板开口了相当于所述贯通电极的孔之后，在该孔的侧面堆积绝缘膜。
16.根据权利要求10所述的芯片尺寸两面连接封装件的制造方法，其中，在所述带布 线的柱电极部件中，通过在作为支承部的导电性材料使带布线的柱状的柱电极生长，从 而形成与支承部成为整体的带布线柱电极图案。
17.根据权利要求10所述的芯片尺寸两面连接封装件的制造方法，其中，在所述带布 线的柱电极部件中，通过在支承部的一方的整个面粘贴薄膜的绝缘基材带，然后使带布 线的柱状的柱电极生长，从而形成有与支承部成为整体的带布线柱电极图案。
18.根据权利要求17所述的芯片尺寸两面连接封装件的制造方法，其中，在第一主面 侧，将通过剥离所述支承部而残留的所述绝缘基材带作为保护膜进行使用。
19.一种芯片尺寸两面连接封装件，将在半导体基板上形成有LSI区域和电极连接区 域的半导体芯片，与在位于其上下的第一主面及第二主面分别设置的外部连接用布线连 接，其中，具有与所述电极连接区域连接的多个柱电极、与该多个柱电极分别连接的多个布 线、以及在这些多个柱电极及布线的背面具备的薄膜的绝缘基材带，并且，具备充满 所述半导体芯片和所述绝缘基材带之间的空间的树脂密封部，在第一主面侧，将与所述多个柱电极分别连接的所述多个布线作为所述外部连接用 的布线进行使用，并且，在第二主面侧，将贯通所述半导体基板形成的贯通电极的前端 作为所述外部连接用的布线进行使用。
全文摘要
对在半导体基板开口的孔内埋入低电阻金属，形成贯通电极。通过支承部整体连结的带布线的柱电极部件被一并固定且电连接在形成于LSI芯片的连接区域上。在正面侧，在树脂密封后，通过剥离支承部使正面布线露出，在背面侧，磨削半导体基板，使贯通电极的前端露出。将在正面侧露出的正面布线，及在背面侧露出的贯通电极的前端分别作为外部连接用的布线进行使用。
文档编号H01L23/12GK102017133SQ20098011675
公开日2011年4月13日 申请日期2009年5月7日 优先权日2008年5月9日
发明者石原政道 申请人:国立大学法人九州工业大学