专利名称：用于提供具有固定特性阻抗的片上可变延迟传输线的设计结构、结构和方法
技术领域：
本发明涉及传输线，并且更具体地，涉及用于提供具有固定特性阻抗的片上可 变延迟传输线的设计结构、结构和方法。
背景技术：
传统的片上传输线结构一般具有固定阻抗和固定延迟。通常，对于给定的传输 线，无法任意选择延迟和阻抗。相反，延迟和阻抗受到电容和电感的影响，其中电容和 电感基于信号线与接地回路线之间的距离彼此相反地改变。因此，虽然改变传输线的延 迟是可能的，但是改变延迟的代价是增加信号损耗、改变特性阻抗和/或增加传输线器 件所需的面积(例如占用面积)。然而，对于很多应用来说，改变传输线的延迟是期待的。例如，在信号处理操 作中使用延迟线，以调节一个信号相对于第二信号的到达时间。可以针对数字电路或者 模拟电路来制造延迟线，并且延迟可以是固定的或者可变的。对于延迟具有正弦波形的 信号(这在微波应用中是常见的情况)，延迟线的效果是给予相移；由此，在这种情况 下，延迟线可被视作移相器。在相控阵列中可以使用多个相位可调线。一般而言，相控阵列是一组天线，其 中馈送天线的相应信号的相对相位以如下方式变化使阵列的有效辐射图案在期望的方 向增强而在不期望的方向被抑制。由单一天线辐射的信号之间的相对振幅以及相长干涉 和相消干涉效应确定阵列的有效辐射图案。相控阵列被用来电子地控制接收机的最大灵 敏度方向，提供空间选择性或者等效的较高天线增益。相控阵列可用于多种不同的无线 应用中，包括但不限于RADAR和数据通信。波束控制这样来实现首先以渐进量对每 个接收信号的相位进行偏移，以补偿到达相位之间的递差。继而组合这些信号，其中对 于期望的方向相长地叠加信号，而对于其他方向则相消地叠加信号。控制相控阵列中每个元件的相位的传统方式是为每个元件提供多个传输线， 每个传输线具有已知延迟。每个元件的信号路径中的开关用于选择该元件的特定传输 线，从而给予元件已知延迟。然而，这样的系统具有多个缺点。例如，为每个元件提供 多个传输线在使用空间(例如，占用面积)、制造等方面的代价较高。而且，每个元件的 信号路径中的开关将导致信号衰减，这在此类应用中是不期望的。另外，如上所述，传统的系统无法在不增加信号损耗、不改变特性阻抗和/或 不增加传输线器件所需要的面积(例如，占用面积)的情况下改变传输线的延迟。使用 延迟的系统(例如，相控阵列天线系统)具有这些缺点。因此，本领域中存在克服上述缺陷和限制的需要。
发明内容
在本发明的第一方面，一种传输线结构，包括信号线；第一接地回路结构，其在传输线结构中导致第一延迟和第一特性阻抗；以及第二接地回路结构，其在传输线 结构中导致第二延迟和第二特性阻抗。第一延迟与第二延迟不同，并且第一特性阻抗与 第二特性阻抗实质上相同。在实施方式中，信号线、第一接地回路结构和第二接地回路结构形成于半导体 结构。信号线可以形成于半导体结构的第一布线层(wiring level)，第一接地回路结构可 以形成于半导体结构的第二布线层，而第二接地回路结构可以形成于半导体结构的第三 层。另外，第一布线层可以与第二布线层不同，并且第一接地回路结构的部分也可以形 成于第一布线层。在另外的实施方式中，信号线形成于半导体结构的第一布线层，第一 接地回路结构形成于第一布线层，而第二接地回路结构的部分形成于半导体结构的第一 布线层和第二布线层。根据本发明各方面，开关分别操作用以将第一接地回路结构和第二接地回路结 构中的一个接地，以及使第二接地回路结构和第一接地回路结构中的另一个悬空。此 外，第一接地回路结构可以包括第一接地回路轨和第一电容结构，并且第二接地回路结 构可以包括第二接地回路轨和第二电容结构。另外，第一接地回路轨可以比第二接地回 路轨更远离信号线，并且第一电容结构可以比第二电容结构更靠近信号线。第一延迟和 第二延迟可以是信号线中信号的延迟。在本发明的第二方面，一种半导体结构，包括信号线；第一接地回路轨和第 一电容结构；以及第二接地回路轨和第二电容结构。第一接地回路轨比第二接地回路轨 更远离信号线，第一电容结构比第二电容结构更靠近信号线，并且信号线的接地可以在 第一接地回路轨与第二接地回路轨之间选择性地切换。在本发明的第三方面，一种用于设计、制造或者测试集成电路的、有形地包含 在机器可读介质中的设计结构，该设计结构包括信号线；第一接地回路结构，其在传 输线结构中导致第一延迟和第一特性阻抗；以及第二接地回路结构，其在传输线结构中 导致第二延迟和第二特性阻抗。第一延迟与第二延迟不同，并且第一特性阻抗与第二特 性阻抗实质上相同。在本发明的第四方面，一种编码在机器可读数据存储介质上的硬件描述语言 (HDL)设计结构，所述HDL设计结构包括元素，当该元素在计算机辅助设计系统中被处 理时，生成传输线结构的机器可执行表示，其中该HDL设计结构包括信号线；第一接 地回路轨和第一电容结构；以及第二接地回路轨和第二电容结构。第一接地回路轨比第 二接地回路轨更远离信号线，并且第一电容结构比第二电容结构更靠近信号线。
以下按照本发明的示例性实施方式的非限制性示例的方式，参考标记的多个附 图在具体实施方式
中描述本发明。图1-图5示出了根据本发明各方面的结构；图6-图8示出了根据本发明各方面的中间结构和工艺步骤；图9-图14示出了根据本发明各方面的结构；图15示出了根据本发明各方面的框图；图16是绘出根据本发明各方面的工艺的流程图17是在半导体设计、制造和/或测试中使用的设计过程的流程图。
具体实施例方式本发明涉及传输线，并且更具体地，涉及用于提供具有固定特性阻抗的片上可 变延迟传输线的设计结构、结构和方法。在实施方式中，传输线结构具有多个可选择的 接地回路路径。更具体地，各个接地回路路径形成有不同的几何形状，并且与信号线的 距离不同，使得每个接地回路路径导致传输线结构具有不同的延迟。另外，接地路径这 样来设计，使得不管使用哪个接地路径，传输线结构的特性阻抗都保持实质上不变。以 此方式，通过控制哪个接地回路结构接地，以及哪个悬空，可以在实质上不改变传输线 结构的特性阻抗的情况下改变传输线结构的延迟。因此，本发明的实现提供了单一微带 结构，其中延迟可以改变，而特性阻抗保持相对恒定。图1示出了根据本发明各方面的结构的示意图。该结构包括信号线10和接地回 路线15，其可以形成于半导体器件的布线层中，如下文详述。半导体器件例如可以包括 传输线结构。传输线结构的特性阻抗可以近似于电感(“L” )与电容(“C” )之比的平方 根，例如SQRTCL/C)，这是已知的，因此认为无需进一步解释。另外，传输线结构的延 迟可以近似于电感与电容的乘积的平方根，例如SQRT(L*C)。而且，传输线结构的电容 通常随着信号线与接地回路线之间的距离而减小，并且传输线结构的电感通常随着信号 线与接地回路线之间的距离而增大。因此，如果接地回路线15移动靠近信号线10，则传输线结构的电容将增大，传 输线结构的电感将减小。备选地，随着接地回路线15移动远离信号线10，传输线结构的 电容减小，传输线结构的电感增大。由于电容和电感相对于信号线与接地回路线之间距 离的这一相对关系，不可能使用传统的结构来改变传输线结构延迟而不改变传输线结构 的特性阻抗。然而，根据本发明各方面，图1所示的结构包括电容屏蔽(shield) 20，其在不显 著改变传输线结构的电感的情况下，选择性地改变传输线结构的电容。如图1所示，电 容屏蔽20形成于信号线10与接地回路线15之间，例如，形成于信号线10与接地回路线 15的相应布线层之间的布线层中。在图1所示的实施方式中，电容屏蔽20包括以蛇形形 式形成的迹线25，迹线25部分之间具有与信号线10垂直的间隔30。以此方式，电容屏 蔽20可以用于影响传输线结构的电容，而感应实质上不可见。仍然参考图1，当电容屏蔽20接地至接地回路线15时，传输线结构的电容将是 第一值，而当电容屏蔽20悬空(例如，没有接地至接地回路线15)时，则传输线结构的 电容将是与第一值不同的第二值。以此方式，通过使用接地回路路径中的开关(例如， 在半导体的有源区中)，电容屏蔽20可以选择性地在接地与悬空之间切换，以便选择性 地改变传输线结构的电容值，同时保持传输线结构的电感相对恒定。电容在电容屏蔽20的接地和悬空状态之间的差异将取决于诸如以下参数例 如，信号线10与电容屏蔽20的平面之间的垂直距离，迹线25的宽度，以及间隔30的宽 度。在实施方式中，这些参数可以使用任何适当的值。例如，表1示出了两个示例性 布置的接地和悬空状态的电容和电感值的比较。在第一布置中，迹线25的宽度大约是lum,并且间隔30的宽度大约是liim。在第二布置中，迹线25的宽度大约是2 y m， 并且间隔30的宽度大约是2 u m。表 1
布置电容屏蔽的状态电容(毫微微法)电感(皮亨)第一悬空15.00911.627第一接地20.18611.615第二悬空14.79711.678第二接地19.29311.656 图2示出了根据本发明各方面的另一结构。与图1类似，该结构包括信号线10、 接地回路线15和电容屏蔽20，其可由诸如传输线的半导体器件的布线层中的金属形成。 图2的结构包括第二电容屏蔽35，其布置在第一电容屏蔽20与接地回路线15之间。至 少一个开关(未示出)可操作地连接至接地回路线15、第一电容屏蔽20和第二电容屏蔽 35，使得一个屏蔽可以接地至接地回路线，而另一屏蔽悬空。 表2示出了根据图2的传输线结构的电容和电感值。表2的值用于如下传输线， 其中每个电容屏蔽20、35的迹线25的宽度大约是2 ym，并且迹线的部分之间的间隔30 的宽度大约是2 ym。根据表2易见，可以通过选择性地将电容屏蔽20、35之一或者二 者接地，以控制传输线结构的电容，同时电感保持相对恒定。表2
电容屏蔽状态电容(毫微微法)电感(皮亨)第一屏蔽(20)悬空6.55324.567第二屏蔽(35)悬空第一屏蔽(20)悬空7.21124.529第二屏蔽(35)接地第一屏蔽(20)接地8.01324.507第二屏蔽(35)悬空第一屏蔽(20)接地8.01824.470第二屏蔽(35)接地
图3示出了根据本发明各方面的另一传输线结构。该传输线结构包括信号线 50，其可以是例如形成于半导体器件的布线层中的金属线，如下文详述。传输线结构还 包括接地回路结构55，其可以包括例如形成于信号线50的层之下的、半导体器件中的布 线层中的金属结构，如下文详述。在实施方式中，接地回路结构55包括接地回路轨60，其实质上平行于信号线 50。而且，接地回路结构55包括电容梳元件65，其形成于接地回路轨60之间，并且实 质上正交于信号线50。在这样的传输线结构中，传输线结构的电容等于从信号线到电容 梳元件65的平面的电容，并且传输线结构的电感形成于接地回路轨60和信号线50的当 前回路路径中。图4示出了根据本发明各方面的另一传输线结构。类似于图3的传输线结构，图 4的传输线结构包括信号线50和接地回路结构55(在该图以及其他附图中称为“G1”)， 其具有接地回路轨60和梳元件65。另外，图4中的传输线结构包括第二接地回路结构 75(在该图以及其他附图中称为“G2”)，其具有接地回路轨80和梳元件85。第二接地 回路结构75例如可以包括形成于第一接地回路结构55的层之下的、半导体器件的布线层 中的金属结构，如下文详述。可以提供至少一个开关(未示出)用于在接地和悬空状态 之间切换第一接地回路结构55和第二接地回路结构75，以使得传输线结构的接地回路路 径遵循第一接地回路结构或者第二接地回路结构。在实施方式中，电容梳65、85垂直于信号线50而形成，并且具有使其实质上对 于信号线50来说在感应上是不可见的尺寸和形状。由此，传输线结构的电感形成于信号 线50与任何一个被接地的接地回路结构的接地回路轨(例如，60或者80)的当前回路路 径中，而悬空结构对传输线结构的电感影响很小或者没有影响。所以，例如，在第一接 地回路结构55悬空并且第二接地回路结构75接地的状态中，传输线结构的电感形成于接 地回路轨80和信号线50的当前回路路径中，第一接地回路结构55对传输线结构的电感 的影响很小或者没有影响。类似地，图4中所示的传输线结构的电容主要由接地回路结构中接地的一个(例 如，55或者75)来驱动。也就是说，在第一接地回路结构55悬空并且第二接地回路结构 75接地的状态中，传输线结构的电容实质上等于从信号线到梳85上表面的平面的电容。 然而，与电感不同，悬空的接地回路结构影响传输线结构的电容，尽管悬空结构的电容 效应与接地结构的电容效应相比较小。在实施方式中，第一接地回路结构55和第二接地回路结构75形成为具有几何形 状以及与信号线50的距离，由此，取决于两个接地回路结构中的哪一个被接地，传输线 结构将具有不同的延迟(例如，SQRT(L*C))。然而，第一接地回路结构55和第二接地 回路结构75的几何形状和相对位置也这样来设计，使得不管两个接地回路结构中的哪一 个接地，传输线结构的特性阻抗(例如，SQRTCL/C))实质上恒定。以此方式，通过控 制哪个接地回路结构(例如，55或者75)接地以及哪个悬空，可以在实质上不改变传输线 结构的特性阻抗的情况下改变传输线结构的延迟。因此，本发明的实现提供了一种单微 带结构，其中延迟可以改变而特性阻抗保持相对恒定。例如，仍然参考图4所示的示例性结构，在本发明的实施方式中，调节接地回 路轨60的大小和间隔，使其比接地回路轨80更远离信号线50。这导致第一接地回路结构55(例如，G1)提供的电感高于第二接地回路结构75(例如，G2)。另外，调节梳65 的大小和间隔，使其比梳85更靠近信号线50，使得第一接地回路结构55提供的电容高于 第二接地回路结构75。通过适当地选择特征(例如，50、60、65、80、85)的大小和位 置，可以实现以下关系tl = SQRT(L1*C1) > t2 = SQRT(L2*C2)Zo 1 - SQRT (L1 ！C l) = Zo2 = SQRT(L2/C2)其中tl ^ G1接地并且G2悬空时的传输线结构延迟；t2 ^ G2接地并且G1悬空时的传输线结构延迟；Zol ^ G1接地并且G2悬空时的传输线结构特性阻抗；Zo2 ^ G1接地并且G2悬空时的传输线结构特性阻抗；LI ^ G1接地并且G2悬空时的传输线结构电感；CI ^ G1接地并且G2悬空时的传输线结构电容；L2 ^ G2接地并且G1悬空时的传输线结构电感；C2 ^ G2接地并且G1悬空时的传输线结构电容。图5示出了根据本发明各方面的另一结构。图5所绘的结构类似于图4所示的 结构，在该图中其包括信号线50、具有接地回路轨60和梳65的第一接地回路结构55、 以及具有接地回路轨80和梳85的第二接地回路结构75。在图5所示的示例性结构中，信号线50形成于模拟半导体结构的最上布线层 (例如，第N层)，并且在“X”方向具有大约10 ym的宽度，而在“y”方向具有大约 50i!m的长度。在实施方式中，第一接地回路结构55形成于第N-1布线层中，并且在
“y”方向具有与信号线50相同的长度。梳65每个在“X”方向具有大约lOOym的 长度，而接地回路轨60每个在“X”方向具有大约8 ym的宽度。而且，第二接地回路 结构75形成于第N-4布线层中，并且在“y”方向具有与信号线50相同的长度。梳85 每个在“X”方向具有大约50 ym的长度，而接地回路轨80每个在“X”方向具有大约 12iim的宽度。表3示出了图5所示的示例性结构的传输线结构电容、传输线结构电感、传输线 结构特性阻抗和传输线结构延迟的值。表 权利要求
1.一种传输线结构，包括 信号线；第一接地回路结构，其在传输线结构中导致第一延迟和第一特性阻抗；以及 第二接地回路结构，其在所述传输线结构中导致第二延迟和第二特性阻抗； 其中所述第一延迟与所述第二延迟不同，并且所述第一特性阻抗与所述第二特性阻 抗实质上相同。
2.如权利要求1所述的结构，其中所述信号线、所述第一接地回路结构和所述第二接 地回路结构形成于半导体结构中。
3.如权利要求2所述的结构，其中所述信号线形成于所述半导体结构的第一布线层中， 所述第一接地回路结构形成于所述半导体结构的第二布线层中，以及 所述第二接地回路结构形成于所述半导体结构的第三层中。
4.如权利要求3所述的结构，其中所述第一布线层与所述第二布线层不同，以及 所述第一接地回路结构的部分也形成于所述第一布线层中。
5.如权利要求4所述的结构，其中所述信号线形成于所述半导体结构的第一布线层中， 所述第一接地回路结构形成于所述第一布线层中，以及所述第二接地回路结构的部分形成于所述半导体结构的所述第一布线层和第二布线层中。
6.如权利要求2所述的结构，其中开关操作用以分别将所述第一接地回路结构和所述 第二接地回路结构中的一个接地，并且将所述第二接地回路结构和所述第一接地回路结 构中的另一个悬空。
7.如权利要求2所述的结构，其中所述第一接地回路结构包括第一接地回路轨和第一电容结构，以及 所述第二接地回路结构包括第二接地回路轨和第二电容结构。
8.如权利要求7所述的结构，其中所述第一接地回路轨比所述第二接地回路轨更远离所述信号线，以及 所述第一电容结构比所述第二电容结构更靠近所述信号线。
9.如权利要求1所述的结构，其中所述第一延迟和所述第二延迟是所述信号线中信号 的延迟。
10.—种半导体结构，包括 信号线，第一接地回路轨和第一电容结构；以及 第二接地回路轨和第二电容结构，其中所述第一接地回路轨比所述第二接地回路轨更远离所述信号线， 所述第一电容结构比所述第二电容结构更靠近所述信号线，以及 所述信号线的接地可以在所述第一接地回路轨与所述第二接地回路轨之间选择性地 切换。
11.如权利要求10所述的结构，其中所述信号线、所述第一接地回路结构和所述第二 接地回路结构包括在传输线结构中。
12.如权利要求11所述的结构，其中所述第一接地回路结构在所述传输线结构中创建第一延迟和第一特性阻抗， 所述第二接地回路结构创建与所述第一延迟不同的第二延迟，以及与所述第一特性 阻抗实质上相等的第二特性阻抗。
13.如权利要求12所述的结构，还包括第三接地回路结构，用于创建第三延迟和第三 特性阻抗，其中所述第三延迟与所述第一延迟和所述第二延迟实质上不同，并且所述第三特性 阻抗与所述第一特性阻抗和所述第二特性阻抗实质上相等。
14.如权利要求11所述的结构，其中所述信号线、所述第一接地回路结构和所述第二 接地回路结构形成于衬底上的布线层中。
15.—种有形地包含在机器可读介质中的设计结构，用于设计、制造或者测试集成电 路，所述设计结构包括信号线；第一接地回路结构，其在传输线结构中导致第一延迟和第一特性阻抗；以及 第二接地回路结构，其在所述传输线结构中导致第二延迟和第二特性阻抗； 其中所述第一延迟与所述第二延迟不同，并且所述第一特性阻抗与所述第二特性阻 抗实质上相同。
16.如权利要求15所述的设计结构，其中所述设计结构包括网表。
17.如权利要求15所述的设计结构，其中所述设计结构驻留在存储介质上，作为用于 集成电路的布局数据交换的数据格式。
18.如权利要求15所述的设计结构，其中所述设计结构驻留在可编程门阵列中。
19.一种编码在机器可读数据存储介质上的硬件描述语言(HDL)设计结构，所述 HDL设计结构包括在计算机辅助设计系统中被处理时生成传输线结构的机器可执行表示 的元素，其中所述HDL设计结构包括信号线；第一接地回路轨和第一电容结构；以及 第二接地回路轨和第二电容结构，其中所述第一接地回路轨比所述第二接地回路轨更远离所述信号线， 所述第一电容结构比所述第二电容结构更靠近所述信号线。
20.—种制造传输线结构的方法，包括 形成所述传输线结构的信号线；形成第一接地回路结构，所述第一接地回路结构在所述传输线结构中导致第一延迟 和第一特性阻抗；以及形成第二接地回路结构，所述第二接地回路结构在所述传输线结构中导致第二延迟 和第二特性阻抗；其中所述第一延迟与所述第二延迟不同，并且所述第一特性阻抗与所述第二特性阻 抗实质上相同。
21.如权利要求20所述的方法，其中所述信号线、所述第一接地回路结构和所述第二 接地回路结构形成于半导体结构中。
22.如权利要求21所述的方法，其中所述信号线形成于所述半导体结构的第一布线层中， 所述第一接地回路结构形成于所述半导体结构的第二布线层中，以及 所述第二接地回路结构形成于所述半导体结构的第三层中。
23.如权利要求22所述的方法，其中 所述第一布线层与所述第二布线层不同，以及所述第一接地回路结构的部分也形成于所述第一布线层中。
24.如权利要求23所述的方法，其中所述信号线形成于所述半导体结构的第一布线层中， 所述第一接地回路结构形成于所述第一布线层中，以及所述第二接地回路结构的部分形成于所述半导体结构的所述第一布线层和第二布线层中。
25.如权利要求21所述的方法，其中开关操作用以分别将所述第一接地回路结构和所 述第二接地回路结构中的一个接地，并且将所述第二接地回路结构和所述第一接地回路 结构中的另一个悬空。
26.如权利要求21所述的方法，其中所述第一接地回路结构包括第一接地回路轨和第一电容结构，以及 所述第二接地回路结构包括第二接地回路轨和第二电容结构。
27.如权利要求26所述的方法，其中所述第一接地回路轨比所述第二接地回路轨更远离所述信号线，以及 所述第一电容结构比所述第二电容结构更靠近所述信号线。
28.如权利要求20所述的方法，其中所述第一延迟和所述第二延迟是所述信号线中信 号的延迟。
29.如权利要求20所述的方法，其中所述第一延迟与所述第二延迟的差异约为 16%。
30.如权利要求29所述的方法，其中所述第一特性阻抗与所述第二特性阻抗的差异小 于约5%。
31.如权利要求30所述的方法，其中所述第一特性阻抗约为50ohm。
32.—种制造半导体结构的方法，包括 形成信号线，形成第一接地回路轨和第一电容结构；以及 形成第二接地回路轨和第二电容结构，其中所述第一接地回路轨比所述第二接地回路轨更远离所述信号线，所述第一电容结构比所述第二电容结构更靠近所述信号线，以及所述信号线的接地在所述第一接地回路轨与所述第二接地回路轨之间选择性地切换。
33.如权利要求32所述的方法，其中所述信号线、所述第一接地回路结构和所述第二接地回路结构包括在传输线结构中。
34.如权利要求33所述的方法，其中所述第一接地回路结构在所述传输线结构中创建第一延迟和第一特性阻抗，所述第二接地回路结构创建与所述第一延迟不同的第二延迟，以及与所述第一特性 阻抗实质上相等的第二特性阻抗。
35.如权利要求34所述的方法，还包括形成第三接地回路结构，所述第三接地回路结 构创建第三延迟和第三特性阻抗，其中所述第三延迟与所述第一延迟和所述第二延迟实质上不同，并且所述第三特性 阻抗与所述第一特性阻抗和所述第二特性阻抗实质上相等。
36.如权利要求33所述的方法，其中所述信号线、所述第一接地回路结构和所述第二 接地回路结构形成于衬底之上的布线层中。
37.—种在传输线结构中传输信号的方法，包括将第一接地回路结构接地，所述第一接地回路结构在所述传输线结构中导致第一延 迟和第一特性阻抗；将第二接地回路结构悬空，所述第二接地回路结构导致与所述第一延迟不同的第二 延迟，以及与所述第一特性阻抗实质上相同的第二特性阻抗；以及在所述传输线结构的信号线上传输信号。
38.如权利要求37所述的方法，其中所述信号线、所述第一接地回路结构和所述第二 接地回路结构形成于半导体结构中。
39.如权利要求38所述的方法，其中所述接地和所述悬空包括操作所述半导体结构中 的至少一个开关。
40.如权利要求37所述的方法，还包括将所述第一接地回路结构悬空；将所述第二接地回路结构接地；以及在所述信号线上传输另一信号。
41.如权利要求37所述的方法，其中所述第一延迟与所述第二延迟的差异至少约为16%，以及所述第一特性阻抗与所述第二特性阻抗的差异小于约5%。
42.—种方法，包括在⑴第一接地回路结构与(ii)第二接地回路结构之间切换传输线结构，其中所述第 一接地回路结构在所述传输线结构中导致第一延迟和第一特性阻抗，并且所述第二接地 回路结构创建所述传输线结构的第二延迟和第二特性阻抗，其中所述第一延迟与所述第二延迟实质上不同，并且所述第一特性阻抗与所述第二 特性阻抗实质上相等。
43.如权利要求42所述的方法，其中所述第一接地回路结构和所述第二接地回路结构 形成于单一半导体结构的布线层中。
44.如权利要求42所述的方法，其中所述切换由计算机程序产品和计算设备中的至少 一个来执行。
全文摘要
一种用于提供具有固定特性阻抗的片上可变延迟传输线的设计结构、结构和方法。传输线结构包括信号线(50)(例如S)；第一接地回路结构(55)(例如G1)，其在传输线结构中导致第一延迟(t1)和第一特性阻抗(Zo1)；以及第二接地回路结构(75)(例如G2)，其在传输线结构中导致第二延迟(t2)和第二特性阻抗(Zo2)。第一延迟(t1)与第二延迟(t2)不同，而第一特性阻抗(Zo1)与第二特性阻抗(Zo2)实质上相同。
文档编号H01P9/00GK102027633SQ200980117714
公开日2011年4月20日 申请日期2009年6月17日 优先权日2008年6月24日
发明者W·H·小伍兹, 丁汉屹 申请人:国际商业机器公司