专利名称：非易失性半导体存储器装置及其制造方法
技术领域：
本发明涉及非易失性半导体存储器装置(特别地，EEPROM(电可擦除和可编程 只读存储器)或闪存)及其制造方法。
背景技术：
非易失性半导体存储器装置(也称为非易失性存储器)用作例如数码相机、便携 式音频播放器和蜂窝电话等各种产品的记录介质。非易失性半导体存储器装置的研究和 开发已经在积极地进行以满足市场的各种需求，例如，进一步地产品尺寸的减小、记录 容量的增加、记录和读取的响应速度的增加和功耗的减小。作为满足前面提到的市场需求的方式中的一个，近年来，所谓的SOI(绝缘体上 硅)类型的非易失性存储器已经在积极开发，其中的元件使用在绝缘膜上提供的硅(Si) 来形成。下列方法及其类似的已知用于在SOI非易失性存储器中形成SOI衬底其中氧 分子通过离子注入从硅晶体表面注入并且然后在高温下进行氧化，由此氧化硅的绝缘膜 在硅晶体中形成的方法；以及其中准备两个硅晶圆，用于通过离子注入而分离的部分在 硅晶圆中的一个中形成，两个硅晶圆互相接合，并且然后分离硅晶圆中的一个的方法。另一方面，为了实现成本降低，已经提出其中在玻璃衬底或塑料衬底上提供存 储晶体管的结构(例如，专利文件1)。在常规的存储晶体管中，用硅形成的岛状半导体层601，第一绝缘膜602(也称 为隧道绝缘膜)、浮栅603 (FG)、第二绝缘膜604和控制栅605 (CG)堆叠在衬底600上， 并且浮栅603电绝缘(浮置)。此外，源线(SL)电连接到杂质区606和607中的一个， 这些杂质区起作为源极或漏极的作用并且在半导体层601中提供，并且位线(BL)电连接 到杂质区606和607中的另一个(见
图11)。此外，在使用浮栅的非易失性存储器中，数据根据在浮栅603中积累的电荷量 来存储。浮栅603电绝缘；从而，电压通过使用控制栅605间接地施加在半导体层601 和浮栅603之间，由此操作存储晶体管。当电子在浮栅603中积累时，与电子没有积累的状态相比，已经施加到控制栅 605的电压较不太可能施加在半导体层601和浮栅603之间；因此，存储晶体管的阈值 明显沿正方向偏移。即，通过用存储晶体管的阈值的变化检测积累在浮栅603中的电荷 量，存储在存储晶体管中的数据可以被读出。这里，如果半导体层601的杂质区606和607具有相同的电势，浮栅603的电势 Vfg和存储晶体管的阈值的变化△ Vtm可以由下列公式表示。[公式⑴]
权利要求
1.一种非易失性半导体存储器装置，其包括 具有杂质区的第一半导体层；具有源区和漏区的第二半导体层；在所述第一半导体层和所述第二半导体层上的第一绝缘膜；在所述第一绝缘膜上的浮栅，所述浮栅与所述第一半导体层和所述第二半导体层重叠；在所述浮栅上的第二绝缘膜；在所述第二绝缘膜上的控制栅，所述控制栅与所述第一半导体层、所述第二半导体 层和所述浮栅重叠；以及所述控制栅上电连接到所述杂质区的第一导电膜，所述控制栅上电连接到所述源区 和所述漏区中的一个的第二导电膜；以及所述控制栅上电连接到所述源区和所述漏区中 的另一个的第三导电膜。
2.如权利要求1所述的非易失性半导体存储器装置，其中所述杂质区在所述第一半导 体层的两个区域中分开地提供且所述控制栅介于其之间，并且所述第一导电膜电连接到 彼此分开提供的该两个杂质区。
3.如权利要求1所述的非易失性半导体存储器装置，其中所述浮栅的边缘可提供在所 述第一半导体层上方。
4.如权利要求1所述的非易失性半导体存储器装置，其中提供所述控制栅以覆盖所述 浮栅且所述第二绝缘膜介于其之间。
5.如权利要求1所述的非易失性半导体存储器装置，其中所述浮栅是硅、钨、钽、 钛、钼、氮化钨、氮化钽、氮化钛和氮化钼中的任一个。
6.如权利要求1所述的非易失性半导体存储器装置，其中所述第一半导体层和所述第 二半导体层在玻璃衬底上提供。
7.如权利要求1所述的非易失性半导体存储器装置，其中所述第一半导体层用于写入 操作和擦除操作，并且所述第二半导体层用于读取操作。
8.如权利要求1所述的非易失性半导体存储器装置，其中相同的电势施加到所述第二 导电膜、所述第三导电膜和所述控制栅。
9.一种非易失性半导体存储器装置，其包括 具有杂质区的第一半导体层；具有源区和漏区的第二半导体层；在所述第一半导体层和所述第二半导体层上的第一绝缘膜；在所述第一绝缘膜上的浮栅，所述浮栅与所述第一半导体层和所述第二半导体层重叠；在所述浮栅上的第二绝缘膜；在所述第二绝缘膜上的控制栅，所述控制栅与所述第一半导体层、所述第二半导体 层和所述浮栅重叠；以及所述控制栅上电连接到所述杂质区的第一导电膜，所述控制栅上电连接到所述源区 和所述漏区中的一个的第二导电膜；以及所述控制栅上电连接到所述源区和所述漏区中 的另一个的第三导电膜，其中所述第一导电膜与所述第一半导体膜完全重叠，以及其中所述第二导电膜和所述第三导电膜与所述第二半导体膜部分重叠。
10.如权利要求9所述的非易失性半导体存储器装置，其中所述杂质区在所述第一半 导体层的两个区域中分开地提供且所述控制栅介于其之间，并且所述第一导电膜电连接 到彼此分开提供的该两个杂质区。
11.如权利要求9所述的非易失性半导体存储器装置，其中所述浮栅的边缘可提供在 所述第一半导体层上方。
12.如权利要求9所述的非易失性半导体存储器装置，其中所述控制栅提供以覆盖所 述浮栅且所述第二绝缘膜介于其之间。
13.如权利要求9所述的非易失性半导体存储器装置，其中所述浮栅是硅、钨、钽、 钛、钼、氮化钨、氮化钽、氮化钛和氮化钼中的任一个。
14.如权利要求9所述的非易失性半导体存储器装置，其中所述第一半导体层和所述 第二半导体层在玻璃衬底上提供。
15.如权利要求9所述的非易失性半导体存储器装置，其中所述第一半导体层用于写 入操作和擦除操作，并且所述第二半导体层用于读取操作。
16.如权利要求9所述的非易失性半导体存储器装置，其中相同的电势施加到所述第 二导电膜、所述第三导电膜和所述控制栅。
17.一种用于制造非易失性半导体存储器装置的方法，包括以下步骤在衬底上形成第一半导体层和第二半导体层；在所述第一半导体层和所述第二半导体层上形成第一绝缘膜；在所述第一绝缘膜上形成浮栅以与所述第一半导体层和所述第二半导体层重叠；在所述浮栅上形成第二绝缘膜；形成控制栅以与所述第一半导体层、所述第二半导体层和所述浮栅重叠；使用所述控制栅作为掩模添加杂质元素到所述第一半导体层和所述第二半导体层以 在所述第一半导体层中形成杂质区并且在所述第二半导体层中形成源区和漏区；以及形成电连接到所述杂质区的第一导电膜、电连接到所述源区和所述漏区中的一个的 第二导电膜和电连接到所述源区和所述漏区中的另一个的第三导电膜。
18.如权利要求17所述的用于制造非易失性半导体存储器装置的方法，其中所述浮栅 的边缘提供在所述第一半导体层上方。
全文摘要
目的是即使在写入和擦除重复进行的情况下抑制读取错误。此外，另一个目的是降低写入电压和擦除电压同时抑制存储晶体管的面积增加。在衬底上提供的用于写入操作和擦除操作的第一半导体层和用于读取操作的第二半导体层上，提供浮栅和控制栅且绝缘膜介于其间；使用该第一半导体层进行电子到浮栅的注入和从浮栅的释放；并且使用该第二半导体层进行读取。
文档编号H01L29/788GK102027589SQ20098011849
公开日2011年4月20日 申请日期2009年5月7日 优先权日2008年5月16日
发明者浅见良信 申请人:株式会社半导体能源研究所