专利名称：电容器、电介质结构和形成电介质结构的方法
技术领域：
本发明涉及电容器、电介质结构和形成电介质结构的方法。
背景技术：
电介质材料在集成电路中具有众多应用。举例来说，电介质材料可并入到电容器中，可用作场效应晶体管的栅极电介质，可用作非易失性晶体管的栅极间电介质，且可用于使邻近的半导体组件彼此电隔离。
可根据介电常数表示电介质材料的电介质特性。介电常数(k)为物质的电容率与自由空间的电容率的比。其为材料集中电通量的程度的表示。如果所有其它因素保持不变， 则随着介电常数增大，电通量密度增大。因此，具有高介电常数的材料的厚层可用以实现与具有较低介电常数的材料的薄层相同的电通量密度。
存在增大集成密度的持续目标和减小个别集成电路组件的大小的对应目标。因此，对在集成电路中利用具有高介电常数的电介质材料有兴趣，原因在于这些材料可增大电通量密度以补偿减小的面积，以便实现所要的操作特性。
遗憾的是，具有高介电常数的材料倾向于当经受强电场时比具有低介电常数的材料更容易被击穿。而且，具有高介电常数的材料倾向于具有高电介质色散并使电介质松弛减缓。
电介质色散(随频率而变的电容率)对任何材料系统都是重要的，因为存在在较低频率下对电容有帮助并随增大频率而减小的多个机制。如果电介质色散为高，则与如果电介质色散为低相比，电介质材料的响应速率更多地由频率变化来改变。
电介质松弛为用以表示在时域中对施加(或移除)电场的电介质响应的参数(例如，存储或从电容器释放电荷的速率)。如果电介质松弛缓慢，则响应时间将较长。具有高介电常数的材料倾向于具有比具有较低介电常数的材料更慢的响应时间。
电介质材料的用途中的一者是在动态随机存取存储器(DRAM)单位单元的电容器中。在这些应用中，需要电介质材料将大量通量存储于小体积中，且仍具有快速响应时间 (即，快速存储或释放电荷)。如上文所论述，具有高介电常数的材料可将大量通量存储于小体积中，但倾向于具有相对慢的响应时间。
将需要开发具有高电介质材料的所要特性且仍还具有比具有高介电常数的材料更好的响应时间的电介质结构。这些电介质结构将因为上文所论述的原因用于集成电路的电容器，且还可应用于在集成电路的其它组件中利用，例如，用作栅极电介质和/或用作栅极间电介质。
图1为说明包含实例实施例电介质结构的电容器的半导体构造的一部分的图解横截面图。
图2为说明包含另一实例实施例电介质结构的电容器的半导体构造的一部分的图解横截面图。
图3到图6为说明用于形成电容器的实例实施例方法的各处理阶段的半导体构造的一部分的图解横截面图。
图7和图8为说明用于形成一电容器的另一实例实施例方法的各处理阶段的半导体构造的一部分的图解横截面图，其中图7的处理阶段在图5的处理阶段之后。
图9为说明包含实例实施例电介质结构的场效应晶体管的半导体构造的一部分的图解横截面图。
图10为说明包含实例实施例电介质结构的非易失性晶体管的半导体构造的一部分的图解横截面图。
图11为计算机实施例的图解视图。
图12为展示图11的计算机实施例的主板的特定特征的框图。
图13为电子系统实施例的高级框图。
图14为存储器装置实施例的简化框图。
具体实施例方式在一些实施例中，形成改进的电介质结构，其具有高电荷存储容量，且其仍还具有快速响应时间。开发改进的电介质结构的常规方法设法实现高存储容量或快速响应时间。 在一些实施例中，一种方法用于开发改进的电介质结构，其中在致力于开发适用于广泛多种应用的电介质结构的过程中在电荷存储与响应时间之间实现折衷。所述方法可包含将电介质结构形成为沿所述结构的边缘具有不同于沿所述结构的内部的组合物，以使得在利用所述结构期间电荷主要沿所述结构的边缘停留。
当电介质结构用于电容器中时，所述电容器可根据相对于频率的电容来表征。所述电容为所述电介质结构的电荷存储容量的量度，且电容与频率的关系为所述电介质结构的响应速度的量度。相对于频率的电容可由符号“CF”来标示。在一些实施例中，用以开发改进的电介质结构的方法可视为开发电介质结构的CF可调谐性。所述CF可调谐性可使得能够针对特定极性下的特定操作参数来设计电介质结构，其可使所述电介质结构能够经裁定以用于特定应用。
参考图1到图14描述实例实施例。
参看图1，说明半导体构造10的一部分。构造10具有并入到电容器14中的实例实施例电介质结构12。
电容器14具有在电介质结构12下方的第一电容器电极16，且具有在所述电介质结构上方的第二电容器电极18。因此，电介质结构12可被视为夹于所述第一电容器电极与所述第二电容器电极之间。
第一电容器电极16和第二电容器电极18可包含任何合适的导电组合物或导电组合物的组合。在一些实施例中，所述电容器电极可包含各种金属(例如，钨、钛、钼等)、含金属组合物(例如，金属硅化物、金属氮化物等)和导电掺杂的半导体材料(例如，导电掺杂的硅、导电掺杂的锗等)中的一者或一者以上、基本上由以上各物组成或由以上各物组成。所述第一电容器电极和所述第二电容器电极的组成可彼此相同，或可具有彼此不同的组成。
电介质结构12包括邻近于电容器电极16的第一部分20和直接抵靠所述第一部分的第二部分22。第一部分20为混合相部分，且具体来说为至少两个相的均质混合物；且第二部分22为单一相部分，且可由具有大于或等于25的介电常数的组合物组成。
在一些实施例中，混合相部分20将为非晶的，且单一相部分22将为晶体的。在此些实施例中，混合相部分20可为完全非晶的(即，非晶体的)，且部分22可为完全晶体的 (单晶的或多晶的)。或者，单一相部分22可比混合相部分20相对更呈晶体；但混合相部分20可具有某一晶体特性和/或单一相部分22可具有某一非晶特性。在一些实施例中， 混合相部分20将为至少约90体积％非晶的，且单一相部分22将为至少约90体积％晶体的。
所述混合相部分的非晶状态可归因于此部分的两个或两个以上相的混合。具体来说，所述相中的每一者可为固有晶体的，但所述相的混合可导致相破坏彼此的晶体结构且进而使所述第一部分20为非晶的。
第一部分20的所述至少两个相中的第一者可为具有大于或等于25的介电常数的金属氧化物，而所述至少两个相中的第二者可为具有小于或等于20(且在一些实施例中， 小于或等于约9)的介电常数的金属氧化物。在一些实施例中，第一部分20可由选自由以下各物组成的群组的混合物组成ZrA10、HfAlO, ZrSiO, HfSiO、ZrHfO, ZrTaO, HfTaO, ZrTiO, HfTiO, TaTiO, HfTaTiO和^TaTiO ；其中化学式指示所述混合物中所含有的元素且并不暗示此些元素的任何特定化学计量。所列出的混合物中的组成的化学计量可为任何合适的化学计量。举例来说，ZrAlO可为^O2与Al2O3的混合物。作为另一实例，ZrTaO可为^O2与 Ta2O5的混合物！ 在一些实施例中，第一部分20可包含至少两种金属氧化物的均质混合物；其中所述金属氧化物中的一者具有大于或等于25的介电常数，且另一者具有小于或等于20的介电常数。具有大于或等于25的介电常数的金属氧化物可被视为第一部分20的高k组份， 而具有小于20的介电常数的金属氧化物可被视为所述第一部分的中k组份。在一些实施例中，所述中k组份将具有约4到约20的介电常数，且在一些实施例中，所述中k组份将具有小于或等于约9的介电常数。
虽然部分20可包含两种以上金属氧化物的混合物，但在一些实施例中，所述部分 20将为仅由两种金属氧化物组成的均质混合物，其中所述金属氧化物中的一者为高k组份且另一者为中k组份。所述中k组份与所述高k组份的相对量可经裁定以实现电介质结构 12的所要性能。举例来说，如果部分20由氧化锆与氧化铝的均质混合物组成(换句话说， 由ZrAW组成；其中化学式指示所述混合物中所含有的元素且并不暗示此些元素的任何特定化学计量)，则铝可呈现出约10原子％到约50原子％的浓度。
电介质结构12的第二部分22可包含任何合适的组合物。在一些实施例中，第二部分22的组合物将与第一部分20的一个或一个以上高k组份相同，且在其它实施例中，第二部分22的组合物将不同于第一部分20的所有组份。
在一些实施例中，第二部分22的组合物是选自由以下各物组成的群组&0、Η 、 TaO, TiO和SrTiO ；其中化学式指示组合物中所含有的元素且并不暗示此些元素的任何特定化学计量。
电介质结构12中的部分20与22的相对厚度可经裁定以实现在响应时间与电容之间的所要关系。在一些实施例中，部分20可具有约10埃到约40埃的厚度，而部分22具有约40埃到约120埃的厚度。因此，在一些实施例中，部分20的厚度将对应于电介质结构 12的总厚度的约10%到约50%。
在一些实施例中，电介质结构12的混合相部分20可被视为在电介质结构12的单一相部分22与电容器电极16之间的势垒。部分20的组合物的裁定和部分20与部分22 的相对厚度的裁定可被视为电介质堆叠(其中，此电介质堆叠对应于电介质结构12)的势垒工程设计。所述势垒工程设计可用以实现含有电介质结构12的电容器14的响应时间与电容的所要关系。
在所示的实施例中，电介质结构12的混合相第一部分20直接抵靠底部电容器电极16，且在电介质结构12的单一相部分22与上部电容器电极18之间不存在混合相部分。 如果电容器主要在电极16与18之间的特定极性下操作，则可利用此实施例。如果所述电容器在电极16与18之间的相反极性下操作，则可形成电容器以使得电介质结构12的混合相部分在所述上部电极与所述电介质结构的单一相部分之间(换句话说，可形成电介质结构12，以使得混合相第一部分20在单一相第二部分22上方，而不是混合相第一部分20在单一相第二部分22下方的所示配置)。
所示配置暗示电介质结构12的混合相部分20是在单一相部分22之前形成的。如果电介质结构12经颠倒以使得混合相部分20在单一相部分22上方，则混合相部分20可在单一相部分22之后形成。
可利用任何合适的处理形成电介质结构12的部分20和22。
在一些实施例中，可利用化学气相沉积(CVD)和原子层沉积(ALD)中的一者或两者形成电介质结构12的单一相部分22。在一些实施例中，所述底部电容器电极可具有波状拓扑而非所示的平坦拓扑，且在此些实施例中，归因于可利用ALD实现的增强的台阶覆盖率，可能需要利用ALD而非CVD。
在一些实施例中，可在形成混合金属氧化物而不是不同金属氧化物的单独层的情况下利用ALD来形成电介质结构12的混合相部分20。具体来说，部分20的混合金属氧化物的ALD可包含第一含金属前驱体、第二含金属前驱体和一种或一种以上含氧反应物的多个脉冲的利用；其中第一含金属前驱体和第二含金属前驱体中的一者形成高k氧化物的金属，且第一含金属前驱体和第二含金属前驱体中的另一者形成中k氧化物的金属。在反应腔室中进行脉冲。在跨越衬底的表面上形成不完全饱和单层的情况下，所述第一含金属前驱体可脉动进入所述腔室中。随后，所述第二含金属前驱体可脉动进入所述腔室中以完成所述单层的饱和，且因此形成由两种不同金属的均质混合物组成的单层，所述两种不同金属是由所述第一含金属前驱体和所述第二含金属前驱体提供。随后，含氧反应物可脉动进入所述腔室中以将所述单层转化为高k氧化物与中k氧化物的均质混合物。可多次重复所述脉冲序列以将部分20形成到所要厚度。
利用对应于所述第一含金属前驱体、所述第二含金属前驱体和接着氧化剂的脉冲次序的脉冲序列可被称为M1-M2-O序列，以指示在氧化之前提供两种金属(其中，M1表示所述第一含金属前驱体，M2表示所述第二含金属前驱体，且0表示所述氧化剂)。可利用的另一脉冲序列为M1-O-M2-CL在此脉冲序列中，在提供所述第二含金属前驱体之前氧化由所述第一含金属前驱体形成的部分饱和的单层。在一些实施例中，M1-M2-O和M1-O-M2-O的两个脉冲序列可互换地用于将电介质结构12的部分20形成到所要厚度。如果两种以上金属将用于混合相部分20，则所述ALD脉冲序列可经修改以适应两种以上含金属前驱体。
图1的电容器14利用仅含有单一混合相部分20的电介质结构。在其它实施例中， 所述电介质结构可包含一对混合相部分，其经配置以使得所述电容器电极中的每一者均通过多相(且可能非晶)势垒与所述电介质结构的单一相(且可能晶体)部分间隔开。图2 展示说明电介质结构包含两个混合相部分的实例实施例的半导体构造30的一部分。将在适当时使用与用于描述图1的构造10的编号类似的编号来描述图2的构造30。
构造30具有并入到电容器32中的实例实施例电介质结构40。
电容器32具有在电介质结构40下方的第一电容器电极16，且具有在所述电介质结构上方的第二电容器电极18。
电介质结构40包括邻近于电容器电极16的第一部分42、在所述第一部分上方并直接抵靠第一部分的第二部分44和在所述第二部分上方并直接抵靠第二部分的第三部分 46。第一部分42和第三部分46为至少两个相的均质混合物，且可为非晶的。所述第一部分和第三部分的组成可彼此相同，或可为彼此不同的组合物。第二部分44由具有大于或等于25的介电常数的组成组成，且可为晶体的。
电介质结构40的混合相部分42和46可包含上文关于电介质结构12的混合相部分20所论述的混合金属氧化物。因此，混合相部分42和46可包含至少两种氧化物的均质混合物，其中所述氧化物中的一者为高k氧化物且另一者为中k氧化物。在一些实施例中， 混合相部分42和46可由选自由以下各物组成的群组的混合物组成ZrAW、HfAW、ZrSiO、 HfSiO、ZrHfO, ZrTaO, HfTaO, ZrTiO, HfTiO, TaTiO, HfTaTiO 和 ZrTaTiO ；其中化学式指示混合物中所含有的元素且并不暗示此些元素的任何特定化学计量。
电介质结构40的单一相部分44可包含上文关于电介质结构12的单一相部分22 所论述的组合物中的任一者。因此，电介质结构40的单一相部分44可由选自由以下各物组成的群组的组合物组成Zr0、Hf0、Ta0、Ti0和SrTiO ；其中化学式指示组合物中所含有的元素且并不暗示此些元素的任何特定化学计量。
在一些实施例中，混合相部分42和46将为完全非晶的(即，非晶体的)且单一相部分44将为完全晶体的(单晶的或多晶的)。在其它实施例中，部分42和46中的一者或两者可具有某一晶体特性；且部分44可具有某一非晶特性，但部分42和46将比部分44相对更不呈晶体。在一些实施例中，部分42和46将为至少约90体积％非晶的，且部分44将为至少约90体积％晶体的。
电介质结构40中的部分42、44和46的相对厚度可经裁定以实现在响应时间与电容之间的所要关系。在一些实施例中，部分42和46可具有约10埃到约40埃的厚度，而部分44具有约40埃到约120埃的厚度。所述混合相部分42和46可具有彼此相同的厚度， 或可具有彼此不同的厚度。
在一些实施例中，电介质结构40的混合相部分42和46可被视为在电介质结构40 的单一相部分44与电容器电极16和18之间的经工程设计的势垒。部分42和46的组合物的裁定和部分42和46的厚度的裁定可被视为电介质堆叠的势垒工程设计。此势垒工程设计可用以实现含有电介质结构40的电容器32的响应时间与电容的所要关系。
可利用上文参考形成图1的混合相部分20所描述的类型的处理来形成电介质结构40的混合相部分42和46 ；且可利用上文参考形成图1的单一相部分22所描述的类型的处理来形成电介质结构40的单一相部分44。
图1和图2的电介质结构12和40可分别使得能够实现高电容，同时还使得能够实现快速响应时间。电介质结构的动作的可能机制为经工程设计的势垒材料减轻或防止电荷从电容器电极注射到电介质结构的材料的传导能带或陷阱中。接近费米能级O^ermi level)的低陷阱密度对于改进约零伏下的CF可特别有用，而高于或低于费米能级的低陷阱密度对于+/-1. 5伏下的CF和+/-0. 75伏下的CF可特别有用。如果陷阱归因于能量、接近度或密度而易于被填充，且陷阱跳跃发生在交流调制的情况下(尤其在靠近电极处)，则可增强低频电容回应。然而，此可能不提供高频电容响应，且可归因于因所插入电荷所致的局部场降级而使高频电容响应(或电介质响应时间)降级。
图1和图2分别说明包含两个部分和三个部分的电介质结构。在一些实施例中，电介质结构可包含三个以上部分。举例来说，图1的两个部分可在整个电介质结构中交替以形成包含四个或四个以上部分的结构。作为另一实例，多个不同单一相部分可用于类似于图2的电介质结构的电介质结构中，其中所有此些单一相部分夹于一对混合相部分之间。
类似于图1和图2的结构12和40的电介质结构可用于众多半导体应用中。举例来说，所述电介质结构可并入到DRAM的电容器中。图3到图6说明用于制造包含势垒经工程设计的电介质结构的DRAM电容器的实例实施例。
参看图3，展示半导体构造50的一部分。所述构造50包含半导体衬底52，半导体衬底52具有在其中延伸的导电掺杂的扩散区域M。
衬底52可包含(例如)用背景ρ型掺杂剂轻度掺杂的单晶硅，基本上由所述单晶硅组成或由所述单晶硅组成。术语“半导电衬底”和“半导体衬底”是指包含半导电材料的任何构造，所述半导电材料包括(但不限于)例如半导电晶片等块体半导电材料(单独地或以包含其上的其它材料的组合的方式)和半导电材料层(单独地或以包含其它材料的组合的方式)。术语“衬底”是指任何支撑结构，包括(但不限于)上文描述的半导电衬底。
导电掺杂的扩散区域M可为η型多数掺杂的或ρ型多数掺杂的，且可为晶体管的源极/漏极区域。此晶体管可具有相对于图3的横截面在页面外的晶体管栅极(未图示)， 且可在与区域M相对的晶体管栅极的一侧门控地连接扩散区域M与另一扩散区域(未图示)。其它源极/漏极区域可电连接到位线(未图示)，且所述晶体管栅极可为字线的部分。
导电基座56从扩散区域M向上延伸，且与扩散区域M电连接。基座56包含导电材料58。此导电材料可为任何合适的导电组合物或组合物的组合；且可(例如)包含各种金属(例如，钨、钛、钼等)、含金属组合物(例如，金属硅化物、金属氮化物等)和导电掺杂的半导体材料(例如，导电掺杂的硅、导电掺杂的锗等)中的一者或一者以上、基本上由以上各物组成或由以上各物组成。
导电电容器电极60在基座58上方，且与基座58电接触。电极60可被称为电容器存储节点，且可包含上文参考图1的电容器电极16和18所论述的组合物中的任一者。所示电极60为容器状。在其它实施例中，所述电极可具有其它形状，包括(例如)支柱型电极的柱子形状。电容器电极60可被称为第一电容器电极以将其与随后将形成的另一电容器电极(下文论述)进行区分。
电绝缘性材料62横向环绕基座56和电容器电极60。所述电绝缘性材料可包含任何合适的组合物或组合物的组合；且在一些实施例中可包含二氧化硅、氮化硅和各种经掺杂氧化硅(例如，硼磷硅玻璃、氟硅玻璃等)中的一者或一者以上、基本上由以上各物组成或由以上各物组成。
参看图4，在电容器电极60上方形成电介质材料64。电介质材料64为混合相材料，且可包含上文相对于图1的电介质结构12的混合相部分20所论述的组合物中的任一者。可利用上文相对于图1的电介质结构12的混合相部分20的制造所论述的M1-M2-O和 M1-O-M2-O ALD方法中的一者或两者来形成电介质材料64。电介质材料64可为非晶的。
参看图5，在混合相电介质材料64上方形成单一相电介质材料66。单一相电介质材料66可包含上文相对于图1的电介质结构12的单一相部分22所论述的组合物中的任一者，且可利用上文针对图1的部分22的形成所论述的方法中的任一者而形成。单一相电介质材料66可为晶体的。
参看图6，在单一相电介质材料66上方形成第二电容器电极68。所述第二电容器电极可包含上文参考图1的电容器电极16和18所论述的组合物中的任一者，且可被称为电容器板。
混合相电介质材料64和单一相电介质材料66 —起形成在电容器电极60与68之间的电介质结构70。电介质结构70类似于图1的电介质结构12，且与上文参考图1所论述的裁定类似地可经裁定以在电容与响应时间之间实现所要平衡。
电容器电极60和68连同电介质结构70 —起形成电容器72。此电容器可并入到 DRAM单位单元中。所述DRAM单位单元可为DRAM阵列的部分，且可为在DRAM阵列的制造期间同时形成的众多相同单位单元中的一者。
电容器72利用类似于图1的电介质结构12的电介质结构70(换句话说，仅具有单一混合相部分的电介质结构)。在其它实施例中，可形成利用类似于图2的结构的电介质结构(换句话说，包含一对混合相部分的电介质结构)的电容器。图7展示根据电介质结构将利用一对混合相部分的实施例的在图5的处理阶段后的处理阶段中的构造50。
图7的构造50具有形成于单一相电介质材料66上方并直接抵靠单一相电介质材料66的混合相电介质材料80。混合相电介质材料80可包含上文相对于图1的混合相部分20所论述的组合物中的任一者；且可利用上文参考图1针对混合相部分20的形成所论述的ALD工艺而形成。
参看图8，在混合相电介质材料80上方形成第二电容器电极68。电介质组合物64、 66和80共同形成述第一电容器电极66与第二电容器电极68之间的电介质结构82。所述第一电容器电极和所述第二电容器电极连同所述电介质结构一起形成电容器构造86。此电容器构造可并入到DRAM单位单元中。
势垒经工程设计的电介质结构除了用于电容器中之外还可用于其它组件中。图9 和图10分别说明利用势垒经工程设计的电介质结构的场效应晶体管和非易失性晶体管。
参看图9，此展示半导体构造100的一部分。所述半导体构造包括半导体衬底102 和延伸到所述衬底中的一对源极/漏极区域104。所述源极/漏极区域为衬底102的导电掺杂区域，且可为多数η型掺杂的或多数P型掺杂的。
晶体管栅极堆叠106在衬底102上方，且在源极/漏极区域104之间。所述栅极堆叠包括电介质结构108、在所述电介质结构上方的导电性栅极材料110和在所述导电性栅极材料上方的电绝缘性加盖材料112。一对侧壁间隔片114沿着栅极堆叠106的侧壁。 栅极堆叠106和源极/漏极区域104共同被场效应晶体管120包含。
电介质结构108被展示为包含一对部分109和111。部分109和111中的一者为类似于图1的部分20的混合相部分，且另一者为类似于图1的部分22的单一相部分。在一些实施例中，可能需要使混合相部分沿着衬底102并直接抵靠衬底102，且在其它实施例中，可能需要使所述混合相部分沿着导电栅极材料110并直接抵靠导电栅极材料110。
在一些实施例中，电介质结构108的混合相部分将为完全非晶的(即，非晶体的) 且所述电介质结构的单一相部分将为完全晶体的(单晶的或多晶的)。在其它实施例中，所述混合相部分可具有某一晶体特性且所述单一相部分可具有某一非晶特性，但所述单一相部分将比所述混合相部分相对更呈晶体。在一些实施例中，所述混合相部分将为至少约90 体积％非晶的，且所述单一相部分将为至少约90体积％晶体的。
电介质结构108为场效应晶体管120的栅极电介质。具有类似于图1的部分20 和22的混合相部分和单一相部分的电介质结构的利用使所述栅极电介质能够经裁定以用于所述场效应晶体管的特定应用。
虽然电介质结构108被展示为包含类似于图1的部分20和22的两个部分，但在其它实施例中，所述电介质结构可包含类似于图2的部分42、44和46的三个部分。
场效应晶体管120的导电栅极材料110、加盖材料112和侧壁间隔片114可包含任何合适的组合物或组合物的组合。举例来说，所述导电栅极材料可包含各种金属、含金属组合物和导电掺杂的半导体材料中的一者或一者以上；且加盖材料112和侧壁间隔片114可包含二氧化硅、氮化硅和氮氧化硅中的一者或一者以上。
参看图10，此图展示半导体构造150的一部分。所述半导体构造包括半导体衬底 152和延伸到所述衬底中的一对源极/漏极区域154。所述源极/漏极区域为衬底152的导电掺杂的区域，且可为多数η型掺杂的或多数ρ型掺杂的。
晶体管栅极堆叠156在衬底152上方，且在源极/漏极区域巧4之间。所述栅极堆叠从衬底按升序包括栅极电介质158、导电电荷保持材料160、电介质结构162、导电控制栅极材料164和电绝缘性加盖材料166。栅极堆叠156和漏极/源极区域IM共同被非易失性晶体管180包含。
电介质结构162被展示为包含三个部分-161、163和165。部分161和165为类似于图2的部分42和46的混合相材料，且部分163为类似于图2的部分44的单一相材料。
电介质结构162为晶体管180的栅极间电介质。在单一相部分的相对侧上利用具有混合相部分的电介质结构(类似于图2的部分42、44和46)使所述栅极间电介质能够经裁定以用于晶体管的特定应用。因为所述电介质结构在电荷保持材料160与控制栅极材料 164之间，且历史上所述电荷保持材料和所述控制栅极材料被视为对应于两个栅极(浮动栅极和控制栅极)，所以所述电介质结构被称为“栅极间”结构。在现代结构中，所述电荷保持材料可为电荷捕集材料而不是对应于浮动栅极，但术语“栅极间”材料仍用以指代在所述电荷保持材料与所述控制栅极材料之间提供的材料。
在一些实施例中，混合相部分161和165将为完全非晶的(即，非晶体的)且单一相部分163将为完全晶体的(单晶的或多晶的)。在其它实施例中，部分161和165中的一者或两者可具有某一晶体特性；且部分163可具有某一非晶特性，但部分163将比部分161和165相对更呈晶体。在一些实施例中，部分161和165将为至少约90体积％非晶的，且部分163将为至少约90体积％晶体的。
虽然电介质结构162被展示为包含类似于图2的部分42、44和46的三个部分，但在其它实施例中，所述电介质结构可包含类似于图1的部分20和22的两个部分。
栅极电介质158可包含任何合适的组合物或组合物的组合。在一些实施例中，所述栅极电介质可包含二氧化硅。在一些实施例中，所述栅极电介质可包含类似于图1的结构12或图2的结构40的电介质结构。
电荷保持材料160可包含任何合适的组合物或组合物的组合。在一些实施例中， 所述电荷保持材料可为多晶硅。在一些实施例中，所述电荷保持材料可包含电荷捕集组合物。
控制栅极材料164可包含任何合适的组合物或组合物的组合；且可包含(例如) 各种金属、含金属组合物和导电掺杂的半导体材料中的一者或一者以上。
电绝缘性加盖材料166可包含任何合适的组合物或组合物的组合；且可包含(例如)二氧化硅、氮化硅和氮氧化硅中的一者或一者以上。
虽然电介质结构162在所示实施例中为唯一栅极间电介质，但在其它实施例中， 可存在与电荷保持材料160与控制栅极材料164之间的电介质结构162组合利用的额外电介质材料。
图1到图10的结构和装置可并入到例如汽车、计算机、电话等的电子系统中。图 11到图14展示将此些结构和装置并入到电子系统中的实例实施例。
图11说明计算机系统400的实施例。计算机系统400包括监视器401或其它通信输出装置、键盘402或其它通信输入装置和主板404。主板404可承载微处理器406或其它数据处理单元和至少一个存储器装置408。存储器装置408可包含存储器单元的阵列，且此阵列可与用于存取阵列中的个别存储器单元的寻址电路耦合。另外，所述存储器单元阵列可耦合到用于从所述存储器单元读取数据的读取电路。可将寻址和读取电路用于在存储器装置408与处理器406之间传达信息。此在图12中所示的主板404的框图中进行说明。 在此框图中，将寻址电路说明为410且将读取电路说明为412。
处理器装置406可对应于处理器模块，且与所述模块一起利用的相关联存储器可包含图1到图10的结构和装置中的一者或一者以上。
存储器装置408可对应于存储器模块，且可包含图1到图10的结构和装置中的一者或一者以上。
图13说明电子系统700的高级组织的简化框图。系统700可对应于(例如)计算机系统、过程控制系统或使用处理器和相关联存储器的任何其它系统。电子系统700具有功能元件，包括处理器702、控制单元704、存储器装置单元706和输入/输出(I/O)装置 708 (应理解，在各种实施例中，所述系统可具有多个处理器、控制单元、存储器装置单元和 /或I/O装置)。通常，电子系统700将具有原生指令集，其规定待由处理器702对数据执行的操作和处理器702、存储器装置单元706和I/O装置708之间的其它交互。控制单元 704通过连续地循环经过致使从存储器装置706获取指令并执行所述指令的一组操作来协调处理器702、存储器装置706和I/O装置708的所有操作。存储器装置706可包括图1到图10的结构和装置中的一者或一者以上。
图14为电子系统800的简化框图。系统800包括存储器装置802，存储器装置 802具有存储器单元阵列804、地址解码器806、行存取电路808、列存取电路810、用于控制操作的读取/写入控制电路812和输入/输出电路814。存储器装置802进一步包括供电电路816和传感器820，例如用于确定存储器单元是处于低阈值传导状态还是处于高阈值非传导状态的电流传感器。所说明的供电电路816包括电力供应电路880、用于提供参考电压的电路882、用于向第一字线提供脉冲的互连线884、用于向第二字线提供脉冲的互连线 886和用于向位线提供脉冲的互连线888。系统800还包括处理器822，或用于存储器存取的存储器控制器。
存储器装置802经由配线或金属化线从处理器822接收控制信号。存储器装置 802用以存储经由I/O线存取的数据。处理器822和存储器装置802中的至少一者可含有图1到图10的结构和装置中的一者或一者以上。
可将各种电子系统制造于单一封装处理单元中或甚至制造于单一半导体芯片上， 以便减少处理器与存储器装置之间的通信时间。
所述电子系统可用于存储器模块、装置驱动器、供电模块、通信调制解调器、处理器模块和专用模块中，且可包括多层多芯片模块。
电子系统可为广泛范围的系统(例如，时钟、电视、手机、个人计算机、汽车、工业控制系统、飞机等)中的任一者。
权利要求
1.一种形成电介质结构的方法，其包含形成所述电介质结构的第一部分；所述第一部分包含含有第一相和第二相的均质混合物；所述第一相具有大于或等于25的介电常数，且所述第二相具有小于或等于20的介电常数；以及形成所述电介质结构的第二部分；所述第二部分直接抵靠所述第一部分；所述第二部分由具有大于或等于25的介电常数的组合物组成。
2.根据权利要求1所述的方法，其中在所述第二部分之前形成所述第一部分。
3.根据权利要求1所述的方法，其中在所述第一部分之前形成所述第二部分。
4.根据权利要求1所述的方法，其中所述第一部分为至少90体积％非晶的，且其中所述第二部分为至少90体积％晶体的。
5.根据权利要求1所述的方法，其中所述第一部分的所述第一相由不同于所述第二部分的所述组合物的组合物组成。
6.根据权利要求1所述的方法，其中所述第一部分的所述第一相由与所述第二部分的所述组合物相同的组合物组成。
7.根据权利要求1所述的方法，其中所述第二部分的所述组合物选自由以下各物组成的群组Zr0、Hf0、Ta0、Ti0和SrTiO ；其中所述化学式指示所述组合物中所含有的元素且并不暗示此些元素的任何特定化学计量。
8.根据权利要求1所述的方法，其中所述第一部分由选自由以下各物组成的群组的混合物组成ZrA10、HfAlO, ZrSiO、HfSiO、ZrHfO、ZrTaO,HfTaO, ZrTiO,HfTiO, TaTiO,HfTaTiO 和^TaTiO ；其中所述化学式指示所述混合物中所含有的元素且并不暗示此些元素的任何特定化学计量。
9.一种形成电介质结构的方法，其包含形成所述电介质结构的第一部分；所述第一部分由选自由以下各物组成的群组的混合物组成ZrA10、HfAlO, ZrSiO、HfSiO、ZrHfO, ZrTaO, HfTaO, ZrTiO, HfTiO, TaTiO, HfTaTiO 和^TaTiO ；其中所述化学式指示所述混合物中所含有的元素且并不暗示此些元素的任何特定化学计量；以及形成所述电介质结构的第二部分；所述第二部分由选自由以下各物组成的群组的组合物组成Zr0、Hf0、Ta0、Ti0和SrTiO ；其中所述化学式指示所述组合物中所含有的元素且并不暗示此些元素的任何特定化学计量。
10.根据权利要求9所述的方法，其中在所述第二部分之前形成所述第一部分。
11.根据权利要求9所述的方法，其中在所述第一部分之前形成所述第二部分。
12.—种形成电介质结构的方法，其包含形成所述电介质结构的第一部分；所述第一部分包含两种氧化物的均质混合物；所述第一部分的所述混合物的所述两种氧化物中的一者具有大于或等于25的介电常数，且所述第一部分的所述混合物的所述两种氧化物中的另一者具有小于或等于20的介电常数；在所述第一部分上方并直接抵靠所述第一部分而形成所述电介质结构的第二部分；所述第二部分由具有大于或等于25的介电常数的组合物组成；在所述第二部分上方并直接抵靠所述第二部分而形成所述电介质结构的第三部分；所述第三部分包含两种氧化物的均质混合物；所述第三部分的所述混合物的所述两种氧化物中的一者具有大于或等于25的介电常数，且所述第三部分的所述混合物的所述两种氧化物中的另一者具有小于或等于20的介电常数；且其中所述第一和第三部分比所述第二部分更呈非晶。
13.根据权利要求12所述的方法，其中所述第一和第三部分的组成彼此相同。
14.根据权利要求12所述的方法，其中所述第一和第三部分的组成彼此不同。
15.一种电介质结构，其包含第一部分；所述第一部分为至少90体积％非晶的且包含含有第一相和第二相的均质混合物；所述第一相具有大于或等于25的介电常数，且所述第二相具有小于或等于20的介电常数；以及第二部分，其直接抵靠所述第一部分；所述第二部分为至少90体积％晶体的且由具有大于或等于25的介电常数的组合物组成。
16.根据权利要求15所述的电介质结构，其进一步包含第三部分，所述第三部分直接抵靠所述第二部分；所述第三部分为至少90体积％非晶的，且包含含有两个相的均质混合物；所述第三部分的所述两个相中的一者具有大于或等于25的介电常数，且所述第三部分的所述两个相中的另一者具有小于或等于20的介电常数。
17.根据权利要求16所述的电介质结构，其中所述第三部分和所述第一部分的组成彼此相同。
18.根据权利要求15所述的电介质结构，其中所述第一部分的所述第二相具有小于或等于9的介电常数。
19.根据权利要求15所述的电介质结构，其中所述第二部分的所述组合物选自由以下各物组成的群组Zr0、Hf0、Ta0、Ti0和SrTiO ；其中所述化学式指示所述组合物中所含有的元素且并不暗示此些元素的任何特定化学计量。
20.根据权利要求15所述的电介质结构，其中所述第一部分由选自由以下各物组成的群组的混合物组成Zr A10、Hf A10、Zr S i 0、Hf S i 0、ZrHfO、Zr TaO、Hf TaO、Zr T i 0、Hf T i 0、TaT i 0、 HfTaTiO和^TaTiO ；其中所述化学式指示所述混合物中所含有的元素且并不暗示此些元素的任何特定化学计量。
21.一种电容器，其包含第一电容器电极；第二电容器电极；以及电介质材料，其位于所述第一电容器电极与第二电容器电极之间；所述电介质材料包含第一部分，其直接抵靠所述第一电容器电极；所述第一部分包含含有第一相和第二相的均质混合物；所述第一相具有大于或等于25的介电常数，且所述第二相具有小于或等于 20的介电常数；以及第二部分，其直接抵靠所述第一部分；所述第二部分由具有大于或等于25的介电常数的组合物组成，所述第二部分比所述第一部分更呈晶体。
22.根据权利要求21所述的电容器，其包含直接抵靠所述电介质材料的所述第二部分的所述第二电容器电极。
23.根据权利要求21所述的电容器，其中所述第二部分的所述组合物选自由以下各物组成的群组Zr0、Hf0、Ta0、Ti0和SrTiO ；其中所述化学式指示所述组合物中所含有的元素且并不暗示此些元素的任何特定化学计量。
24.根据权利要求21所述的电容器，其中所述第一部分由选自由以下各物组成的群组的混合物组成ZrA10、HfAlO, ZrSiO、HfSiO、ZrHfO, ZrTaO, HfTaO, ZrTiO, HfTiO, TaTiO, HfTaTiO和^TaTiO ；其中所述化学式指示所述混合物中所含有的元素且并不暗示此些元素的任何特定化学计量。
25.根据权利要求21所述的电容器，其包含直接抵靠所述电介质材料的所述第二部分的所述电介质材料的第三部分，且包含直接抵靠所述电介质材料的所述第三部分的所述第二电容器电极；所述电介质材料的所述第三部分包含两个相的均质混合物，其中所述第三部分的所述两个相中的一者具有大于或等于25的介电常数，且所述第三部分的所述两个相中的另一者具有小于或等于20的介电常数，所述第三部分比所述第二部分更不呈晶体。
26.根据权利要求25所述的电容器，其中所述第三部分和所述第一部分的组成彼此相同。
27.根据权利要求25所述的电容器，其中所述第三部分和所述第一部分的组成彼此不同。
全文摘要
一些实施例包括电介质结构。所述结构包括彼此直接抵靠的第一部分和第二部分。所述第一部分可含有第一相与第二相的均质混合物。所述第一相可具有大于或等于25的介电常数，且所述第二相可具有小于或等于20的介电常数。所述第二部分可完全为具有大于或等于25的介电常数的单一组合物。一些实施例包括含有上述类型的电介质结构的电组件，例如，电容器和晶体管。一些实施例包括形成电介质结构的方法，且一些实施例包括形成电组件的方法。
文档编号H01L21/8242GK102187440SQ200980140913
公开日2011年9月14日 申请日期2009年9月10日 优先权日2008年10月15日
发明者诺埃尔·罗克莱恩, 克里斯·M·卡尔森, 戴夫·彼得森, 杨村宇, 普拉文·维迪阿纳坦, 维什瓦纳特·巴特 申请人:美光科技公司