专利名称：柔性和可堆叠的半导体管芯封装、使用该封装的系统以及制造封装的方法
柔性和可堆叠的半导体管芯封装、使用该封装的系统以及
制造封装的方法相关申请的交叉引用无。
背景技术：
诸如移动电话、个人数据助理、数字照相机、笔记本电脑之类的个人携带式电子产品，通常包括若干个组装在一起的半导体IC芯片和组装到互连基底上的表面安装部件，基底例如是印刷电路板和柔性基底。人们日益要求将更多功能和特性纳入到个人便携式电子产品中，而同时要减小如此管芯的体积。这对互连基底的设计、尺寸和组装又提出不断提高的要求。由于组装部件数量增多，基底面积和成本就增加，同时较小的形状因素的要求也提尚O
发明内容
就发明人作出其发明来说，本发明人已经认识到，需要解决上述问题，并且要有利地找到各种方法来提高电子产品的功能性，而不造成基底面积和成本的提高和产量的降低。就发明人作出其发明来说，本发明人还认识到，许多电子产品具有好多个电气部件，特别是半导体管芯，它们可组合在一起成为提供特殊功能的若干个小组。本发明人还发现，将半导体管芯和其它部件组合在模制的封装内，一个模制的封装可堆叠在另一个顶上来减小电路板的体积并增加其功能性，而每个如此封装的厚度小于1毫米，这样可显著地减小电路组所需的基底面积。因此，根据本发明的第一通用示范实施例是涉及半导体管芯封装，其包括图形导电层，导电层具有第一表面、第二表面和介于第一和第二表面之间的第一厚度；半导体管芯设置在图形导电层的第一表面上并与其电气地连接；多个导电体设置在图形导电层的第二表面上并与其电气地连接，各个导电体的厚度大于第一厚度；以及，电气绝缘材料本体设置在半导体管芯和一部分的图形导电层的第一表面上。另一实施例还包括第二半导体管芯， 其设置在图形导电层的第二表面上并与其电气地连接。对于该示范的结构，半导体管芯封装可以薄到如它所容纳的半导体管芯的厚度加上图形导电层的厚度，并使信号由导电体传输通过管芯。各种表面安装的部件可添加到这里所揭示的该实施例和其它实施例中。在另一实施例中，封装的第二个实例不带有电气绝缘材料本体，该第二实例可堆叠在封装下方，使相应的导电体对齐并电气地连接在一起。对于该示范的结构，一个模制的封装可堆叠在另一个顶上来电气地互连若干个电气部件，以在单个部件封装的占据面积内提高功能性。诸封装中图形导电层的布置可以变化，以在堆叠的部件中提供所要求的互连。作为该示范实施例的另一好处，诸如半导体管芯的具有相同电路的电气部件可以堆叠起来并平行地电气连接，与使用封装在较大占据面积封装内的大管芯相比，可在单个封装占据面积内提供添加的特性。例如，各个管芯上的小型功率开关 MOSFET晶体管可被容纳在类似封装内，该封装带有具有同样小的占据面积的功率IC控制器，晶体管可堆叠起来并平行地电气连接，以提供容纳在较大占据面积封装内的大得多的 MOSFET管芯的功率操控性能。根据本发明的另一通用示范实施例是涉及制造半导体管芯封装的方法，该方法包括在金属基底上形成图形导电层，该图形导电层具有第一表面、第二表面和介于第一和第二表面之间的第一厚度，以及多个迹线，金属基底具有设置在导电层第二表面上的第一表面、第二表面以及介于第一和第二表面之间的第二厚度，第一厚度小于第二厚度；将半导体管芯和图形导电层的第一表面组装在一起，使得半导体管芯表面上的多个导电区域偶联到图形导电层的多个迹线上；对于该示范的结构，将电气绝缘材料本体放置在半导体管芯和图形导电层的一部分的第一表面上；以及在其第二表面上图形蚀刻金属基底以形成导电区域和露出图形导电层的第二表面的一部分。另一实施例还包括将第二半导体管芯和图形导电层的暴露的第二表面组装在一起，使得第二半导体管芯表面上的多个导电区域电气地连接到图形导电层的多个迹线上； 以及沿着第二半导体模s具的至少侧边布置电气绝缘材料本体。本发明还包括多个系统，它们包括根据本发明的封装和封装组件，每个这样的系统具有互连的基底以及附连到互连基底上的根据本发明的封装或封装组件，并与它们形成电气连接。在以下的详细描述中，将参照附图来描述本发明上述示范实施例和其它实施例。 在附图中，相同的附图标记可涉及相同的元件，对某些元件的描述可以不再重复。
图1示出根据本发明的示范半导体管芯封装的仰视平面图。图2示出根据本发明的图1所示的示范半导体管芯封装的剖视图。图3示出根据本发明的图1所示的示范半导体管芯封装的选定元件的俯视平面图。图4示出根据本发明的另一示范半导体管芯封装的剖视图。图5示出根据本发明的另一示范半导体管芯封装的剖视图。图6示出根据本发明的示范系统侧视图。图7-15示出根据本发明的示范实施例、在不同加工阶段过程中封装组件的各个视图。
具体实施例方式下面将参照附图，更完整地描述本发明，其中，示出了本发明的示范实施例。然而， 本发明可以不同形式来实施，不应认为就局限于文中所阐述的实施例。相反，提供这些实施例是使本发明的揭示彻底和完整，并将本发明的范围完全地传达给本技术领域内的技术人员。在附图中，导电层厚度和区域大小可能为了清晰起见而夸大了。在全部的说明书中，使用相同的附图标记来表示相同的元件。对于不同的实施例，诸元件可具有不同的互相关系和不同的位置。还应理解到，当说到一导电层是“在”另一层或基底上时，它可以是直接在其它层或基底上，或者也可存在有中间层。还应理解到，当说到诸如导电层、区域或基底之类的元
5件是“在”另一元件上，“连接到”、“电气连接到”、“偶联到”或“电气偶联到”另一元件上时， 它可以是直接在其它元件上、连接到或偶联到其它元件，或者可以存在有一个或多个中间元件。相比之下，当说到元件是“直接在”、“直接连接到”或“直接偶联到”另一元件或层上时，就不存在中间元件或中间层。这里所用的术语“和/或”包括相关所列物项的任何一种或多种以及它们的所有组合。这里采用术语仅是为了说明本发明之目的，不应认为限制本发明的含义或范围。 如本说明书中所使用的，除非文中明确地指明特定的情形，单数形式可以包括复数形式。还有，本说明书中所用的表达语“包括”和/或“包含”既不定义提及的形状、数量、步骤、动作、 操作、构件、元件和/或它们的组群，也不排斥一个或多个其它不同形状、数量、步骤、操作、 构件、元件和/或它们的组群或它们的添加的存在或添加。为了便于描述，本文中可采用诸如“之上”、“上方”、“上”、“下” “以下”、“下面”、“低于”之类的空间相对关系的术语，以描述图中所示的一个元件或特征相对于的另一元件或特征的关系。应该理解到，除了图中示出的定向之外，空间相对关系的术语还用来包括使用或操作中的管芯(例如，封装)的不同定向。例如，如果图中的管芯被翻过来的话，则被描述为“下”或“之下”或“下方”的元件将被定向为在其它元件或特征的“上方”或“之上”。因此，示范术语“上方”可包括上方的和下方的定向。如文中所采用的，诸如“第一”、“第二”之类的术语是被用来描述各种构件、部件、 区域、导电层和/或各部分。然而，很显然的是，各种构件、部件、区域、导电层和/或各部分不应由这些术语所定义。这些术语仅是用来从其它构件、部件、区域、导电层或部分中区分出一个构件、部件、区域、导电层或部分。因此，被描述为第一构件、部件、区域、导电层或部分也可涉指第二构件、部件、区域、导电层或部分，而不会脱离本发明的范围。图1是根据本发明的半导体管芯封装的示范实施例100的仰视平面图，而图2是沿着图1所示的线2-2截取的根据本发明的示范半导体管芯封装的剖视图。参照图1和2， 半导体管芯封装100包括图形导电层110，导电层具有第一表面111、第二表面112和介于第一和第二表面111和112之间的厚度Tl ；第一半导体管芯120设置在图形导电层110的第一表面111上并与其电气地连接。半导体管芯120具有顶表面121、底表面122、介于顶表面和底表面之间的侧表面123，以及多个设置在管芯顶表面121上的导电区域124。半导体管芯封装100还包括多个设置在图形导电层110第二表面112上并与其电气地连接的导电体130。各个导电体130具有面向图形导电层110的第二表面112的第一表面131、第二表面132以及介于表面131和132之间的厚度T2。厚度T2大于厚度Tl。厚度Tl的范围可在2微米至20微米之间，10微米为典型值；厚度T2的范围可在50微米至500微米之间， 100微米至200微米为典型值。图形导电层110做成图形以形成多个迹线110A-110L，它们使管芯120的导电区域与导电体130的对应区域互连起来。为了看得清楚起见，图2中仅标出其中一个迹线IlOK ； 全部的迹线110A-110L显示和标明在图3中。参照图2，半导体管芯120的导电区域124与迹线110A-110L的对应部分电气地偶联；它们可用导电的粘结构件115电气地偶联，导电的粘结构件可包括柱形焊接(stud bumps)、焊料隆起焊盘等。导电的粘结构件115可先放置在半导体管芯120上，管芯和导电的粘结构件115可在图形导电层110的第一表面111处采用倒装法粘结到迹线110A-110L。迹线110A-110L的其它部分电气地偶联到导电体130
6的对应部分。迹线部分可以是金属直接粘结到导电体130上。如以下参照根据本发明的示范方法进行详细地描述那样，图形导电层110设置和/或镀在厚金属基底上并且与其冶金联接，此后图形化地形成迹线110A-110L。厚金属基底较佳地包括不同于导电层110金属的金属以便于形成图形。厚金属基底此后进行蚀刻而形成导电体130。半导体管芯封装100还包括设置在图形导电层110的第二表面112上并与其电气偶联的第二半导体管芯140。半导体管芯140具有顶表面141、底表面142、介于顶表面和底表面之间的侧表面143，以及多个设置在管芯顶表面141上的导电区域144。半导体管芯 140的导电区域144电气地偶联到迹线110A-110L的对应部分；它们可用导电的粘结构件 117电气地偶联，导电的粘结构件可包括柱形焊接、焊料隆起焊盘等。导电的粘结构件117 可先放置在半导体管芯140上，管芯和导电的粘结构件117可在图形导电层110的第二表面112处以倒装法粘结到迹线110A-110L。半导体管芯封装100还包括设置在半导体管芯120上的电气绝缘材料的第一本体150以及图形导电层110的第一表面111。第一本体150可包括环氧树脂(诸如环氧树脂模制化合物)、硅树脂和/或聚酰亚胺(即，它可包括这些材料中的一种或多种)。半导体管芯封装100还包括设置在图形导电层110的第二表面112上并邻近于第二半导体管芯 140侧表面143的电气绝缘材料的第二本体160。第二本体160可设置成覆盖管芯140的第二表面142，或可设置成离开第二表面142使其暴露。当管芯140具有设置在其第二表面 142上的一个或多个电气接线端，和/或终端地偶联到互连的基底上以便耗散热量时，则后一种结构允许第二表面142电气地偶联到互连的基底上。第二本体160还较佳地设置成离开暴导电体130的第二表面132使其暴露。这能使封装100安装到互连的基底上，采用钎焊和诸如此类的方法，使第二表面132电气地偶联到互连基底的导电区域。第二本体160 可包括环氧树脂(诸如环氧树脂模制化合物)、硅树脂和/或聚酰亚胺(即，它可包括这些材料中的一种或多种)。第二本体160还可包括围绕半导体管芯140的侧边143设置的下填材料，该材料可通过毛细管作用被吸入而覆盖管芯的第一表面141。图3示出绝缘体150已被移去后的封装100的俯视平面图。图形导电层110包括迹线110A-110L，导电体130分别地用附图标记130A-130L表示，它们分别电气地偶联到迹线110A-110L。第一半导体管芯120和其导电区域124的轮廓用实线显示，而第二半导体管芯140和其导电区域144的轮廓用虚线显示。当许多导电迹线电气地将个别导电区域 124/144偶联到对应的导电体130上时，每个导电迹线1IOF和1IOK将第一管芯120的导电区域124电气地偶联到第二管芯140的导电区域144，以及偶联到导电区域130F和130K。 因此，本发明的优点是在超薄封装内提供了多个管芯，并在管芯和导电体130中实现电气互连，这为封装提供了连接的接线端。这在小又超薄的封装的占据面积和体积内对封装提供了更大的电路功能性。尽管半导体管芯封装100显示为具有两个半导体管芯，但可以认识到，根据本发明的封装可构造有一个或多个附加的半导体管芯，它们可添加到图形导电层110的任一表面或两个表面111和112上。也可认识到，根据本发明的封装可省略第二半导体管芯140， 并还可省略本体160。图4示出根据本发明的半导体管芯封装的另一示范实施例200的剖视图。封装200 包括同样方式布置的封装100的相同的元件。封装200还包括第二图形导电层110’、第二组导电体130’、第三半导体管芯140’、电气绝缘层210，以及多个导电的粘结构件215。元件110’、130’和140，以类似于封装100的元件110、130和140的方式设置和偶联在一起。 半导体管芯140’可以与管芯140相同或不同。图形导电层110’可包括与图形导电层110 相同的导电迹线，或可包括不同数量的迹线，使某些迹线或所有迹线具有不同的形状、构造和互连接。导电体130’通常具有与导电体130相同的数量和构造；然而，它们的数量和构造也可不同于导电体130的数量和构造。元件110’、130’和140’的组件设置成使第二图形导电层110’面向导电体130和第二半导体管芯140，令导电的粘结构件215设置在面对的本体130和130’之间，并电气地偶联相应的成对的导电体130和130’，如图所示。电气绝缘层210可设置在第二半导体管芯140和第二图形导电层110’之间，以防止它们之间的电气偶联。半导体管芯封装200还包括设置在第二图形导电层110’的下表面上并邻近于第三半导体管芯140’的侧表面的电气绝缘材料的第三本体160’。第三本体160’可设置成覆盖管芯140’的底表面，或可设置成离开底表面使其暴露。当第三管芯140’具有设置在其底表面上的一个或多个电气接线端，和/或终端地偶联到互连的基底上以便耗散热量， 或能够使另一组元件110-140以最小的空间距离堆叠在下面，则后一种结构允许底表面电气地偶联到一互连的基底上。第三本体160’还较佳地设置成离开暴露的导电体130’的底表面。这能使封装200安装到互连的基底上，采用钎焊和诸如此类的方法，使底表面电气地偶联到互连的基底的导电区域。第三本体160’可包括环氧树脂(诸如环氧树脂模制化合物)、硅树脂和/或聚酰亚胺(即，它可包括这些材料中的一种或多种)。第三本体160’还可包括围绕半导体管芯140’的侧边设置的下填材料，该材料可通过毛细管作用被吸入而覆盖管芯的顶表面。图5示出根据本发明的半导体管芯封装的另一示范实施例250的剖视图。该封装 250包括以相同方式布置的与封装100相同的元件，例外之处是，导电体130被厚度更大的导电体130”所替代。更大的厚度可使一个封装堆叠在另一封装的下方。封装250还包括第二图形导电层110’、第二组导电体130”’、第三半导体管芯120’、第四半导体管芯140’、电气绝缘材料本体150，，以及多个导电的粘结构件215。元件110，、130”，、120，、140，和150， 以类似于封装100的元件110、130、120、140和150的方式设置和偶联在一起，例外之处在于，本体150’不覆盖导电体130”’的顶表面。半导体管芯120’可以与管芯120相同或不同；半导体管芯140’可以与管芯140相同或不同。图形导电层110’可包括与图形导电层 110相同的导电迹线，或可包括不同数量的迹线，使某些迹线或所有迹线具有不同的形状、 构造和互连接。导电体130”’通常具有与导电体130”相同的数量和构造；然而，它们的数量和构造也可不同于导电体130”的数量和构造。元件110，、130”，、120、140，和150，的组件设置成使第二图形导电层110’面向导电体130”和第二半导体管芯140，令导电的粘结构件215设置在面对的本体130”和130”’之间，并电气地偶联相应的成对的导电体130”和 130”’，如图所示。半导体管芯封装250还包括设置在图形导电层110’的下表面上并邻近于第三半导体管芯140’侧表面的电气绝缘材料的第三本体160’。第三本体160’可设置成覆盖管芯 140’的底表面，或可设置成离开底表面使其暴露。当第三管芯140’具有设置在其底表面上的一个或多个电气接线端，和/或终端地偶联到互连的基底上以便耗散热量，或能使另一组元件110’ -150’以最小地空间距离堆叠在下面时，则后一种结构允许底表面电气地偶联到一互连的基底上。第三本体160’还较佳地设置成离开导电体130”’的底表面使其暴露。第三本体160’可包括环氧树脂(诸如环氧树脂模制化合物)、硅树脂和/或聚酰亚胺 (即，它可包括这些材料中的一种或多种)。第三本体160’还可包括围绕半导体管芯140’ 的侧边设置的下填材料，该材料可通过毛细管作用被吸入而覆盖管芯的顶表面。图6是包括互连板310的示范系统300的侧视图，互连板310具有多个电气互连垫315、设置在互连板310顶表面上的封装10，其中，封装10可包括封装100、封装200或封装250的例子，或它们的组合。封装10的导电体130X通过相应的导电粘结剂体305电气地偶联到相应的电气互连垫315上，导电粘结剂可包括钎焊、导电聚合物等。系统300还包括也用粘结剂体305电气地偶联到相应垫315上的电气封装304。该封装304可包括从动的电子部件，或可包括具有与封装10相同或不同结构的封装，并可通过设置在互连基底 310内或基底310上的一个或多个电气迹线311电气地偶联到封装10。图7-15示出制造封装100和200的示范方法。参照图7，该示范方法包括在金属基底30上形成图形导电层110，该图形导电层110具有第一表面111、第二表面112、介于第一和第二表面之间的厚度Tl，以及多个迹线，如上所述。金属基底30其后进行加工以提供导电体130。金属基底30具有设置在(例如，接触)导电层110第二表面112上的第一表面31、第二表面32以及介于第一和第二表面之间的第二厚度T2，第一厚度Tl小于第二厚度T2。Tl和T2的示范值和范围已在上面列出过。对于大容量的制造，可用长条的金属带提供金属基底30，该金属带可对几百个封装100提供足够的材料。最好沿着金属带的各个长边预成形出对齐孔，类似于设置在导引框架卷筒上的对齐孔，以使金属带传输通过自动化的高速加工设备。通过将金属沉淀和/镀在金属基底上，其后对导电层进行图形蚀刻， 就可形成导电层110。在此情形中，导电层110和金属基底30最好包括不同的金属，蚀刻剂可包括蚀刻导电层110比蚀刻金属基底快的选定的蚀刻剂。导电层110可包括金(Au)、 镍(Ni)、银(Ag)、其它传统的电镀金属，或可以是副层的任何组合。金属基底30可包括铜。 蚀刻之前，可在导电层110的金属表面上形成图形的掩罩层，例如，通过丝网印刷、敲印，或涂覆光致抗蚀膜或沉淀光致抗蚀层来形成所述掩罩层，通过光化性的辐射使图形暴露出光致抗蚀剂，使光致抗蚀剂显影。丝网印刷和敲印法适用于大体积制造的快速过程，但具有相对低特征的分辨率，最佳地用于具有大面积终端垫的半导体管芯上，但可提供较高特征的分辨率，并可用于具有小面积终端的半导体管芯上。电镀之后，掩罩层可用合适溶剂除去。导电层110还可通过选定的电镀工艺过程来形成。在如此的过程中，导电层110镀到金属基底30上，带有先前设置在金属基底30上的图形掩罩层。该掩罩层可用上述工艺中的任何一种来形成。导电层110的金属仅镀在被图形的掩罩层露出的表面31的部分上。 可采用传统的电镀和/或无电化学镀。镀覆之后，可用合适溶剂将图形的掩罩层除去。导电层110还可用金属起离工艺来形成。在如此工艺过程中，导电层110沉淀到金属基底30 上，带有预先沉淀在金属基底30上的厚的图形掩罩层。该图形掩罩层可用上述工艺中的任何一种来形成。导电层110的金属形成在掩罩层和基底30的露出部分上。掩罩层此后用合适溶剂除去，溶剂带走以前形成在掩罩层上的金属。选择掩罩层的厚度，以防止金属完全地覆盖掩罩层的侧壁，由此，使溶剂接触到掩罩层的图形边缘。在所有上述过程中，导电层 110可包括单一金属层，或不同金属的两层或多层的副层。
9
参照图8，示范方法还包括将半导体管芯120和图形导电层110的第一表面111 组合在一起，以使管芯表面上的导电区域124电气地偶联到图形导电层的多个迹线上。在优选的实施方式中，这包括将半导体管芯120采用芯片倒置方式粘结到第一表面111上。 可采用焊球凸起。在一示范过程中，焊球设置在或预先设置在半导体管芯120的导电区域 IM上，图形焊接掩罩可选用丝网印刷术印刷到导电层110上，焊膏布置在导电层110的要与焊球接触的部位上，管芯倒置到导电层110前面的位置，施加热量至少使焊膏回流。作为另一种方法，可采用柱形凸起金或铜柱头的热-超音粘结。在示范过程中，金或铜柱头设置或预设置在半导体管芯120的导电区域对上，管芯倒置到导电层110的前面位置，并可将热-超音粘结法施加到管芯上。在进行热-超音粘结之前，焊膏或各向异性的导电膜(AFC) 可设置在与柱头接触的导电层110的部位上。参照图9，该示范方法还包括将电气绝缘材料本体150设置在半导体管芯120和图形导电层110的第一表面111的一部分上。本体150较佳地设置在液态中，此后，进行固化，例如施加热处理(诸如沉淀之前或之后的加热)、紫外线光处理，和/或化学处理(例如，化学反应)。本体150可包括环氧树脂(诸如环氧树脂模制化合物)、硅树脂和/或聚酰亚胺(即，它可包括这些材料中的一种或多种)。本体150可用任何传统的模制过程、丝网印刷术等方法进行沉淀。为了能使另一封装堆叠在封装100之上，本体150可模制成不覆盖住导电体130将要定位的导电层110和基底30的顶部。参照图10，该示范方法还包括在其第二表面32处图形蚀刻金属基底30，以形成导电区域130和露出图形导电层110的一部分的第二表面112。各个导电区域130具有位于金属基底30的第一表面31处的第一表面131，以及位于金属基底30的第二表面32处的第二表面132。图形蚀刻可包括将图形蚀刻掩罩放置在第二表面32上，并将第二表面32暴露到蚀刻剂。在优选的实施形式中，图形导电层110包括不同于金属基底30材料的金属，而蚀刻剂包括选定的蚀刻剂，其蚀刻基底30要比蚀刻图形导电层110快。掩罩层可用任何传统工艺形成在第二表面32上，例如用丝网印刷术、敲印、涂覆光致抗蚀剂膜，或涂覆光致抗蚀剂层。在这一点上，示范方法可对设置在图形导电层110第一表面111上的一个或多个半导体管芯提供完成的封装。如果使用载体条带来制造封装100和其它的封装，则封装100 可使用传统的切割工具与载体条带分离。示范的方法可包括附加的动作，以对封装提供一个或多个附加的半导体管芯。参照图11，该示范方法还可包括将第二半导体管芯14和图形导电层110的第二表面112组装在一起，以使管芯表面上的导电区域144电气地偶联到图形导电层的多个迹线上。在优选实施形式中，这包括用芯片倒置方法将半导体管芯140粘结到第二表面112上。可使用焊球凸起。在示范的工艺过程中，焊球设置或预先设置在半导体管芯140的导电区域144上，焊膏布置在要与焊凸起接触的导电层110的部位上，管芯倒置到导电层110前面的位置，施加热量至少使焊膏回流。作为另一种方法，可采用柱头凸起金或铜柱头的热-超音粘结。在示范过程中，金或铜柱头设置或预设置在第二半导体管芯140的导电区域144上，管芯倒置到导电层110的前面位置，并可将热-超音粘结法施加到管芯上。在进行热-超音粘结之前，焊膏或各向异性的导电膜(ACF)可设置在与柱头接触的导电层110的部位上。在这一点上，示范方法可对设置在图形导电层110的第一表面111和第二表面112上的半导体管芯提供完成的封装。如果使用载体条带来制造封装100和其它的封装，则封装100可使用传统的切割工具与载体条带分离。作为可选的步骤，电气绝缘材料的本体160 可沿着第二半导体管芯140的边缘设置并且设置在图形导电层110的一部分第二表面112 上，如图12所示。本体160较佳地设置为液态，此后，进行固化，例如施加热处理(诸如沉淀之前或之后的加热)、紫外线光处理，和/或化学处理(例如，化学反应)。本体160可包括环氧树脂(诸如环氧树脂模制化合物)、硅树脂和/或聚酰亚胺(即，它可包括这些材料中的一种或多种)。本体160可用任何传统的模制过程、丝网印刷术过程等方法进行沉淀。 本体160还可包括使用传统的下填分配设备沿着管芯140的一个或多个侧边布置传统的下填材料。该示范方法可扩展到制造封装200。该扩展的方法还可包括制造以下元件的子组件400 第二图形导电层110，、导电区域130，、半导体管芯140，、电气绝缘材料本体160，以及电气绝缘层210，此后，用粘结的导电体215组装子组件和封装100，如图13所示。子组件400可构造有固定环230，其围绕导电体130’而形成，以在子组件400制造过程中保持本体130’固定就位。子组件400可用先前组装元件110、130、140和160时所述的动作进行制造，此后，通过丝网印刷术、薄膜涂覆或其它沉淀过程来添加电气绝缘层210。子组件400 与封装100组装的结果显示在图14中。在这一点上，固定环230可通过切片、切割或其它分离过程移去，如图14中的刀片10所示，生成封装200。该示范的方法还可扩展到制造封装250。在该扩展的方法中，制造两个或多个封装100，用导电体130”和130”’替代导电体130，电气绝缘体150’替代电气绝缘体150中的至少一个。两个封装用粘结导电体215组装在一起，如图15所示。三个或更多个封装可类似地组装在一起。应该理解到，这里所揭示和主张的方法中的任何动作的执行，并不断定为在另一动作完成之后才执行，动作可在相当于彼此的任何时间顺序(例如，时间次序)中执行，包括同时地执行和各种动作交叉地执行。(例如，当两个或多个动作部分以混合方式执行时， 就会发生所述的交叉执行。)因此，可以认识到，尽管本方法要求本申请例举出成组的动作， 但该方法的诸要求并不局限于权利要求书语言中所列动作的次序，相反，涵盖了所有上述可能的次序，包括动作的同时执行和交叉的执行，以及上面没有明确描述的其它次序，除非权利要求书语言中另有规定(例如，通过明确地陈述一个动作先进行，或后跟另一动作)。上述半导体管芯封装可用于电气组件中，包括带有安装在其上的封装的电路板。 它们也可用于诸如电话、计算机等的系统中。可以认识到，更多的附加半导体管芯可与各封装组合起来，以提供更多的功能性和更密的电路密度。以上描述的某些实例是针对诸如MLP型封装(模制的无引线的封装)的“无引线”-型的封装，其中，引线的终端不延伸超过模制材料的侧向边缘。本发明实施例还可包括有引线的封装，其中，引线延伸超过模制材料的侧向表面。任何冠词“一”和“该”的引用，是意图表明一个或多个，除非具体地指明其相反意 )思ο本文中所用术语和表达语是用作为描述的措辞，而不是限制的意义，在使用如此术语和表达语过程中，并不意图排斥所示和所述特征的等价物，应该认识到，在所主张的本发明范围之内，各种修改都是可能的。
此外，本发明一个或多个实施例中的一个或多个特征可以与本发明其它实施例的一个或多个特征相组合，而不会脱离本发明的范围。尽管本发明参照所示实施例作了特别详细的描述，但应该认识到，根据本发明可作出各种改变、修改、改适和等价的布置，意将它们纳入本发明和附后权利要求书的范围之内。
权利要求
1.一种半导体管芯封装，其包括图形导电层，所述图形导电层具有第一表面、第二表面和介于第一和第二表面之间的第一厚度；半导体管芯，所述半导体管芯设置在图形导电层的第一表面上并与其电气地连接；多个导电体，所述导电体设置在图形导电层的第二表面上并与其电气地连接，各个导电体的厚度大于第一厚度；以及电气绝缘材料本体，所述电气绝缘材料本体设置在半导体管芯和图形导电层的第一表面的一部分上。
2.如权利要求1所述的半导体管芯封装，其特征在于，图形导电层用冶金方法粘结到多个导电体上。
3.如权利要求1所述的半导体管芯封装，其特征在于，所述多个导电体包括不同于图形导电层金属的金属。
4.如权利要求1所述的半导体管芯封装，其特征在于，第一厚度的范围在2微米至20 微米之间，而导电体的厚度范围在50微米至500微米之间。
5.如权利要求1所述的半导体管芯封装，其特征在于，电气绝缘材料本体包括以下材料中的一种或多种环氧树脂、硅树脂、聚酰亚胺。
6.如权利要求1所述的半导体管芯封装，其特征在于，第一半导体管芯包括通过导电的粘结剂构件偶联到图形导电层相应部分上的多个导电区域。
7.如权利要求1所述的半导体管芯封装，其特征在于，还包括设置在图形导电层第二表面上并与其电气地偶联的第二半导体管芯。
8.如权利要求7所述的半导体管芯封装，其特征在于，还包括电气绝缘材料的第二本体，其设置在图形导电层的第二表面的至少一部分上，并邻近于第二半导体管芯的至少一侧。
9.如权利要求8所述的半导体管芯封装，其特征在于，电气绝缘材料的第二本体包括以下材料中的一种或多种环氧树脂、硅树脂、聚酰亚胺。
10.如权利要求8所述的半导体管芯封装，其特征在于，电气绝缘材料的第二本体包括邻近于第二半导体管芯的至少一侧设置的下填材料。
11.如权利要求7所述的半导体管芯封装，其特征在于，所述第二半导体管芯包括多个导电区域，导电区域通过导电的粘结剂构件偶联到图形导电层的相应部分。
12.如权利要求7所述的半导体管芯封装，其特征在于，所述第一半导体管芯具有电气地偶联到图形导电层第一迹线的至少一个导电区域，其中，所述第二半导体管芯具有电气地偶联到图形导电层第一迹线的至少一个导电区域。
13.如权利要求1所述的半导体管芯封装，其特征在于，还包括第二图形导电层，该导电层具有面向多个导电体的第一表面、与第一表面相对的第二表面，以及介于第一和第二表面之间的厚度；半导体管芯设置在第二图形导电层的表面上并与其电气地连接；以及多个第二导电体设置在第二图形导电层的第二表面上并与其电气地连接，各个导电体的厚度大于第二图形导电层的厚度。
14.一种包括互连基底和附连到互连基底上的如权利要求1所述的半导体管芯封装的系统。
15.一种制造半导体管芯封装的方法，该方法包括在金属基底上形成图形导电层，该图形导电层具有第一表面、第二表面、介于第一和第二表面之间的第一厚度，以及多个迹线，金属基底具有设置在导电层的第二表面上的第一表面、第二表面以及介于第一和第二表面之间的第二厚度，第一厚度小于第二厚度；将半导体管芯和图形导电层的第一表面组装在一起，使得半导体管芯表面上的多个导电区域电气地偶联到图形导电层的多个迹线上；将电气绝缘材料本体放置在半导体管芯和图形导电层的一部分的第一表面上；以及在第二表面上图形蚀刻金属基底以形成导电区域和露出图形导电层的第二表面的一部分。
16.如权利要求15所述的方法，其特征在于，还包括将第二半导体管芯和图形导电层的暴露的第二表面组装在一起，使得第二半导体管芯的表面上的多个导电区域电气地偶联到图形导电层的多个迹线上。
17.如权利要求16所述的方法，其特征在于，还包括沿着第二半导体管芯的一个或多个边缘，将电气绝缘材料的另一本体设置在图形导电层的第二表面的一部分上。
18.如权利要求15所述的方法，其特征在于，形成图形导电层包括在金属基底的第一表面上形成导电层，并图形蚀刻所形成的导电层。
19.如权利要求15所述的方法，其特征在于，形成图形导电层包括在金属基底的第一表面上形成图形掩罩层，并将金属镀到由图形掩罩层露出的金属基底的第一表面的若干部分上。
20.如权利要求15所述的方法，其特征在于，组装半导体管芯和图形导电层的第一表面包括用倒装法将半导体管芯粘结到图形导电层的第一表面上。
全文摘要
本发明公开了半导体管芯封装、系统和其制造方法。示范的封装包括图形导电层，导电层具有第一表面、第二表面和介于第一和第二表面之间的第一厚度；半导体管芯设置在图形导电层的第一表面上并与其电气地连接；多个导电体设置在图形导电层的第二表面上并与其电气地连接，各个导电体的厚度大于第一厚度；以及电气绝缘材料本体设置在半导体管芯和一部分的图形导电层的第一表面上。另一实施例还包括设置在图形导电层第二表面上并与其电气地偶联的第二半导体管芯。
文档编号H01L23/12GK102217060SQ200980145653
公开日2011年10月12日 申请日期2009年10月22日 优先权日2008年11月14日
发明者Y·刘 申请人:费查尔德半导体有限公司