一种闪存的制作方法

文档序号:6941760阅读:163来源:国知局
专利名称:一种闪存的制作方法
技术领域
本发明涉及一种半导体存储器件,且特别涉及一种闪存。
背景技术
闪存以其便捷,存储密度高,可靠性好等优点成为非挥发性存储器中研究的热点。 从二十世纪八十年代第一个闪存产品问世以来,随着技术的发展和各类电子产品对存储的 需求,闪存被广泛用于手机,笔记本,掌上电脑和U盘等移动和通讯设备中,闪存为一种非 易变性存储器,其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开 关以达到存储数据的目的,使存储在存储器中的数据不会因电源中断而消失,而闪存为电 可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额,成为发展最快的 非挥发性半导体存储器,然而现有的闪存在迈向更高存储密度的时候,通过缩小器件尺寸 来提高存储密度将会面临很大的挑战。浮栅在向65nm以下缩小时,由于浮栅周围绝缘层尺寸缩小会遇到多晶硅材料浮 栅内电子容易流失的问题,只要多晶硅某一处漏电,整个多晶硅材料的浮栅内电子就会全 部流失,另外,现有技术中闪存的结构设计也不利于闪存器件尺寸的缩小,因此,选用新的 材料来制作闪存的栅极以及优化闪存的结构越来越受到厂家和研发人员的重视。

发明内容
为了克服现有技术中通过缩小器件尺寸来提高存储密度遇到的问题,本发明提供 了 一种体积小、存储容量大的闪存。为了实现上述目的,本发明提出一种闪存,包括衬底和形成于所述衬底内的第一 漏极区、源极区和第二漏极区,所述源极区位于所述第一漏极区和所述第二漏极区之间;分 别从所述第一漏极区、所述源极区和所述第二漏极区引出的第一漏极、源极和第二漏极;控 制栅,位于所述第一漏极区和所述第二漏极区之间;浮栅,位于所述所述源极区之上,所述 浮栅包括第一浮栅和第二浮栅,所述第一浮栅和所述第二浮栅之间用所述控制栅隔离;第 一选择栅,位于所述第一漏极和所述源极之间;第二选择栅,位于所述源极和所述第二漏极 之间。可选的,所述浮栅的材料为纳米硅。可选的,所述源极通过金属引线分别和所述第一漏极、所述第二漏极相连接。可选的,所述闪存还包括填充氧化物,所述填充氧化物覆盖于所述第一漏极、所述 源极、所述第二漏极、所述控制栅、所述浮栅、所述第一选择栅和所述第二选择栅之上。可选的,在对所述闪存进行写入操作时,所述第一选择栅和所述第二选择栅上施 加的电压的范围均是0V至20V,所述控制栅上施加的电压的范围是4V至20V,所述源极上 施加的电压的范围是2至20V,所述第一漏极和所述第二漏极上施加的电压的范围均是0V 至 19V。
可选的,在对所述闪存进行清零操作时,所述第一选择栅和所述第二选择栅上电 压悬空,所述控制栅上施加的电压的范围是4V至20V,所述源极上施加的电压的范围是0至 10V,所述第一漏极和所述第二漏极上施加的电压的范围均是0V至10V。可选的,在对所述闪存进行读入操作时,所述第一选择栅和所述第二选择栅上施 加的电压的范围是IV至10V,所述控制栅上施加的电压的范围是IV至10V,所述源极上施 加的电压的范围是0至10V,所述第一漏极和所述第二漏极上施加的电压的范围均是0V至 10V。由于采用了上述技术方案,与现有技术相比,本发明一种闪存具有以下优点本发 明提供的闪存结构中两个漏极共用一个源极,与通用的CMOS工艺兼容,能够在不改变工艺 制程技术的情况下通过改变闪存的内部结构,减小闪存的体积;闪存的浮栅采用纳米硅,相 比于多晶硅材料,增加了闪存的尺寸缩小能力,另外,由多个相互绝缘的纳米硅制成的浮栅 不会因为某一处漏电而导致浮栅内电子全部流失,从而提高了制成的器件的稳定性。


图1为本发明一种闪存的结构示意图;图2为本发明一种闪存所在版面设计的结构示意图。
具体实施例方式下面,结合附图对本发明做进一步的说明。首先,请参考图1,图1为本发明一种闪存的结构示意图,从图上可以看出,本发明 一种闪存包括衬底10和形成于所述衬底内的第一漏极区21、源极区25和第二漏极区18, 所述源极区25位于所述第一漏极区21和所述第二漏极区18之间,分别从所述第一漏极区 21、所述源极区25和所述第二漏极区18引出的第一漏极11、源极13和第二漏极17 ;控制 栅14,位于所述第一漏极区21和所述第二漏极区18之间;浮栅16,位于所述源极区25之 上,所述浮栅16的材料为纳米硅,浮栅16的材料采用纳米硅,相比于多晶硅,增加了闪存的 尺寸缩小能力,另外,由多个相互绝缘的纳米硅制成的浮栅不会因为某一处漏电而导致浮 栅内电子全部流失,从而提高了制成的器件的稳定性,另外,从图上可以清晰的看出,浮栅 16包括第一浮栅和第二浮栅,第一浮栅和第二浮栅之间相互绝缘,用于第一浮栅和第二浮 栅之间隔离的为控制栅14,此外,第一浮栅和第二浮栅下方有一层氧化层22,用于隔离浮 栅和源极13 ;第一选择栅12,位于所述第一漏极11和所述源极13之间;第二选择栅15,位 于所述源极13和所述第二漏极17之间,所述闪存还包括填充氧化物(图中未示),所述填 充氧化物覆盖于所述第一漏极11、源极13和第二漏极17、所述控制栅14、所述浮栅16、所 述第一选择栅12和所述第二选择栅15之上。所述源极13通过金属引线分别和所述第一 漏极11、所述第二漏极17相连接。接着,请参考图2,图2为本发明一种闪存所在版面设计的结构示意图,图2中的虚 线框中就是图1中所示的闪存结构,图2中BLO、BL1、BL2、BL3分别为四个位线,闪存的源 极和漏极位于位线上,例如虚线框中的一个完整的闪存结构,其源极和漏极均位于BL1上, CGO、CGI、CG2、SGO、SG1和SG2为字线,字线和位线均垂直,其中字线CGO、CGI、CG2上均设 置控制栅,字线SG0、SG1、SG2上均设置选择栅,SL1为位于CG1下方的基准电压布线(即用
4作图1中的源极13),图中为示意图,在字线CG0和CG2下方,均设置有基准电压布线,图中 未示。基准电压布线和每个位线均通过金属引线相连,例如框图中SL1通过金属引线和位 于闪存两端的BL1相连。在对所述闪存进行写入操作时,所述第一选择栅12和所述第二选择栅15上施加 的电压的范围均是0V至20V,所述控制栅14上施加的电压的范围是4V至20V,所述源极13 上施加的电压的范围是2至20V,所述第一漏极11和所述第二漏极17上施加的电压的范 围均是0V至19V ;在对所述闪存进行清零操作时,所述第一选择栅12和所述第二选择栅15 上电压悬空,所述控制栅14上施加的电压的范围是4V至20V,所述源极13上施加的电压的 范围是0至10V,所述第一漏极11和所述第二漏极17上施加的电压的范围均是0V至10V ; 在对所述闪存进行读入操作时,所述第一选择栅12和所述第二选择栅15上施加的电压的 范围是IV至10V,所述控制栅14上施加的电压的范围是IV至10V,所述源极13上施加的 电压的范围是0至10V,所述第一漏极11和所述第二漏极17上施加的电压的范围均是0V 至 10V。实际操作时,为了对闪存进行编程化,因此必须向浮栅16注入所存储的电子,在 第一漏极11和第二漏极17上施加0V电压,第一选择栅12上施加1. 5V电压,第二选择栅 15上施加0V电压,控制栅14上施加8V电压,源极13上施加3V电压,由于源极13上电压 高于第一漏极11和第二漏极17的电压,因此,之间存在电流;为了对闪存进行编程禁止,在 第一漏极11和第二漏极17均施加3V电压,第一选择栅12上施加1. 5V电压,第二选择栅 15上施加0V电压,控制栅14上施加8V电压,源极13上施加3V电压,由于源极13和第一 漏极11、第二漏极17上施加的电压均为3V,无电势差,之间无电流存在;为了达到对闪存进 行擦除的目的,在第一漏极11、第二漏极17、源极13、第一选择栅12和第二选择栅15上均 施加0V电压,在控制栅14上施加12V电压;为了达到对闪存左侧部分读取的目的,在第一 漏极11、第二漏极17和控制栅14上施加0V电压,在源极13上施加3V电压,在第一选择栅 12上施加1. 5V电压,在第二选择栅15上施加0V电压。虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所述技 术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因 此,本发明的保护范围当视权利要求书所界定者为准。
权利要求
一种闪存,其特征在于包括衬底和形成于所述衬底内的第一漏极区、源极区和第二漏极区,所述源极区位于所述第一漏极区和所述第二漏极区之间;分别从所述第一漏极区、所述源极区和所述第二漏极区引出的第一漏极、源极和第二漏极;控制栅,位于所述第一漏极区和所述第二漏极区之间;浮栅,位于所述源极区之上,所述浮栅包括第一浮栅和第二浮栅,所述第一浮栅和所述第二浮栅之间用所述控制栅隔离;第一选择栅,位于所述第一漏极和所述源极之间;第二选择栅,位于所述源极和所述第二漏极之间。
2.根据权利要求1所述的一种闪存,其特征在于所述浮栅的材料为纳米硅。
3.根据权利要求1所述的一种闪存,其特征在于所述源极通过金属引线分别和所述 第一漏极、所述第二漏极相连接。
4.根据权利要求1所述的一种闪存,其特征在于所述闪存还包括填充氧化物,所述填 充氧化物覆盖于所述第一漏极、所述源极、所述第二漏极、所述控制栅、所述浮栅、所述第一 选择栅和所述第二选择栅之上。
5.根据权利要求1所述的一种闪存,其特征在于在对所述闪存进行写入操作时,所述 第一选择栅和所述第二选择栅上施加的电压的范围均是0V至20V,所述控制栅上施加的电 压的范围是4V至20V,所述源极上施加的电压的范围是2至20V,所述第一漏极和所述第二 漏极上施加的电压的范围均是0V至19V。
6.根据权利要求1所述的一种闪存,其特征在于在对所述闪存进行清零操作时,所述 第一选择栅和所述第二选择栅上电压悬空,所述控制栅上施加的电压的范围是4V至20V, 所述源极上施加的电压的范围是0至10V,所述第一漏极和所述第二漏极上施加的电压的 范围均是0V至10V。
7.根据权利要求1所述的一种闪存,其特征在于在对所述闪存进行读入操作时,所述 第一选择栅和所述第二选择栅上施加的电压的范围是IV至10V,所述控制栅上施加的电压 的范围是IV至10V,所述源极上施加的电压的范围是0至10V,所述第一漏极和所述第二漏 极上施加的电压的范围均是0V至10V。
全文摘要
本发明提供一种闪存,包括衬底和衬底内的第一漏极区、源极区和第二漏极区,源极区位于第一漏极区和第二漏极区之间;引出的第一漏极、源极和第二漏极;控制栅位于第一漏极区和第二漏极区之间;浮栅,位于所述所述源极区之上,所述浮栅包括第一浮栅和第二浮栅,所述第一浮栅和所述第二浮栅之间用所述控制栅隔离;第一选择栅,位于第一漏极和源极之间;第二选择栅,位于源极和第二漏极之间。本发明提供的闪存结构设计巧妙,能够有效的减少闪存的尺寸,从而提高衬底单位面积上的使用效率。
文档编号H01L29/49GK101800225SQ201010123688
公开日2010年8月11日 申请日期2010年3月12日 优先权日2010年3月12日
发明者张博 申请人:上海宏力半导体制造有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1