专利名称：接面场效应晶体管元件的制作方法
技术领域：
本发明是有关于一种半导体装置，且特别是有关于一种具有预定的夹止电压的半导体接面场效应晶体管元件。
背景技术：
在半导体接面场效应晶体管元件(semiconductorjunction-field-effect-trans istor, JFET)中，通过控制施加于其栅极端及漏极端的电压可感应生成空乏区(cbpletion region)及电流。以N通道接面场效应晶体管为例，当运作时，负电压Ves及正电压Vds可分别施加于栅极端及漏极端。当负电压Ves变小并达到临界值(称为夹止电压(pinch-off voltage, Vp))时，空乏区可于通道区中彼此重叠，使得接面场效应晶体管元件处于关闭状态(turn-off state)。夹止电压Vp可由井区的深度而决定。然而，在制造过程中不容易精确地决定井区的深度及夹止电压，以下将进一步讨论。图IA绘示一种现有的接面场效应晶体管元件1-1的剖面示意图。请参照第IA图， 当栅极端A、G2及漏极端D的偏压分别为负电压Ves及正电压Vds时，空乏区可于每一个P 型井区及N型基板间的接面形成。空乏区位于感应的漏极至源极电流(drain-to-source current) Ids可能流经的部分的通道区。当负电压Ves变小且达到夹止程度时，空乏区可夹止通道区。如此一来，漏极至源极电流Ids可能大幅地降低或被关闭，进而关闭接面场效应晶体管元件1-1。图IB绘示一种现有的垂直型接面场效应晶体管元件1-2的剖面示意图，其漏极区及漏极端是形成于基板之下。请参照图1B，在此种接面场效应晶体管元件1-2中，漏极区必须精准地对齐于形成于基板上的源极区，且可能需通过复杂的工艺方可完成。为了应付此问题，乃研发出侧向式(lateral-type)接面场效应晶体管元件1_3。图IC绘示一种现有的侧向式接面场效应晶体管元件1-3。请参照图1C，源极端S、 第一栅极端G1、第二栅极端G2及漏极端Dp D2形成于基板上。两个P型井区位于第一栅极端G1及第二栅极端G2之下，且空乏区可感应生成于每一个P型井区与N型井区的接面。当此些端点被适当地施加偏压时可诱发第一电流I1及第二电流12。第一电流I1及第二电流 I2分别于N型井中由漏极端Dp D2分别流向源极端S。接面场效应晶体管元件1-3的夹止电压可根据N型井区的深度Htl而变化。此外，N型井区的深度可能受到工艺的影响，使得制造具有所需夹止电压的接面场效应晶体管元件变得困难。因此，具有预定的夹止电压Vp的接面场效应晶体管元件及其制造方法具有需求性。
发明内容
本发明有关于一种具有精确且特定的夹止电压的半导体接面场效应晶体管元件。本发明的范例可提供接面场效应晶体管元件。此装置包括第一型掺杂物的基板、 位于基板中的第二型掺杂物的第一井区、位于第一井区中彼此分离的第一型掺杂物的一第二井区和一第三井区、位于第二井区和第三井区间的第一型掺杂物的第四井区、位于第四井区及第二井区之间的第二型掺杂物的第一扩散区、以及位于第三井区及第四井区之间的第二型掺杂物的第二扩散区。本发明的范例可提供接面场效应晶体管元件。此装置包括基板、一图案化导电层、 一第一井区、一第二井区以及一第三井区。图案化导电层包括位于基板上的源极端，第一井区位于基板中，第二井区以及第三井区位于基板中且彼此分离，第四井区位于源极端下并位于基板中的第二井区和第三井区之间。本发明的范例可提供接面场效应晶体管元件。此装置包括第一型掺杂物的基板、 位于基板中的第二型掺杂物的第一井区、位于第一井区中彼此分离的第一掺杂物的一第二井区和一第三井区、包括基板上的源极端的一图案化导电层、以及位于源极端下并位于第二井区和第三井区间的第一型掺杂物的多个第三井区。
图IA至图IC绘示现有的接面场效应晶体管元件的剖面示意图；图2A绘示依照本发明的实施例的接面场效应晶体管元件的剖面示意图；图2B及图2C绘示图2A中的接面场效应晶体管元件的运作的剖面示意图；图3A绘示依照本发明的另一实施例的接面场效应晶体管元件的剖面示意图；图3B及图3C绘示图3A中的接面场效应晶体管元件的运作的剖面示意图；图4绘示依照本发明的再一实施例的接面场效应晶体管元件的剖面示意图；图5A及图5B绘示图2A中的接面场效应晶体管元件的制造方法的剖面示意图。主要元件符号说明2-1 接面场效应晶体管元件21、51 基板22-1,52-1 第一井区22-2,52-2 第二井区22-3,52-3 第三井区22-4:第四井区23-1 第一扩散区23-2 第二扩散区24-1至24-7 高掺杂区25-1 第一空乏区25-2 第二空乏区25-3 第三空乏区25-4、25_5 空乏区27-1 第一隧道区27-2 第二隧道区32-4、32-5 井区33-1、33-2 及 33-3 扩散区37-1、37-2、37_3 隧道区
53 扩散区54-1、54-2、54-3、54_4 掺杂区
具体实施例方式本发明的部分的其它特征及优点将于下文中叙述，其它部分则可由叙述中显而易见地看出，或通过实施本发明得知。由权利要求中指出的元件及其组合中可明白并得知本发明的特征及优点。可了解的是，以上的一般叙述及后述的详细内容为范例且仅用以解释本发明，本发明的范围并不以此为限。为让本发明的上述内容能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下以下是参照所附图详细叙述本发明的实施例。附图中相同的标号是用以标示相同或类似的部分。需注意的是，附图是已简化而非按照精确的尺寸所绘制。图2A绘示依照本发明的实施例的接面场效应晶体管(junction-field-effect-t ransistor,JFET)装置2_1的剖面示意图。半导体装置可包括多个接面场效应晶体管元件 2-1，且接面场效应晶体管元件2-1可做为半导体装置中的一元件。请参照图2A，接面场效应晶体管元件2-1可包括基板21、位于基板21中的第一井区22-1、位于第一井区22-1中的第二井区22-2、位于第一井区22_1中的第三井区22_3及位于第二井区22-2及第三井区22-3间的第四井区22-4。此外，接面场效应晶体管元件2-1 还可包括位于第二井区22-2及第四井区22-4间的第一扩散区23-1、位于第三井区22_3及第四井区22-4间的第二扩散区23-2，以及多个高掺杂区(heavily dopedregions) 24-1至 24-7。高掺杂区可与其相对的电极形成欧姆接触(ohmiccontact)，此部分将于之后讨论。 第一井区22-1可具有深度H0,而第四井区22-4可与第一扩散区23-1及第二扩散区23_2 相隔一宽度W1。基板21可包括第一型掺杂物。举例来说，第一型掺杂物可为硼或铟的P型掺杂物。第一井区22-1可包括第二型掺杂物。举例来说，第二型掺杂物可为磷或锑的N型掺杂物。在一实施例中，第一井区22-1中的第二型掺杂物可具有约介于IO15CnT3至IO18CnT3的浓度。再者，第二井区22-2、第三井区22-3及第四井区22-4可包括浓度约介于IO16CnT3至 3X IO18Cm-3的第一型掺杂物。除此之外，第一扩散区23-1及第二扩散区23_2可包括浓度约为IO16CnT3至5X IO18CnT3的第二型掺杂物。分别位于第二井区22-2及第三井区22-3中的高掺杂区24_1及24_2可分别包括浓度约为IO19CnT3至102°cm_3的第一型掺杂物。掺杂区24-1可做为与第一栅极端G1关连的第一栅极区，而掺杂区24-2可做为与第二栅极端G2关连的第二栅极区。此外，第一井区 22-1中的高掺杂区24-3及24-4可包括浓度约介于IO19CnT3至102°cnT3的第二型掺杂物，并可分别做为与第一漏极端D1关连的第一漏极区及与第二漏极端D2关连的第二漏极区。另外，位于基板21中的高掺杂区24-5及24-6可分别包括浓度约介于IO19CnT3至102°cnT3的第一型掺杂物，并可分别做为第一基极接触区(bulk contact region)及第二基极接触区。 位于第四井区22-4上并介于第二井区22-2及第三井区22-3之间的高掺杂区24_7可包括浓度约介于IO19CnT3至IO2tlCnT3的第二型掺杂物，且高掺杂区24-7可做为通道区(channelregion) 0高掺杂区24_7可与S端形成欧姆接触。图2B及图2C绘示图2A中的接面场效应晶体管元件2_1的运作的剖面示意图。请参照图2B，当S端(如源极端)耦接于接地或参考电平(reference level)，且第一栅极端 G1及第二栅极端G2的偏压为负电压Ves，且第一端D1 (如漏极端)及第二端D2 (如漏极端) 的偏压为正电压Vds时，接面场效应晶体管元件2-1可运作。通过施加负电压Ves及正电压 Vds，多个空乏区及电流可于第一井区22-1中感应生成。具体来说，第一空乏区25-1可穿过介于第一井区22-1及第二井区22_2的p_n接面而形成。同样地，第二空乏区25-2可穿过介于第一井区22-1及第三井区22-3的p-η接面而形成。此外，第三空乏区25-3可穿过介于第一井区22-1及第四井区22-4的p-η接面而形成。如此一来，介于第四井区22-4及第二井区22-2间的部分的第一井区22-1可被第一空乏区25-1及第三空乏区25-3所占据，而第一隧道区27-1位于第一空乏区25_1及第三空乏区25-3之间。另外，介于第四井区22-4及第三井区22-3间的部分第一扩散区23_1 可被第二空乏区25-2及第三空乏区25-3所占据，而第二隧道区27-2位于第二空乏区25_2 及第三空乏区25-3之间。此外，第一电流Idsi可感应生成，并由第一端D1通过高掺杂区24-3、第一隧道区 27-1、通道区24-7流至S端。同样地，第二电流Ids2可感应生成，并由第二端D2通过高掺杂区24-4、第二隧道区27-2、通道区24-7流至S端。感应的空乏区25_1至25_3的尺寸及感应电流Idsi及Ids2的大小可随着负电压Ves而改变。请参照图2C，当负电压Ves变小时，空乏区25-1至25-3可于第一井区22-1中扩张。 更具体地来说，第一空乏区25-1可扩张并占据更多的第一井区22-1及第一隧道区27-1， 而第二空乏区25-2可扩张并占据更多的第一井区22-1及第二隧道区27-2。同时，第三空乏区25-3可扩张并占据更多的第一井区22-1、第一隧道区27-1及第二隧道区27_2。当负电压Ves变得更小并达到临界电压时，亦即达到夹止电压Vp时，第一隧道区27-1可被完全占据，使得第一空乏区25-1及第三空乏区25-3夹止第一隧道区27-1。同样地，第二隧道区27-2可被完全占据，使得第二空乏区25-2及第三空乏区25-3夹止第二隧道区27_2。由于第一隧道区27-1及第二隧道区27-2被夹止，第一电流Idsi、第二电流Ids2及整体的电流 IDS，亦即第一电流Idsi及第二电流Ids2的总和，可降低至一极小值。举例来说，电压Ids可低于10_9安培(A)。如此一来，接面场效应晶体管元件2-1可被关闭。请参照图2A，夹止电压Vp可随着第四井区22-4的宽度W。或第一扩散区23_1及第二扩散区23-2的宽度W1而改变。换言之，接面场效应晶体管元件2-1的夹止电压为宽度 Wtl或W1的函数。此外，宽度Wtl或W1可由光刻工艺中形成井区及扩散区的屏蔽决定。依照本发明的一实施例的0. 5微米(micro-meter，μ m)工艺中，当第四井区22_4的宽度Wtl约为5 μ m，或第一扩散区23-1及第二扩散区23-2的宽度W1约为1 μ m时，夹止电压Vp可约为-3伏特(V)。此夕卜，当宽度巧约为3μπι时，夹止电压Vp约为-20V。依此，装置的特性， 例如是接面场效应晶体管装2-1的夹止电压VP，可通过将宽度Wtl或W1设计为所需的大小而预先决定。与图IC中的现有接面场效应晶体管元件1-3相较，现有接面场效应晶体管元件 1-3的夹止电压是由N型井区的垂直方向的深度Htl而决定，而依照本发明的接面场效应晶体管装2-1是通过控制形成井区22-2至22-4的光刻工艺，进而控制水平方向的宽度W。或 W1而达到所需的夹止电压。此外，在本发明的一实施例中，当接面场效应晶体管装的夹止电压随着宽度Wtl或W1而变化时，多个接面场效应晶体管元件具有不同的宽度Wtl或W1,因而在同一个晶圆上形成不同的夹止电压，进而使得系统单芯片(system-on-a-chip，S0C)的制造更为容易。图3A绘示依照本发明的另一实施例的接面场效应晶体管元件2-2的剖面示意图。 请参照图3A，接面场效应晶体管元件2-2可类似于参照图2A说明的接面场效应晶体管元件 2-1，但举例来说，位于第二及第三井区22-2及22-3间的第一型掺杂物的井区32_4及32_5 取代了第四井区22-4。除此之外，第二型掺杂物的扩散区33-1、33-2及33_3取代了第一及第二扩散区23-1及23-2。扩散区33-3可实质上配置于井区32-4及32-5之间。再者， 扩散区33-1可实质上配置于井区32-5及22-2之间，而扩散区33_2可实质上配置于井区 32-4及22-3之间。一实施例中，井区32-4及32-5的浓度可约介于IO17CnT3至3 X IO18CnT3，且其宽度为W300扩散区33-1至33-3的浓度可约为IO16CnT3至5 X IO18CnT3，且其宽度为W31。图3B及图3C绘示图3A中的接面场效应晶体管元件2_2的运作的剖面示意图。请参照图3B，当适当地施加偏压时，空乏区25-1、25-2、25-4及25_5与电流Ids3至Ids6可于第一井区22-1中感应生成。具体地来说，空乏区25-4可穿过介于井区32-4及22-1间的p_n 接面而形成。同样地，空乏区25-5可穿过介于井区32-5及22-1间的p-η接面而形成。如此一来，部分的扩散区33-1可被空乏区25-1及25-5所占据，隧道区37_1位于空乏区25_1 及25-5之间。同样地，部分的扩散区33-2可被空乏区25-4及25_2所占据，隧道区37_2 位于空乏区25-4及25-2之间。此外，部分的扩散区33-3可被空乏区25-4及25-5占据， 而隧道区37-3位于空乏区25-4及25-5之间。感应电流Ids3可由第一端D1流过高掺杂区24-3、隧道区37_3及高掺杂区24_7而至S端。同样地，感应电流Ids4可由第二端D2流过高掺杂区24-4、隧道区37-3及高掺杂区 24-7而至S端。此外，感应电流Ids5可由第一端D1流过高掺杂区24-3、隧道区37_1及高掺杂区24-7而至S端。感应电流Ids6可由第二端D2流过高掺杂区24-4、隧道区37_2及高掺杂区24-7而至S端。整体的电流Ids可被定义为感应电流Ids3至Ids6的总和。请参照图3C，当负电压Vgs变小时，空乏区25-1、25-2、25-4、25-5可扩张并占据更多的第一井区22-1及隧道区37-1至37-3。当负电压Vgs达到夹止电压Vp时，隧道区37_1 至37-3可被空乏区完全占据而被夹止，使得电压Ids降至极微小的值。电压Ids低于lO.mA， 进而关闭接面场效应晶体管元件2-2。与接面场效应晶体管元件2-1相似，接面场效应晶体管元件2-2的夹止电压Vp可随着扩散区33-1、33-2及33-3的宽度W31或井区32_4及32_5的宽度W3tl而变化。此外，由于感应生成更多的电流Ids4至Ids6，接面场效应晶体管元件2-2的整体的电压Ids可大于接面场效应晶体管元件2-1的整体的电压IDS。本实施例中，井区32-4及32-5是形成于掺杂区24-7之下并介于第二井区22-2及第三井区22-3之间。然而，在其它的实施例中，三个或更多个井区可形成于掺杂区24-7下并位于第二井区22-2及第三井区22-3之间。由此， 可感应生成更多空乏区及电流。图4绘示依照本发明的再一实施例的接面场效应晶体管元件2-3的剖面示意图。 请参照图4，接面场效应晶体管元件2-3可类似于参照图2A而叙述的接面场效应晶体管元件2-1，但举例来说，第二型掺杂物的基板21-1取代了第一型掺杂物的基板21。此外，图2A中的接面场效应晶体管元件2-1的第二型掺杂物的第一井区22-1可被移除。图5A及图5B绘示图2A中的接面场效应晶体管元件2_1的制造方法的剖面示意图。请参照图5A，提供基板51，且基板51掺杂有例如是ρ型掺杂物的第一型掺杂物。部分的基板51可接着被布植第二型掺杂物，例如是η型掺杂物，且其浓度约介于IO15CnT3至 1018cm_3。被布植的第二型掺杂物可接着被扩散至基板51中，且深度为Htl，以形成第一井区 52-1。其次，第一型掺杂物可被布植于部分的第一井区52-1中，且第一掺杂物的浓度约介于IO16CnT3至3X1018cm_3。被布植的第一型掺杂物可扩散至第一井区52_1中，形成一对彼此分离的第二井区52-2及一第三井区52-3。第三井区52-3介于两个第二井区52_2之间。第三井区52-3的宽度可为W5(l。一实施例中，一对第二井区52-2间的距离可被预先决定。因此，当宽度W5tl被决定之后，第三井区52-3及第二井区52-2间的距离W51可被决定。 另一实施例中，一对第二井区52-2间的距离可被预先决定。因此，当第三井区52-3及第二井区52-2间的宽度W51被决定的后，第三井区的宽度W5tl可被决定。第三井区的宽度W5tl及第三井区52-3及第二井区52-2间的距离W51可由使用于光刻工艺中用以形成井区及扩散区的屏蔽而决定。如前所述，宽度W5tl或W51可决定接面场效应晶体管元件的夹止电压。请参照图5B，一对第二型掺杂物的扩散区53可形成于第一井区52-1中。具体地来说，每一个扩散区53可实质上形成于第三井区52-3及每一个井区52-2之间。接着，多个掺杂区可被形成。具体来说，一对第二型掺杂物的掺杂区54-1可形成于第一井区52-1中，且掺杂区54-1可做为与0工端及D2端关连的欧姆接触。再者，一对第一型掺杂物的掺杂区54-2可形成于第二井区52-2中，并可做为与栅极端G1及G2关连的欧姆接触。此外，一对第二型掺杂物的掺杂区54-4可形成于基板51中，并可做为与基极端 (by IkterminaDB1及B2关连的欧姆接触。另外，第二型掺杂物的掺杂区54_3可形成于第一井区52-1中，并介于两个第二井区52-2之间及位于第三井区52-3之上。一实施例中， 掺杂区54-3较位于两个第二井区52-2间的第三井区52-3长。接着，包括多个端点DpD2、 A、G2、B^B2及S的图案化的导电层可形成于基板51上。另一实施例中，两个或更多个第三井区52-3可形成于两个第二井区52-2之间。在另一实施例中，可提供不包括第一井区52-1的第二型掺杂区的基板。在另一实施例中可形成多个接面场效应晶体管元件，且第一接面场效应晶体管元件的宽度W5tl或W51是与第二接面场效应晶体管元件的宽度W5tl或W51不同。综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明并不限于所揭露的特定实施例，且应包含在本发明的精神和范围内所做的更动与润饰，本发明的保护范围当视后附的权利要求所界定的为准。此外，在本发明的实施例的叙述中，所述的本发明的方法且/或程序可具有按照特定顺序的步骤。然而，本发明的方法或程序并不受限于此处所述的特定顺序。本发明所属技术领与中具有通常知识者当可了解，此些步骤的顺序亦可不同。因此，此处提出的步骤的顺序不应视为申请专利范围的限制。此外，本发明的方法且/或程序的申请专利范围不应受限于按照所述顺序的步骤实施的效果。本发明所属技术领域中具有通常知识者当可轻易地了解，此些顺序为可更动的且仍属于本发明的精神及范围之内。
权利要求
1.一种接面场效应晶体管元件，其特征在于，该接面场效应晶体管元件包括 一第一型掺杂物的一基板；一第二型掺杂物的一第一井区，该第一井区位于该基板中；该第一型掺杂物的一第二井区和一第三井区，该第二井区和该第三井区于该第一井区中彼此分离；该第一型掺杂物的一第四井区，该第四井区位于该第二井区和该第三井区之间； 该第二型掺杂物的一第一扩散区，该第一扩散区位于该第二井区及该第四井区之间；以及该第二型掺杂物的一第二扩散区，该第二扩散区位于该第三井区及该第四井区之间。
2.如权利要求1所述的接面场效应晶体管元件，其特征在于，还包括位于该第一井区中的该第二型掺杂物的一对第一掺杂区，及位于该对第二井区中的该第一型掺杂物的该第二掺杂区和该第三井区之间。
3.如权利要求2所述的接面场效应晶体管元件，其特征在于，还包括位于该第一井区中的该第二型掺杂物的一第三掺杂区，且该第三掺杂区位于该第二井区和该第三井区之间并在该第四井区之上。
4.如权利要求3所述的接面场效应晶体管元件，其特征在于，还包括一图案化导电层， 其中该导电层包括位于该对第一掺杂区上的一对漏极端、位于该对第二掺杂区上的一对栅极端，以及位于该第三掺杂区上的一源极端。
5.如权利要求4所述的接面场效应晶体管元件，其特征在于，该源极端耦接于一接地电压，该对栅极端用以耦接至一负电压，该对漏极端用以耦接至一正电压，使得多个空乏区穿过该第二井区、该第三井区、该第四井区及该第一井区的接面而形成。
6.如权利要求1所述的接面场效应晶体管元件，其特征在于，接面场效应晶体管元件的夹止电压为该第四井区的宽度的函数。
7.如权利要求1所述的接面场效应晶体管元件，其特征在于，接面场效应晶体管元件的夹止电压为该第二井区及该第四井区间的距离的函数。
8.如权利要求1所述的接面场效应晶体管元件，其特征在于，接面场效应晶体管元件的夹止电压为该第三井区及该第四井区间的距离的函数。
9.一接面场效应晶体管元件，其特征在于，该接面场效应晶体管元件包括 一基板；一图案化导电层，包括位于该基板上的一源极端； 一第一井区，位于该基板中；一第二井区和一第三井区，于该基板的该第一井区中彼此分离；以及一第四井区，位于该源极端之下并介于该基板的该第一井区中的该第二井区和该第三井区之间。
10.一接面场效应晶体管元件，其特征在于，该接面场效应晶体管元件包括 一第一型掺杂物的一基板；一第二型掺杂物的一第一井区，该第一井区位于该基板中； 该第一型掺杂物的一第二井区和一第三井区，彼此分离于该第一井区中； 一图案化导电层，包括位于该基板上的一源极端；以及该第一型掺杂物的多个井区，该些井区位于该源极端之下并介于该第二井区和该第三井区之间。
全文摘要
本发明为接面场效应晶体管元件，包括第一型掺杂物的基板；基板中的第二型掺杂物的第一阱区；第一型掺杂物的一第二阱区和一第三阱区，于第一阱区中彼此分离；第一型掺杂物的第四阱区，位于第二阱区和第三阱区间；第二型掺杂物的第一扩散区，位于第四阱区及第二阱区之间；及第二型掺杂物的第二扩散区，位于第三阱区以及第四阱区之间。
文档编号H01L29/06GK102201454SQ20101014952
公开日2011年9月28日 申请日期2010年3月25日 优先权日2010年3月25日
发明者洪崇祐, 胡智闵, 陈永初, 龚正 申请人:旺宏电子股份有限公司