专利名称：高q值电感器的制作方法
技术领域：
本发明涉及集成电路技术领域，尤其涉及一种高Q值电感的制作方法。
背景技术：
随着无线移动通信技术的迅猛发展，射频集成电路(RFIC，Radio FrequencyIntegrated Circuit)变得越来越重要，射频集成电路是一种工作在300MHz 300GHz频率范围内的集成电路。并且由于硅基集成电路制造成本相对较低，使得硅基射频 集成电路对GaAs基集成电路具有相当大的竞争力。在射频集成电路中，电感器起着非常重要的作用，成为一种关键的电子元器 件而广泛地应用在各种射频集成电路中，例如电压控振荡器I (VC0，Vo 1 tageContro 1 Oscillator)、低噪声放大器(LNA，Low-noise Amplifier)以及混频器(mixer)等都需要使 用电感器。评价电感器性能好坏的一个重要指标是品质因子Q，品质因子Q的定义是储存于 电感器中的能量和每一震荡周期损耗能量的比。品质因子Q越高，电感器的效率就越高。影 响品质因子Q的因素有金属线圈的欧姆损耗、电感器的寄生电容以及衬底的损耗。在低频 段，电感器的性能主要由形成电感器的金属线的特性来决定(主要是金属的损耗)；在高频 段，衬底损耗将成为决定电感器性能的主要因素。衬底对电感器性能的影响主要源自衬底 单位面积电容Csub和单位面积电导Gsub，而衬底材料的掺杂特性则是影响Csub和Gsub大小的 主要因素。在相同的频率下，电磁波对于衬底的穿透深度会随着衬底电导率的增加而变大。 在电导率较大的情况下，这种变化比较明显，从而会造成衬底的高频损耗增大。这就是在较 高频段，电导率较大情况下，Q值较小的主要原因。在已知技术中，制作完成高Q值电感器主体之后，通常都会将该高Q值电感器主体 进行合金化。所述的合金化步骤是将已经沉积了钝化层400的电感器放入410摄氏度高温 的环境中30分钟。业界公认合金化过程可以提高电感器制程的稳定性，因此合金化过程被 广泛用于所有半导体制程。如何去除已知技术中可能的技术瓶颈，提高电感器的Q值，已经成为业界亟需解 决的技术问题。
发明内容
本发明的目的在于提供一种高Q值电感器的制作方法，以提供高Q值的电感器。为解决上述问题，本发明提出一种高Q值电感器的制作方法，包括如下步骤提供一高阻值半导体衬底；在所述高阻值半导体衬底上沉积一层绝缘层；
在所述绝缘层上制作电感器主体；在所述电感器主体上沉积钝化层，其中所述高Q值电感器的制作方法不包括合金化步骤。
可选的，所述在所述绝缘层上制作电感器主体的步骤包括在所述绝缘层上沉积金属层；对所述金属层进行刻蚀，以形成电感通孔。可选的，所述高阻值半导体衬底的电阻率大于lOOOohm. cm。可选的，所述绝缘层为二氧化硅。本发明提供了一种高Q值电感器的制作方法，所述制作方法通过在现有的制作电 感器步骤的基础上，删除了合金化的处理，能够提高电感器的品质因子，从而提高了电感器 的性能。
图1为本发明提供的提高电感器衬底电阻的方法的流程图；图2a 2d为电感器的制作步骤结构示意图；图3a所示为利用已知制作方法做出的多个电感器的实测Q值-频率曲线。图3b所示为利用本发明提供的制作方法做出的多个电感器的实测Q值-频率曲 线。
具体实施例方式以下结合附图和具体实施例对本发明提出的提高电感器衬底电阻的方法作进一 步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附 图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实 施例的目的。本发明的核心思想在于，提供一种提高电感器衬底电阻的方法，所述方法通过在 现有的制作电感器步骤的基础上，删除了现有技术中合金化的处理流程，从而提高了电感 器的品质因子Q。请参考图1和图2a 2d，其中，图1为本发明提供的提高电感器衬底电阻的方法 的流程图，图2a 2d为电感器的制作步骤结构示意图，如图1至图2a 2d所示，所述提 高电感器衬底电阻的方法包括如下步骤提供一高阻值半导体衬底100，该高阻值半导体衬底100的电阻率大于IOOOohm. cm ；在所述高阻值半导体衬底100上沉积一层绝缘层200 ；在所述绝缘层200上制作电感器主体300，制作电感器主体300的步骤中包括先 在绝缘层200上沉积金属层301，再对金属层301按照期望的图案进行刻蚀，以形成电感通 孔 302 ；在所述电感器主体300上沉积钝化层400，其中，所述钝化层400为二氧化硅。值得注意的是，本发明所揭露的高Q值电感器的制作方法，省略了本领域技术人 员在制作高Q值电感器时常用的合金化的步骤。所述的合金化步骤是将已经沉积了钝化层400的电感器放入410摄氏度高温的环 境中30分钟，业界公认公认合金化过程可以提高制程稳定性，因此合金化过程被广泛用于 用于所有的半导体制程。
然而，本发明人在多次实验之后，认为虽然合金化能够提高稳定性，但是将大大降 低电感的Q值。将合金化步骤从高Q值电感器的制作方法中删除，能够提高电感器的品质 因子Q，如图3a、3b所示。图3a所示为利用已知制作方法做出的电感器的实测Q值-频率曲线。图3b所示为利用本发明提供的制作方法做出的电感器的实测Q值-频率曲线。图3a中的曲线为利用已知制作方法做出的电感器的实测Q值-频率曲线，从图3a 所示的曲线能够看出，随着电感器工作频率的增加，其Q值也在不断变化，曲线的峰值即为 该电感器的最高Q值从图3a、3b中可以看出，本发明所提供的制作方法做出的高Q值电感器所具有的 最高Q值(如图3b的曲线的峰值所示)大于已知制作方法做出的高Q值电感器(如图3a 的曲线的峰值所示)，达到了提高电感器Q值的技术效果。进一步地，所述高阻值半导体衬底100的电阻率大于lOOOohm. cm。进一步地，所述绝缘层200为二氧化硅。综上所述，本发明提供了一种提高电感器衬底电阻的方法，所述方法通过在现有 的制作电感器步骤的基础上，删除了合金化的处理，能够提高电感器的品质因子，从而提高 了电感器的性能。显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神 和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之 内，则本发明也意图包含这些改动和变型在内。
权利要求
一种高Q值电感器的制作方法，包括如下步骤提供一高阻值半导体衬底；在所述高阻值半导体衬底上沉积一层绝缘层；在所述绝缘层上制作电感器主体；在所述电感器主体上沉积钝化层，其中所述高Q值电感器的制作方法不包括合金化步骤。
2.如权利要求1所述的高Q值电感器的制作方法，其特征在于，所述在所述绝缘层上制 作电感器主体的步骤包括在所述绝缘层上沉积金属层； 对所述金属层进行刻蚀，以形成电感通孔。
3.如权利要求1所述的高Q值电感器的制作方法，其特征在于，所述高阻值半导体衬底 的电阻率大于IOOOohm. cm。
4.如权利要求1所述的高Q值电感器的制作方法，其特征在于，所述绝缘层为二氧化
全文摘要
本发明公开了一种高Q值电感器的制作方法，所述方法包括如下步骤提供一高阻值半导体衬底；在所述高阻值半导体衬底上沉积一层绝缘层；在所述绝缘层上制作电感器主体；在所述电感器主体上沉积钝化层，其中所述制作方法不包括合金化步骤。本发明提供了一种高Q值电感器的制作方法，所述制作方法通过在现有的制作电感器步骤的基础上，删除了合金化的处理，能够提高电感器的品质因子，从而提高了电感器的性能。
文档编号H01L21/02GK101894742SQ201010187370
公开日2010年11月24日 申请日期2010年5月28日 优先权日2010年5月28日
发明者彭树根, 黎坡 申请人:上海宏力半导体制造有限公司