非易失性存储器及其记录方法

专利名称：非易失性存储器及其记录方法
技术领域：
本发明涉及一种使用具有电阻值变化的磁性材料等例如作为信息存储器件的非 易失性存储器以及记录方法。
背景技术：
在诸如计算机的信息设备中，以高密度更快操作的DRAM(动态随机存取存储器) 被广泛用作随机存储器(RAM 随机存取存储器)。然而，由于DRAM是易失性存储器，当电源 关闭时记录的信息丢失，因此，期望有一种能够保留信息的非易失性存储器。因此，作为非易失性存储器的候选，利用磁性材料的磁化记录信息的磁阻式随机 存取存储器(MRAM)引起了人们的关注。在MRAM中，存储信息的小信息存储器件(minute information memory device) 被规则排列和布线，使得它们中的每一个都是可存取的，并且布线具有(例如)其中设置了 字线和位线的结构。每个信息存储器件具有存储层，在该存储层中，信息作为铁磁材料的磁 化方向被存储。此外，对于信息存储器件，采用磁性存储设备，该磁性存储设备采样利用所谓的磁 性隧道结(MTJ)的结构。磁性隧道结包括上述存储层、隧道绝缘膜(非磁性隔离膜)以及 其中磁化方向被固定的磁化固定层。例如，可以通过设置反铁磁层来固定磁化固定层中的 磁化方向。在该结构中，出现所谓的隧道磁阻效应，即，在隧道绝缘膜中流动的隧道电流的电 阻值根据由存储层的磁化方向和磁化固定层磁化方向形成的角而改变。利用隧道磁阻效 应，能够进行信息的读出。当存储层的磁化方向和磁化固定层的磁化方向反向平行时，电阻 值取最大值，而当它们平行时，电阻值取最小值。以如下方式来执行在信息存储器件中存储信息的方法(在下文中，可以简称为 “信息的写入”或“写入”)。即，利用合成电流磁场(当允许电流在信息存储器件之上和之 下垂直设置的字线和位线中流动时产生该合成电流磁场)在低电阻状态和高电阻态之间 切换信息存储器件的存储层的磁化方向。此外，利用至少两个电阻值之间的差值进行信息 的写入。通常，在信息写入时，磁化方向之间的差分别对应于“0”信息和“ 1，，信息被存储在 信息存储器件中。以这样的方式，通过反转包括铁磁材料的存储层的磁化方向来写入“0” 信息和“1”信息，可以进行高速并且几乎是无限次(> IO15次)重新写入。另一方面，以如下方式来执行写入信息的读出(在下文中，可以简称为“信息的读 出”或“读出”)。即，利用诸如晶体管的元件进行存储单元的选择，并且利用信息存储器件 的隧道磁阻效应检测存储层的磁化方向之间的差作为电压信号之间的差。因此，能够感测写入的信息。然而，在MRAM中，由于相对于每个信息存储器件用于写入的地址线和用于读出的 地址线是必须的，所以存储单元的小型化在结构上是有难度的。此外，为了重写一次写入信 息，有必要产生相对大的电流磁场并且在地址线中流过大到一定程度(例如，几毫安至几 十毫安)的电流。从而，功率消耗变得更大。此外，随着信息存储器件的小型化，地址配线也 变得更薄，可能难以流过足够的电流，并且由于矫顽磁力变得更大且需要的电流磁场增加， 所以功耗可能增加。因此，具有利用由自旋转移(也称为“自旋注入扭矩”)实现磁化反转的结构的存 储器作为不依赖电流磁场、用于存储信息、能够以小的电流进行磁化反转的存储器引起了 人们的关注。通过自旋转移实现的磁化反转在穿过一种磁性材料进入另一磁性材料的同时 注入自旋偏振电子并且引起在另一磁性材料中的磁化反转(例如，见JP-A-2003-17782和 F. J. Albert et al.，Applied Physics. Letters. Vol. 77，2002，p. 3809)。这个现象是，当已穿过具有固定磁化方向的磁性层(磁化固定层)的自旋偏振电 子进入无固定磁化方向的磁性层(磁化自由层)时，电子对磁性层的磁化的产生扭矩。然 后，大于某个阈值电平的电流在另一磁性材料中流过，因此，可反转该磁性层(磁化自由 层)的磁化方向。例如，电流在巨磁阻磁头(GMR元件)或磁性隧道结(MTJ元件)(在与其膜表面垂 直的方向上具有磁化固定层和磁化自由层)中流过。因此，可以反转这些元件的磁化层的 至少一部分的磁化方向。此外，形成具有磁化固定层和磁化自由层(存储层)的信息存储器件并且改变信 息存储器件中流过的电流的极性，从而，反转存储层的磁化方向并切换低电阻状态和高电 阻状态。利用两个电阻值之间的差，进行“0，，信息和“ 1，，信息之间的重写。另一方面，写入信息的读出可以通过在磁化固定层和磁化自由层(存储层)之间 设置隧道绝缘层来利用如MRAM的隧道磁阻效应。通过自旋转移实现的磁化反转具有的优点在于，即使当信息存储器件被小型化， 无需增加电流就可实现磁化反转。例如，对于在约0. 1 μ m数值范围上的信息存储器件，在用于磁化反转的信息存储 器件中流过的电流的绝对值是ImA或更小，且相对于信息存储器件的体积按比例减小，因 此，在缩放比例上是有利的。另外，存在这样的优点，即，用于存储的字线(其在MRAM中是 必需的)不是必需的，从而存储单元的结构变得更简单。如下，利用自旋转移的信息存储器件称为自旋MRAM(自旋转移随机存取存储器)。 此外，引起自旋转移的自旋偏振电子流称为自旋注入电流。人们对能够实现低功耗、大容量 而同时能够保持MRAM(的能够实现高速和几乎无限次重写)的优点的作为非易失性存储器 的自旋MRAM投入了巨大的期望。此外，已开发了一种称为RRAM(电阻RAM)的存储器，该RAM具有在电极之间的薄 氧化物，用来通过对该氧化物施加电场并改变电极之间的电阻来改变该氧化物的状态并进 行记录(例如，见 JP-A-2004-363604)。非易失性存储器(其中主要集成了可作为电的或结构的变化而长期存储信息的 信息存储器件)具有两种机制。它们是在信息存储器件中记录电信息的机制和读出作为低电阻态和电性高电阻态的至少两个电阻值之间的差的累积的信息的机制。通过施加电压， 低平行的磁化状态和反向平行的磁化状态两个电位之间的差降低，在某个时刻出现磁化变 化(反转)。

发明内容
另一方面，在诸如自旋MRAM或RRAM的伴随着电阻变化的非易失性存储器中，为了 写入信息，写入电流在信息存储器件的堆叠方向上流动。在这一点上，将电压施加于形成 信息存储器件的约Iym的薄氧化物层(隧道阻挡层)，如果施加过大的电压，则信息存储 器件被击穿。可选地，甚至在元件没有被立刻击穿时，如果重复记录操作，元件变得不正常 (nonfunctional)从而使得元件可记录性降低、阻值改变(减小)并且信息读出错误增加。 而且，出现了除非施加足够的电压否则不进行记录和记录不充分的问题。因此，期望实现长寿命和高可靠性的记录，而同时抑制由于在非易失性存储器 (执行由作为信息的磁的、电的或结构变化引起的记录电阻变化)中的记录导致的信息存 储器件的破坏和寿命缩短。通常，当在伴随着电阻变化的信息存储器件中执行记录时，执行恒定电压记录。例如，当以恒定电压执行记录时，在元件从高电阻状态(电阻Rh)变到低电阻状态 (电阻RJ的同时以电压V进行记录的过程中，在初始状态下V/！^的电流在信息存储器件 中流过。在施加电压的同时执行记录，在记录状态下，在信息存储器件中流过的电流是V/ &并且Rh > &，然后在记录之后，流过的电流增加。由于记录时间通常为恒定的，在记录之 后，在信息存储器件上的负载变得更大并且信息存储器件的破坏变得更容易出现。另一方 面，当以恒定电流进行记录时，施加至信息存储器件的电压V在记录前是I · Rh而在记录后 是I · &，并且电压在记录后变得更低且信息存储器件上的负载变得更小。然而，当在元件从低电阻状态变到高电阻状态的同时执行记录时，负载变化与在 上述情况的变化相反，在以恒定电压执行记录的情况下在信息存储器件上的负载更小。如 上所述，本申请的发明人已发现，通过根据记录信息的差异选择性地利用以恒定电压进行 记录和以恒定电流进行记录，可抑制信息存储器件的破坏。S卩，对于包括伴随着电阻变化的信息存储器件的非易失性存储器，在记录信息存 储器件的低电阻状态信息时执行利用恒定电流的记录，而在记录信息存储器件的高电阻状 态信息时执行利用恒定电压的记录。作为记录方法这是优选的，然而，需要复杂的记录电 路，因此，当在(包括在信息存储器件中记录电信息的机制和读出累积的信息作为电的低 电阻态和高电阻态的至少两个电阻值之间的差的机制的)非易失性存储器中进行记录时， 在信息存储器件中记录低电阻状态下的信息的情况下，使记录电路的输出阻抗大于低电阻 状态的电阻值，在信息存储器件中记录高电阻状态下的信息的情况下，使记录电路的输出 阻抗小于高电阻状态的电阻值。当记录条件满足时，可利用更简单的电路结构来获得和实 现与那些利用恒定电流记录和恒定电压记录的记录方法同等的效果。当在信息存储器件中记录低电阻状态下的信息时，通过电流控制执行记录的控 制，而当在信息存储器件中记录高电阻状态下的信息时，通过电压控制执行记录的控制。在 这一点上，优选的是，当记录低电阻态下的信息时执行恒定电流记录，而当记录高电阻态下 的信息时执行恒定电压记录。
此外，优选的是，当根据记录电压的正或负极性确定要记录的信息时，在一个极性 通过电流控制而在另一个极性通过电压控制执行记录。实现控制的特定记录电路具有如下结构。(1)两条布线(例如，位线和字线)，用于激发特定元件，可在一组形成非易失性存 储器的信息存储器件中任意选择该特定元件，该特定元件直接或经由MOS晶体管(开关元 件)连接至这两条布线。(2)两个或多个MOS晶体管被连接，用于改变连接至特定元件的电极或特定元件 的位线或字线中的至少一条的电位。(3)MOS晶体管中的至少两个被直接连接至特定元件的电极或字线和位线，并且其 中一个连接至高电位电源线而另一个经由电阻元件或MOS晶体管连接至低电位电源线。MOS晶体管可以是η型或ρ型，并且当使用P型MOS晶体管时，可以交换低电位电 源线和高电位电源线而与η型MOS晶体管的情况相反。根据本发明的实施例，在进行了足够的信息记录时，降低了对伴随着电阻变化的 非易失性存储器的信息存储器件的破坏，并且提高了寿命且改善了可靠性。


图1是示出自旋MRAM侧内部结构的功能模块图。图2是利用自旋转移的非易失性存储器的存储单元的主要部分的示意性截面图。图3示出包括用于设置记录电压的外围电路的记录电路实例(1)。图4示出包括用于设置记录电压的外围电路的记录电路实例(2)。图5示出包括用于设置记录电压的外围电路的记录电路实例(3)。图6示出根据发明第一实施例的记录电路的示意性结构实例。图7是在包括外围电路的图6中的记录电路的示图。图8示出根据发明第二实施例的记录电路的示意性结构实例。图9示出根据发明第三实施例的记录电路的示意性结构实例。图10示出根据发明第四实施例的记录电路的示意性结构实例。图11是示出在操作实例中使用的自旋MRAM的元件的电压-电阻曲线的曲线图。图12是示出用于测量的自旋MRAM的元件的累积破坏率(cumulative destruction ratio)白勺 ffi_HI。图13是示出用于测量的自旋MRAM元件的记录电路的阻抗的记录次数的数目变化 的曲线图。图14是示出用于测量的RRAM的元件的电压_电阻曲线的曲线图。图15是示出用于测量的RRAM元件的记录电路的阻抗的记录次数的数目变化的曲 线图。
具体实施例方式将参照

用于实现本发明的实施例的实例。将以如下顺序进行说明。0.利用自旋MRAM的非易失性存储器的概述1.第一实施例(记录电路利用两条位线提供驱动电压的实例)
2.第二实施例(记录电路仅利用一条位线提供驱动电压的实例)3.第三实施例(记录电路在字线上设置恒定电压电路和恒定电流电路的实例)4.第四实施例(记录电路在位线上设置恒定电压电路和恒定电流电路的实例)5.其它(测量数据)<0.利用自旋MRAM的非易失性存储器的概述〉写入控制的实例将参照图1和图2说明应用了本发明的非易失性存储器的概述。这里，示出了将 本发明的实施例的非易失性存储器应用于自旋MRAM的实例。图1和图2仅示出用于说明 自旋MRAM的概述的示意性的整体结构，详细地描述将参照第一至第四实施例(将在随后描 述)进行说明。图1是示出自旋MRAM 1的内部结构的功能模块图。除了选择电路3的内部结构 之外，其他部件具有通常已知的结构。保持信息的信息存储器件2以阵列进行设置以形成单元阵列5。各个信息存储器 件2被连接至在单元阵列5上垂直延伸穿过选择电路3的位线(BL) 13。此外，选择电路3 被连接至在单元阵列5(在图中，为了方便而垂直绘制)上水平延伸的字线(WL) 12。利用诸 如MOS晶体管的开关元件(switching element)、电阻元件等形成选择电路3，其详细说明 将作为第一至第四实施例在随后进行描述。应当注意的是，在本说明书中，注意力集中于记 录操作，选择电路也称为记录电路。将对选择电路3和各个解码器之间的基本关系进行说明。选择电路3内的各个开 关元件的栅电极端被连接至设置在单元阵列5的左边的列解码器6，并且该单元阵列右端 是开放的。此外，各个字线和位线的上端和下端被连接至分别设置在单元阵列5之上和之 下的行解码器7和极性设置电路9。应当注意的是，这些布线的形式对于每个实施例可以部 分不同，它们的详细说明请参照各个实施例。图1的实例具有一行和一列的结构，例如，在512行和512列的结构中，地址是18 位，并且高9位被分配给行地址而低9位被分配给列地址。行地址被输入到行解码器7而 列地址被输入到列解码器6。通过记录电压设置电路11经由列解码器6、行解码器7或电极设置电路9来控制 施加到选择电路3 (记录电路)的记录电压(写入电压)。极性设置电路9改变在自旋MRAM 1的信息存储器件2中流过的自旋注入电流的 极性。通过改变自旋注入电流的极性，可在从MOS晶体管3A朝着字线12的方向上或在从 字线12朝着MOS晶体管3A的方向上改变信息存储器件2中流动的自旋注入电流。因此， 字线的电位被切换到高电位或低电位。此外，自旋MRAM 1包括连接至位线的传感放大器10，向该传感放大器10输入使得 从信息存储器件2中读出的电流流动所需的传感电压。具有预定数值的参考电压被输入至 传感放大器10，传感放大器10通过比较传感电压和参考电压读取在信息存储器件2中写入 的信息。接下来，将说明利用自旋转移的自旋MRAM 1的存储单元的总的内部结构实例。图2是信息存储器件2的主要部分(在下文中，为了便于说明可称为“存储单元”) 的示意性截面图。
为了电选择用于读出存储在存储单元中的信息的存储单元，可以使用二极管、MOS 晶体管等。图2中示出的存储单元使用MOS晶体管。应当注意，图2旨在说明信息存储器 件2的结构，并且示出设置有一个MOS晶体管作为存储单元的驱动晶体管(对应于图9和 图10)的实例。在如下所述的实施例中，存在具有两个串联连接的MOS晶体管的结构。首先，将说明存储单元的结构实例。介由非磁性层23设置铁磁层22和铁磁层24并进行反铁磁耦合。此外，下部铁 磁层22被设置成与反铁磁层21相接触，并且通过这些层之间的变换交互作用(exchange interaction acting)而具有单向的强磁各向异性。这些层21、22、23、24形成磁化固定层 15。即，磁化固定层15具有两个铁磁层22、24。形成设置在磁化固定层15的上部的铁磁层26，使得磁化Ml的方向可以相对容易 地旋转，铁磁层26形成了存储层(磁化自由层)16。磁化固定层15的在铁磁层24和铁磁层26之间(即，在磁化固定层15和存储层 16之间)形成隧道绝缘层25 (隧道阻挡层)。隧道绝缘层25用来切断上部铁磁层26和下 部铁磁层24的磁耦合并使得隧道电流流过。因此，其中各个磁性层的磁化方向固定的磁化 固定层15、隧道绝缘层25以及其中磁化方向可以改变的存储层16形成TMR(隧道磁阻效 应)元件。此外，上述各个层21 26、基膜20以及顶部涂敷层(topcoatlayer) 27形成具有 作为TMR元件的功能的信息存储器件2。作为一个实例，形成信息存储器件2的各个层的材料如下。作为反铁磁层21的材料，例如可以使用PtMn。作为磁化固定层15的铁磁层22、24的材料，可以使用诸如CoFe的铁磁材料。作为非磁性层23的材料，例如可以使用Ru、Ta、Cr、Cu。作为隧道绝缘层25的材料，例如可以使用MgO。作为用作存储层16的铁磁层26的材料，可以使用诸如CoFeB的铁磁材料。在硅衬底30中，形成作为选择电路3的一个组成元件的MOS晶体管3A，并且在MOS 晶体管3A的一个扩散层33上形成连接插塞17，信息存储器件2的基膜20被连接在连接 插塞17上。MOS晶体管3A的其他扩散层32 (例如)经由连接插塞(未示出)连接至位线 (BL)。MOS晶体管3A的栅电极31被连接至列解码器6。信息储存设备2的顶部涂敷层27 被连接至其上的字线12。在稳定状态下，由于经由非磁性层23的强反铁磁耦合，铁磁层22的磁化Mll和铁 磁层24的磁化M12几乎处于完全的反向平行状态。通常，铁磁层22和铁磁层24为具有相等厚度积的饱和磁化膜的结构，并且磁极场 的泄漏分量小得可忽略不计。此外，包含这些层24、25、26的TMR元件的电阻值根据存储层16的铁磁层26的磁 化Ml的方向和磁化固定层15的铁磁层24的磁化M12的方向是否处于平行状态或反向平 行状态而改变。在两个磁化M1、M12的平行状态下，电阻值低，而在反向平行状态下，电阻值 高。当TMR元件的电阻值改变时，信息存储器件2的电阻值也改变。利用这个现象，可对信 息进行存储，并且可将存储的信息读出。例如，通过将具有低电阻值的状态指定为“0”信息 而将具有高电阻值的状态指定为“1”信息，可以存储二进制(一位)信息。
应当注意，当存储的信息被读出时，磁化固定层15的在存储层16侧的磁化层24 是被称为存储层16的磁化Ml的方向标准的磁化层，并且还被称为“参考层”。为了在存储单元中重新写入信息，并且读出已写入在存储单元中的信息，需要使 得自旋注入电流Iz流过。该自旋注入电流Iz穿过扩散层33、信息存储器件2以及字线12。另一方面，通过改变自旋注入电流Iz的极性，在信息存储器件2中流动的自旋输 入电流Iz可在从MOS晶体管3A朝着字线12的方向上或在从字线12朝着MOS晶体管3A 的方向上进行改变。因此，通过改变信息存储器件2的存储层16的磁化Ml的方向，可重新写入存储单 元中的信息。接下来，将说明在TMR元件2中的写入信息的操作的实例。列解码器6将响应于列地址选择的开关元件的栅电极的电压设置为电源电压并 导通选择电路3。行解码器7将响应于行地址选择的字线12电连接至选择电路3。行解码器7在数据输入是“ 1，，时输出记录电压，在数据输入是“0，，时输出接地电 压。相反地，极性设置电路9在行解码器7的数据输入是“0”时输出记录电压，而在数据输 入是“1”时输出接地电压。以这种方式，电流的方向根据数据输入而改变，从而，在选择的 信息存储器件2上可以进行“0”或“1”的信息写入操作。接下来，将说明从TMR元件2读出信息的操作的实例。字线12的选择与在信息写入时的字线选择相同。行解码器7将响应于行地址选 择的字线12电连接至选择电路3。此外，行解码器响应于行地址将位线13电连接至传感放 大器10。以这样的方式，恒定的读出电流从传感放大器10流至选择的信息存储器件2。假设，在信息存储器件2的状态是“1”时，即在高电阻状态，使得读出电流流动所 需的传感电压为VI。类似地，假设，在信息存储器件2的状态是“0”时，即在低电阻态，使得 读出电流流动所需要的传感电压为V0。根据电阻值之间的大小关系，Vl >V0。因此，将小 于Vi而大于VO的参考电压输入至传感放大器10。传感放大器10将传感电压与参考电压进行比较。这里，在“传感电压>参考电压” 时，可以确定信息存储器件2处于“1状态”，而在“传感电压<参考电压”时，可以确定信息 存储器件2处于“0状态”。即，可以执行信息的读出操作。记录电压设置电路的实例这里，作为设置记录电压的方法，将说明三种典型的设置方法。如下，在图3 图 5中示出用于实现各种设置方法的电路实例。图3示出直接连接至信息存储器件的用于实现控制用于驱动的MOS晶体管(虚线 部分)的栅电极电压的电路实例。在该实例中，对应于存储单元的配置，多个信息存储器件41 (对应于信息存储器 件2)被连接至作为地址线(这里，称为字线)中的一个的字线43。在图中，示出了四个信 息存储器件41，然而，作为代表，将说明一个信息存储器件41和外围电路。在图3中，字线43连接至信息存储器件41的一端。字线43连接至串联的η型 MOS晶体管47、48之间的连接中点。将用作缓冲器(用于输入至记录电路的信号的定时) 的缓冲电路49连接至η型MOS晶体管47的栅电极，将NOT电路(逻辑非电路)50连接至η型MOS晶体管48的栅电极。将来自于行解码器7的信号输入到缓冲电路49和NOT电路 50。将用于选择的η型MOS晶体管42连接在信息存储器件41的另一端和作为一种地 址线(这里，称为位线)中的一条的位线44。将设置在同一位线上的η型MOS晶体管42的 栅电极连接至同一 η型MOS晶体管45的源电极。将来自记录电压设置电路11的信号输入 至η型MOS晶体管45的漏电极，将来自列解码器6的信号经由缓冲电路46输入至栅电极。将位线44连接至串联连接的η型MOS晶体管51、52的连接中点。将缓冲电路53 连接至η型MOS晶体管51的栅电极，将NOT电路54连接至η型MOS晶体管52的栅电极， 并且将来自极性设置电路9的信号输入至缓冲电路53和NOT电路54。图4示出用于实现通过虚线示出的用于驱动的MOS晶体管设置字线电压的方法的 电路实例。在图中，示出了四个信息存储器件61，然而，作为代表，将说明一个信息存储器件 61和外围电路。在图4中，将字线63连接至信息存储器件61的一端。将字线63连接至串联连接 的η型MOS晶体管66、67之间的连接中点。将η型MOS晶体管66、67的栅电极分别连接至 η型MOS晶体管68、69的源电极。相对于每条字线63设置的η型MOS晶体管68和η型MOS 晶体管69的漏电极相连接，来自记录电压设置电路11的信号被输入至其中。此外，将缓冲 电路70连接至η型MOS晶体管68的栅电极，将NOT电路71连接至η型MOS晶体管69的 栅电极，将来自行解码器7的信号输入至缓冲电路70和NOT电路71。将用于选择的η型MOS晶体管62连接在信息存储器件61的另一端和作为一种地 址线(这里，称为位线)中的一条的位线64之间。将来自于列解码器6的信号经由同一缓 冲电路65输入至设置在同一位线64上的η型MOS晶体管62的栅电极。将位线64连接至串联的η型MOS晶体管72、73之间的连接中点。将缓冲电路74 连接至η型MOS晶体管72的栅电极，将NOT电路75连接至η型MOS晶体管73的栅电极， 并且将来自极性设置电路9的信号输入至缓冲电路74和NOT电路75。图5示出用于实现通过由虚线示出的用于驱动的MOS晶体管设置位线电压的方法 的电路实例。在图中，示出了四个信息存储器件81，然而，作为代表，将说明一个信息存储器件 81和外围电路。在图5中，将字线83连接至信息存储器件81的一端。将字线83连接至串联连接 的η型MOS晶体管86、87之间的连接中点。将缓冲电路88连接至η型MOS晶体管86的栅 电极，将NOT电路89连接至η型MOS晶体管87的栅电极，并且将来自行解码器7的信号输 入至缓冲电路88和NOT电路89。将用于选择的η型MOS晶体管82连接在信息存储器件81的另一端和作为一种地 址线(这里，称为位线)中的一条的位线84之间。将来自列解码器6的信号经由同一缓冲 电路85输入至设置在同一位线84上的η型MOS晶体管82的栅电极。将位线84连接至串联的η型MOS晶体管90、91之间的连接中点。将η型MOS晶 体管90、91的栅电极分别连接至η型MOS晶体管92、93的源电极。相对于每条位线84设 置的η型MOS晶体管92和η型MOS晶体管93的漏电极被连接，并且来自记录电压设置电路11的信号被输入其中。此外，将缓冲电路94连接至η型MOS晶体管92的栅电极，将NOT 电路95连接至η型MOS晶体管93的栅电极，并且将来自极性设置电路9的信号输入至缓 冲电路94和NOT电路95。上述的图3至图5的实例是其中通过电压记录由极性设置电路9切换的两个极性 的电路。这里，将说明图3中的电路结构的记录方法。在图3中，通过极性设置电路9将施加到用于驱动信息存储器件2的η型MOS晶 体管42的源电极(或漏电极)的电压设置到低压电平或高压电平。然后，根据行解码器7 的数据确定连接至要被记录的信息存储器件41的字线43的电极的电压，并且根据来自于 列解码器6的信息提供从记录电压设置电路11提供给(连接至要被记录的信息存储器件 41的)η型MOS晶体管42栅电极的电压。以这样的方式，电流可仅在目标信息存储器件41 中流过。在图4和图5的电路中进行相同的操作，然而，设置施加给信息存储器件61、81的 电压的位置不同。在图4和图5的电路中，分别在字线63侧和位线84侧设置电压。在图3 图5中所示的电路中，由于使用了用于极性切换的驱动晶体管，所以由于 用于极性切换的驱动晶体管而出现电压降。因此，限制了施加到信息存储器件的电压。因 此，在如下的第一实施例中，将提出能够向信息存储器件施加大电压的电路。<1.第一实施例〉记录电路的结构参考图6，示出了根据第一实施例的非易失性存储器的记录电路(图1中的选择电 路3)的结构实例。该实施例具有这样的结构，即，其中连接至信息存储器件的驱动晶体管 直接或通过电阻元件被连接至高电压电位和低电压电位，这图3 图5中的电路的结构完 全不同。应当注意的是，在图6的实例中，对应于存储单元的配置，将多个信息存储器件 101连接至作为地址线(这里，称为字线)中的一条的字线105。在图中，示出了两个信息 存储器件101，然而，作为代表，将说明一个信息存储器件101和外围电路。将字线105连接至信息存储器件101的一端，并且通过极性设置电路9将字线105 在低电位和高电位之间切换。将信息存储器件101的另一端连接至η型MOS晶体管102的 源电极和η型MOS晶体管103的漏电极之间的连接中点。η型MOS晶体管102用于将连接 的信息存储器件101的一端的电位变成高电位，而η型MOS晶体管103用于将信息存储器 件101的一端的电位变成低电位。将每个η型MOS晶体管102的漏电极连接至电源的高电 位侧，而将将每个η型MOS晶体管103的源电极经由电阻元件104连接至电源的低电位侧。 通过施加至位线106、107(作为连接至栅电极的地址线中的一个，这里，称为位线)的电压 来控制η型MOS晶体管102和η型MOS晶体管103。对应于形成非易失性存储器的每个信 息存储器件101设置η型MOS晶体管102、103。图7示出包括外围电路的图6中的记录电路。在图7中，与图6中对应的部件用 同样的标号表示，并且省略详细的说明。在图7中，将连接至信息存储器件101的一端的字线105连接至串联连接的η型 MOS晶体管114、115之间的连接中点。将缓冲电路116连接至η型MOS晶体管114的栅电 极，将NOT电路117连接至η型MOS晶体管115的栅电极，并且将来自行解码器7的信号输入至缓冲电路116和NOT电路117。此外，将位线106、107分别连接至η型MOS晶体管108、109的源电极。将η型MOS 晶体管108和η型MOS晶体管109的漏电极相连接并且将来自记录电压和电流设置电路 (对应于记录电压设置电路11)的信号输入其中。此外，将逻辑与电路110连接至η型MOS 晶体管108的栅电极，将逻辑与电路111连接至η型MOS晶体管109的栅电极，并且来自行 解码器7的信号输入至缓冲电路116和NOT电路117。将来自列解码器6的信号输入至逻辑与电路110的一个输入端，并且将来自极性 设置电路9的信号经由缓冲电路112输入至另一输入端。此外，将来自列解码器6的信号 输入至逻辑与电路111的一个输入端，而将来自极性设置电路9的信号经由NOT电路113 输入至另一输入端。在该电路结构中，当位线106在高电位而位线107在低电位，并且字线105在低电 位时，电流在信息存储器件101中从底部向顶部(在朝着字线105的方向上)流动。在这 一点上，η型MOS晶体管102执行源电极跟随器操作，并且施加至信息存储器件101的电压 几乎是恒定电压而施加至信息存储器件101的电压可通过位线106的电压进行控制。相反，当期望电流在信息存储器件101中从顶部向底部(在朝着η型MOS晶体管
102、103之间的连接中点的方向上)流动时，可将位线106设置在低电位而将位线107设 置在高电位，并且将字线105设置在高电位。在这一点上，通过将合适的电阻元件104连接 在η型MOS晶体管103和电源的低电位侧，可以执行具有几乎恒定电压的操作，该操作可通 过位线107的电压控制在信息存储器件101中流动的电流。应当注意的是，代替电阻元件 104，η型MOS晶体管103的源电极和漏电极可以相连接并且可将栅电极用在适当的电位。根据上述实施例的非易失性存储器及其记录方法，当低电阻状态的信息被记录 时，执行恒定电流记录，而当高电阻状态的信息被记录时，执行恒定电压记录。即，如在图7 中所示，当高电阻状态的信息被记录时，η型MOS晶体管102执行恒定电压操作，当低电阻 状态的信息被记录时，η型MOS晶体管103执行恒定电流操作。此外，在该实施例中，当根据记录电压的正或负的极性确定要记录的信息时，通过 电流控制在一个极性上执行记录而通过电压控制在另一个极性上执行记录。根据上述结构，连接至信息存储器件的驱动晶体管是两个η型MOS晶体管102、
103。因此，与图3至图5的电路相比较，需要更大数量的驱动晶体管。然而，在该结构中， 没有使用用于极性切换的驱动晶体管，而是可以将连接至信息存储器件的驱动晶体管直接 或通过电阻元件连接至高电压电位和低电压电位。如此，不存在由于用于极性切换的驱动 晶体管而导致的电压降，并且可将更大的电压施加至信息存储器件。应当注意的是，当用ρ型MOS晶体管代替η型MOS晶体管时，可以将低电位电源和 高电位电源交换而与η型MOS晶体管的情况相反。<2.第二实施例〉接下来，参照图8，示出了根据第二实施例的非易失性存储器的记录电路(图1中 的选择电路3)的结构实例。这个实施例与第一实施例不同，它是其中的位线数量减少至一条的实例。S卩，该实 施例是通过将另一驱动晶体管添加到连接至图3中所示的信息存储器件的驱动晶体管而 实现电流驱动的实例。应当注意的是，在图8的实例中，对应于存储单元的配置，将多个信息存储器件41 (对应于信息存储器件2)连接至作为地址线中的一条的字线43。在图中，示 出了两个信息存储器件41，然而，作为代表，将说明一个信息存储器件41。将字线43连接至信息存储器件41的一端，通过极性设置电路9在低电位和高电 位之间切换字线43。用于选择的η型MOS晶体管42和用于电流控制的η型MOS晶体管42Τ 的串联电路连接在信息存储器件41的另一端和作为一种地址线中的一条的位线44之间。 每个η型MOS晶体管42Τ的栅电极和源电极相连接，并且源电极连接至位线44。通过从记 录电压设置电路11施加至连接至栅电极56的地址线中的一条的电压来控制η型MOS晶体 管42。当η型MOS晶体管42的栅电极处于高电位时，在字线43处于高电位而位线44处 于低电位的情况下，电流在信息存储器件41中从顶部向底部(在朝着η型MOS晶体管42 的方向上)流动。相反，在字线43处于低电位而位线44处于高电位的情况下，电流从底部 向顶部(在朝着字线43的方向上)流动。在η型MOS晶体管42Τ中，在位线44处于高电位的情况下，在η型MOS晶体管42Τ 中流动的电流不受限制，并且其以几乎恒定的电压进行操作。另一方面，在位线44处于低 电位的情况下，在η型MOS晶体管42Τ中的电流受到限制，并其以几乎恒定的电流进行操 作。即，当电流在信息存储器件41中从底部向顶部流动时，执行恒定电压操作，而当电路从 顶部向底部流动时，执行恒定电流操作。应当注意的是，如果用于电流限制的η型MOS晶体 管42Τ的栅电极的连接位置从位线44变成用于选择的η型MOS晶体管42的源电极，则反 转恒定电流操作和恒定电压操作。在这个实施例中，当在高电阻态的信息被记录时，η型MOS晶体管42Τ执行恒定电 压操作，而当在低电阻态的信息被记录时，η型MOS晶体管42Τ执行恒定电流操作。由于仅 需要一条字线，所述可以简化电路结构。在这种情况下，在两级连接中的η型MOS晶体管 42、42Τ在记录时操作，因此，施加至信息存储器件41的电流减小。此外，两个η型MOS晶体管42、42Τ的电源和施加至信息存储器件41的电压的电 源是共同的，施加至信息存储器件41的电压低于电源电压。因此，施加至信息存储器件41 的电压保持为低。应当注意的是，当用ρ型MOS晶体管代替η型MOS晶体管时，可将低电位电源和高 电位电源交换而与η型MOS晶体管的情况相反。<3.第三实施例>接下来，参考图9，示出了根据第三实施例的非易失性存储器的记录电路(图1中 的选择电路3)的结构实例。该实施例与第一实施例和第二实施例不同，它是其中恒定电流和恒定电压的控制 电路被设置在字线侧，而与每个信息存储器件无关的实例。即，该实施例是通过将驱动晶体 管添加到连接至图4中的信息存储器件的字线而实现电流驱动的实例。在图9的实例中，将 用于恒定电压的η型MOS晶体管66和用于恒定电流的η型MOS晶体管67连接至字线63。 应当注意的是，对应于存储单元的配置，将多个信息存储器件61 (对应于信息存储器件2) 连接至作为地址线中的一条的字线63。在图中，示出了两个信息存储器件61，然而，作为代 表，将说明一个信息存储器件61。将字线63连接至信息存储器件61的一端，通过极性设置电路9在低电位和高电位之间切换字线63。用于选择的η型MOS晶体管62连接在信息存储器件61的另一端和作 为一种地址线中的一条的位线64之间。通过从记录电压设置电路11施加至连接至栅电极 的地址线中的一条的电压来控制η型MOS晶体管62。此外，将字线63连接至η型MOS晶体 管66的源电极和η型MOS晶体管67的漏电极之间的连接中点。将η型MOS晶体管66的 漏电极连接至电源的高电位侧，而将η型MOS晶体管67的源电极经由电阻元件67R连接至 电源的低电位侧。当将高电位施加至η型MOS晶体管66的栅电极而将低电位施加至η型MOS晶体 管67的栅电极时，连接至η型MOS晶体管66、67之间的连接中点和信息存储器件61的字 线63处于高电位。在这种状态下，当用于选择的η型MOS晶体管62的栅电极处于高电位 而位线64处于低电位时，电流在信息存储器件61中从顶部向底部(在朝着η型MOS晶体 管62的方向上)流动。在这一点上，η型MOS晶体管66执行源电极跟随器操作，施加于信 息存储器件61的电压几乎是恒定电压。可通过施加至η型MOS晶体管66、67的栅电极的 电压来控制施加至信息存储器件61的电压。相反，当η型MOS晶体管66的栅电极处于低电位，η型MOS晶体管67的栅电极处 于高电位，并且位线64处于高电位时，电流在信息存储器件61中从底部向顶部(在朝着字 线63的方向上)流动。在这一点上，通过在η型MOS晶体管67和电源的低电位侧之间连 接合适的电阻元件67R，可以执行具有几乎恒定电压的操作，该操作可通过η型MOS晶体管 67的栅电极的电位控制在信息存储器件61中流动的电流。在这个实施例中，在记录高电阻状态的信息时，η型MOS晶体管66进行恒定电压操 作，而在记录低电阻状态的信息时，η型MOS晶体管67进行恒定电流操作。此外，在这种结 构中，将用于恒定电流和恒定电压的一个控制电路连接至一条字线，而与每个信息存储器 件不相关，与第一和第二实施例相比较MOS晶体管的数目减少，并且可保持小的电路尺寸。应当注意的是，当用ρ型MOS晶体管代替η型MOS晶体管时，可将低电位电源和高 电位电源交换而与η型MOS晶体管的情况相反。<4.第四实施例〉接下来，参考图10，示出了根据第四实施例的非易失性存储器的记录电路(图1中 的选择电路3)的结构实例。该实施例是将用于恒定电流和恒定电压的控制电路设置在位线侧、而与每个信息 存储器件无关的实例。即，该实施例是通过将驱动晶体管添加到连接至图5中的信息存储 器件的位线而实现电流驱动的实例。在图10的实例中，将用于恒定电压的η型MOS晶体管 86和用于恒定电流的η型MOS晶体管87连接至位线84。应当注意的是，对应于存储单元 的配置，将多个信息存储器件81 (对应于信息存储器件2)连接至作为地址线中的一条的字 线83。在图中，示出了两个信息存储器件81，然而，作为代表，将说明一个信息存储器件81。将字线83连接至信息存储器件81的一端，通过从极性设置电路9施加至η型MOS 晶体管86、87的驱动电压在低电位和高电位之间切换字线83。用于选择的η型MOS晶体管 82连接在信息存储器件81的另一端和作为一种地址线中的一条的位线84之间。通过从记 录电压设置电路11施加至连接至栅电极的地址线中的一条的电压来控制η型MOS晶体管 82。此外，将位线84连接至η型MOS晶体管86的源电极和η型MOS晶体管87的漏电极之 间的连接中点。将η型MOS晶体管86的漏电极连接至电源的高电位侧并且将η型MOS晶体管87的源电极经由电阻元件87R连接至电源的低电位侧。当将用于恒定电流和恒定电压的控制电路连接至位线而不是字线时，与第三实施 例(其中电路被设置在字线上)相比，恒定电流和恒定电压的操作极性是反转的。即，当电 流在信息存储器件81中从顶部向底部(在朝着η型MOS晶体管82的方向上)流动时，η型 MOS晶体管87执行恒定电流操作。相反地，当电流在信息存储器件81中从底部向顶部(在朝着字线83的方向上) 流动时，η型MOS晶体管86执行恒定电压操作。在这一点上，η型MOS晶体管86执行源电 极跟随器操作，施加于信息存储器件61的电压几乎是恒定电压。可通过施加至η型MOS晶 体管86、87的栅电极的电压来控制施加至信息存储器件81的电压。在该实施例中，在记录高电阻状态的信息时，η型MOS晶体管86执行恒定电压操 作，而在记录低电阻状态的信息时，η型MOS晶体管87执行恒定电流操作。此外，在这种结 构中，将用于恒定电流和恒定电压的一个控制电路连接至一条位线，而与每个信息存储器 件不相关，与第一和第二实施例相比较MOS晶体管的数目减少，并且可保持小的电路尺寸。应当注意的是，上述说明应用于η型MOS晶体管，然而，当将ρ型MOS晶体管代替 η型MOS晶体管时，如果将低电位电源和高电位电源交换而与η型MOS晶体管的情况相反， 则可以执行相同的操作。在上述的第一至第四实施例中，已示出了包括最少数目的MOS晶体管的记录电路 (控制电路)，然而，可以结合成更大数目的MOS晶体管，或者可利用不同的放大器和反馈电 路形成具有高精度的电压控制电路和电流控制电路。此外，可参照施加至信息存储器件的 电压或在信息存储器件中流动的电流来控制在信息存储器件和电源之间的MOS晶体管中 的一个的栅电极电压。此外，已作为实例说明了自旋MRAM，然而，实施例可以应用到包括具有其他电阻变 化的信息存储器件的非易失性存储器。例如，在RRAM的情况下，信息存储器件包括氧化物 和金属电极，信息对应于氧化物的离子状态或晶体状态，并且根据上述方法进行信息的记录。〈其它〉测量数据的实例这里，在根据本发明的实施例的信息存储器件的结构中，已研究了如何将记录和 破坏特性用于特定记录方法。首先，示出了自旋MRAM的元件的验证结果。所用的元件是 TMR元件，该元件使用5nm的Ta作为基层(图2中的基膜20)、20nm的PtMn作为反铁磁层 (反铁磁层21)、2nm的CoFe作为销层(pin layer)(铁磁层22)、0. 8nm的Ru作为反铁磁耦 合层(非磁性层23)、2nm的CoFeB作为参考层(铁磁层24)、0. Snm的MgO作为隧道阻挡层 (隧道绝缘层25)、1. Snm的CoFeB作为记录层(铁磁层26)以及5nm的Ta作为保护层(顶 部涂敷层27)。元件尺寸在短轴上是75nm而在长轴上是200nm。图11示出TMR元件的典 型电压-电阻曲线。从图11可知，用于正电压和负电压的反转电压约是0.6V，并且在低电阻的情况下 反转电压处的电阻值约为0.95 Ω而在高电阻的情况下约为1.4Ω。关于具有与TMR元件的结构相同的多个TMR元件，以恒定电压记录和恒定电流记 录测量反转和破坏。图12示出沿水平轴的击穿电压/反转电压和击穿电流/反转电流以
15及沿纵向轴的累积破坏率。在图12中，H(高)一L(低)表明记录从高电阻态向低电阻态， 而L —H表明记录从低电阻态向高电阻态。累积破坏率的值越大(即，越接近接近于“1”)， 则越接近于完全破坏。在图12的实例中，在以恒定电流H—L记录时，破坏和记录之间的余量最宽，并且 在其他操作中不存在如此大的差异。接下来，通过串联连接的恒定电压放大器、可变电阻元件和信息存储器件，改变可 变电阻值以改变用于驱动信息存储装置的记录电路(未示出)的输出阻抗来测量输出阻抗 (R)的可记录次数的数量。图13示出可记录次数的数量相对于输出阻抗的对数。由于电 压，施加到信息存储器件的电流根据输出阻抗而改变，电压相当于恒定电压放大器的驱动 输入电压，并且以恒定电流使用指定电路。将IOOns的脉冲输入到驱动电路，在这一点上， 在各种条件下以1. 5倍的反转电压的电压执行擦除，以两倍电压执行记录的处理最大重复 IO10次，并且将直到信息存储器件被破坏的次数数量作为可记录的次数的数量。在图13的实例中，随着输出阻抗变大，L — H的可记录次数的数量逐渐减小，相反， 随着输出阻抗变大，H — L的可记录次数的数量大大增加。即，对于L — H更小的输出阻抗 以及对于H — L更大的输出阻抗是优选的，因为可记录次数的数量更大。在以相同的输出 阻抗对L — H、H — L执行记录的情况下，相对较好的是，输出阻抗约为IkQ 2k Ω，低于 高电阻态的电阻值而高于低电阻态的电阻值。更优选的是，改变记录条件，以便对于L — H 以较低阻抗(即，通过恒定电压操作)执行记录，对于H—L以较高阻抗(即，通过恒定电 流操作)进行记录。接下来，示出了利用RRAM的信息存储器件(包括夹在金属层之间的具有较大电阻 变化率的氧化物)获得的数据实例。利用30nm厚的NiO作为氧化物、IOnm厚的Pt作为氧 化物的下部电极以及IOnm厚的Ta作为氧化物的上部电极以50nm的直径形成RRAM的信息 存储器件。图14示出了所用的RRAM的元件的电压-电阻曲线。与使用上述自旋MRAM的信息存储器件相比，低阻抗状态和高阻抗状态之间的电 阻变化达20 200倍。利用与上述自旋MRAM相同的电路结构执行记录测量，然而，已准备 了用于擦除的与用于记录的电路不同的另一电路。在该测量中，在记录低电阻状态的情况 下，在用于高阻抗的擦除之后进行记录，而在记录高电阻态的情况下，在用于低阻抗的擦除 之后进行记录。通过对驱动电路施加1.5倍的反转电压的电压来进行记录，最大重复IOki 次，将直到信息存储器件被破坏的次数的数量作为可记录次数的数量。图15示出了可记录次数的数量对于输出阻抗的对数。对于记录，使用了具有与用 于上述自旋MRAM的测量的相同结构的记录电路。在图中，H—L指的是从高电阻态向低电 阻态记录的数据，L —H指的是从低电阻态向高电阻态记录的数据。随着输出阻抗变大，对 于L — H的可记录次数的数量减小，随着输出阻抗变小，对于H — L的可记录次数的数目大 大增加。在以相同的输出阻抗对L — H、H —L执行记录的情况下，相对较好的是，输出阻抗 约为3k Ω，低于高电阻态的电阻值而高于低电阻态的电阻值。更优选的是，改变记录条件， 以便对于L — H以较低阻抗(即，通过恒定电压操作)进行记录，对于H — L以较高阻抗 (即，通过恒定电流操作)进行记录。如上面所示的测量数据，当在自旋MRAM的信息存储器件和RRAM信息存储器件中 记录低电阻状态时，以高于要记录的低电阻状态的电阻值的阻抗进行记录，更优选地，以恒定电流进行记录。另一方面，在记录高电阻态时，以低于要记录的高电阻态的电阻值的阻抗 进行记录，更优选地，以恒定电压进行记录，因此，可记录次数的数量大大增加并且非易失 性存储器的可靠性改善。由第一至第四实施例所示的包括本发明的实施例的记录方法的非易失性存储器 以及实现记录方法的结构具有实现上述记录操作的结构。即，在记录低电阻状态时，以高于 要记录的低电阻状态的电阻值的阻抗进行记录(恒定电流记录)。另一方面，在记录高电阻 状态时，以低于要记录的高电阻状态的电阻值的阻抗进行记录(恒定电压记录)。根据该结 构，在信息存储器件上的负载减小并且抑制了信息存储器件的破坏。因此，可记录次数的数 量大大增加并且非易失性存储器的可靠性改善。应当注意的是，上述的实施例是用于实现本发明的优选实施例的特定实例，并且 添加了技术优选的各种限制。然而，本发明不限于这些实施例，除非存在将本发明限制在上 述实施例的说明中的特定描述。例如，在上述说明中列出的所使用的材料和使用量、处理时 间、处理顺序、各个参数的数值条件等仅是较佳实例，用于说明的在各个图中的尺寸、形状、 布置关系等示意性示出实施例的实例。因此，本发明不限于上述实施例的实例，并且可以进 行各种修改、变化而不会背离本发明的范围。
权利要求
一种非易失性存储器的记录方法，所述非易失性存储器包括记录电路，所述记录电路对信息存储器件电执行信息的记录，所述信息存储器件具有被连接至用于信息记录的电源的电阻变化，所述方法包括以下步骤在所述记录电路对于所述信息存储器件的输出阻抗大于所述信息存储器件的低电阻状态下的电阻值的条件下，通过所述记录电路记录所述低电阻状态下的信息；以及在所述记录电路对于所述信息存储器件的输出阻抗小于所述信息存储器件的高电阻状态下的电阻值的条件下，通过所述记录电路记录在所述高电阻状态下的信息。
2.根据权利要求1所述的非易失性存储器的记录方法，其中，当记录所述低电阻状态 下的信息时，通过电流控制来执行记录的控制，而当记录所述高电阻状态下的信息时，通过 电压控制来执行记录的控制。
3.根据权利要求2所述的非易失性存储器的记录方法，其中，当记录所述低电阻状态 下的信息时，执行恒定电流记录，而当记录所述高电阻状态下的信息时，执行恒定电压记 录。
4.根据权利要求1至3中任一项所述的非易失性存储器的记录方法，其中，当根据记录 电压的正或负极性确定要记录的信息时，对一个通过电流控制来执行记录，而对另一个极 性则通过电压控制来执行记录。
5.根据权利要求1至4中任一项所述的非易失性存储器的记录方法，其中，所述信息 存储器件包括作为组成元件的磁性材料，并且响应于所述磁性材料的磁性状态记录所述信 肩、ο
6.根据权利要求1至4中任一项所述的非易失性存储器的记录方法，其中，所述信息存 储器件包括氧化物和金属电极，并且响应于所述氧化物的离子状态或晶体状态记录所述信 肩、ο
7.一种非易失性存储器，包括多个信息存储器件，具有被连接至用于信息记录的电源的电阻变化；第一电路，在对于所述信息存储器件的输出阻抗大于所述信息存储器件的低电阻状态 下的电阻值的条件下，以预定的电压来记录在所述低电阻状态下的信息；以及第二电路，在对于所述信息存储器件的输出阻抗小于所述信息存储器件的高电阻状态 下的电阻值的条件下，以具有与所述预定电压的极性相反的极性的电压来记录在所述高电 阻状态下的信息。
全文摘要
一种非易失性存储器及其记录方法，该非易失性存储器包括记录电路，该记录电路电执行信息存储器件的信息的记录，该信息存储器件具有被连接至用于信息记录的电源的电阻变化，该方法包括以下步骤在信息存储器件的记录电路的输出阻抗大于信息存储器件的低电阻状态下的电阻值的条件下，通过记录电路记录低电阻状态下的信息；以及在信息存储器件的记录电路的输出阻抗小于信息存储器件的高电阻状态下的电阻值的条件下，通过记录电路记录在高电阻状态下的信息。
文档编号H01L27/24GK101937686SQ20101021983
公开日2011年1月5日 申请日期2010年6月24日 优先权日2009年6月25日
发明者五十岚实, 别所和宏, 大森广之, 大石雄纪, 山元哲也, 山根一阳, 楠真一郎, 细见政功, 肥后丰, 鹿野博司 申请人:索尼公司