专利名称：一种pmos场效应晶体管辅助触发的双向可控硅的制作方法
技术领域：
本发明涉及集成电路技术领域，尤其涉及一种PMOS场效应晶体管辅助触发的双 向可控硅。
背景技术：
自然界的静电放电(ESD)现象是影响集成电路可靠性的重要因素。在工业界，集 成电路产品的失效30%都是由于遭受静电放电现象所引起的，而且随着芯片加工工艺的不 断进步，更薄的栅氧层厚度，更小的器件尺寸都使得集成电路受到静电放电破坏的几率大 大增加。因此，改善集成电路静电放电防护的可靠性对提高产品的成品率具有不可忽视的 作用。
静电放电现象的模式通常分为四种HBM(人体放电模式)，匪(机器放电模式)， CDM(组件充电放电模式)以及电场感应模式(FIM)。当发生静电放电时，电荷通常从芯片 的一只引脚流入而从另一只引脚流出，此时静电电荷产生的电流通常高达几个安培，在电 荷输入引脚产生的电压高达几伏甚至几十伏。如果较大的ESD电流流入内部芯片则会造成 内部芯片的损坏，同时，在输入引脚产生的高压也会造成内部器件发生栅氧击穿现象，从而 导致电路失效。
因此，为了防止内部芯片遭受ESD损伤，对芯片的每个引脚都要进行有效的ESD防 护，对ESD电流进行泄放。同时相比HBM模式的ESD，由于CDM放电模式通常发生在更短的 时间内，因此ESD防护器件拥有较快的开启速度才能达到CDM模式的ESD防护要求。
在ESD防护的发展过程中，二极管、GGNMOS(栅接地的NMOQ、SCR(可控硅)等 器件通常被作为ESD防护单元。其中公认效果比较好的是可控硅(silicion controlled rectifier, SCR)。
常用的可控硅如图1所示，P型衬底上是P、N双阱，P阱和N阱上各设有两个注入 区，分别是N+注入区和P+注入区。其中N阱的N+注入区设置在远离P阱的一端，N阱的 P+注入区设置在靠近P阱的一端；P阱的P+注入区设置在远离N阱的一端，P阱的N+注入 区设置在靠近N阱的一端。一个N+注入区设置在N阱和P阱连接处上方并跨接在N阱和P 阱之间用来降低SCR的开启电压，所有的注入区之间使用浅壕沟隔离(STI)。N阱的N+注入 区和P+注入区接电学阳极(Anode)，P阱的N+注入区和P+注入区接电学阴极(Cathode)。 图2是和该SCR结构相对应的电路原理图。
在集成电路的正常工作状态下，静电放电保护器件是处于关闭的状态，不会影响 输入输出引脚上的电位。而在外部静电灌入集成电路而产生瞬间的高电压的时候，这个器 件会开启导通，迅速的排放掉静电电流。但是该SCR触发电压一般较高，对于5V及以下工 作电压的芯片不能有效保护。发明内容
本发明提供了一种PMOS场效应晶体管辅助触发的双向可控硅，该器件触发电压低，开启速度快，能够提供双向ESD防护。
一种PMOS场效应晶体管辅助触发的双向可控硅，包括P型衬底，P型衬底上设有 深N阱，深N阱内设有N阱以及位于N阱两侧的第一 P阱和第二 P阱；
第一 P阱上设有通过第一浅壕沟隔离的第一 N+注入区和第一 P+注入区，第一 P+ 注入区位于内侧且横跨第一 P阱和N阱的交界处；第二 P阱上设有通过第二浅壕沟隔离的 第二 N+注入区和第二 P+注入区，第二注入P+注入区位于内侧且横跨第二 P阱和N阱的交 界处；
第一 P+注入区和第二 P+注入区之间的N阱表面覆有层叠的栅氧和多晶硅栅。
本发明还提供上述双向可控硅在ESD防护中的应用，包括
将第一 N+注入区和第一 P+注入区连接电学阳极，第二 N+注入区和第二 P+注入 区连接电学阴极，多晶硅栅连接电源。
本发明器件中第一 P+注入区相当于PMOS结构的源极，第二 P+注入区相当于PMOS 结构的漏极，栅氧上方的多晶硅栅相当于PMOS结构的栅极，多晶硅栅下方的N阱为PMOS管 的沟道。
相对于传统的ESD防护用可控硅，本发明可控硅利用PMOS管辅助触发，开启电压 小，结构简单，占用版图面积小，能提供双向电流路径，鲁棒性好，开启速度快。
图1为现有ESD防护可控硅的结构示意图2为图1所示防护可控硅的等效电路图3为本发明ESD防护双向可控硅的剖面图4为图3所示ESD防护双向可控硅的俯视图5为图3所示ESD防护双向可控硅的等效电路图。
具体实施方式
如图3和图4所示，一种PMOS场效应晶体管辅助触发的双向可控硅，包括4层结 构，其中底层为P型衬底31，第二层为设于P型衬底31上的深N阱33a，深N阱内33a设有 N阱33b、第一 P阱3 和第二 P阱32b，其中第一 P阱3 和第二 P阱32b位于N阱33b的 两侧，深N阱33a把P衬底31和第一 P阱32a，第二 P阱32b隔开。
第三层为设于阱区上方的2个N+注入区和2个P+注入区，其中第一 N+注入区 34a和第二 N+注入区34b分别设于第一 P阱3 和第二 P阱32b的上方且位于外侧，第一 P+注入区36a和第二 P+注入区36b位于内侧，其中第一 P+注入区36a横跨N阱3 和第一P阱32a的交界处，第二 P+注入区36b横跨N阱33b和第二 P阱32b的交界处。第一 N+ 注入区3 和第一 P+注入区36a之间通过第一浅壕沟35a隔离，第二 N+注入区34b和第二P+注入区36b之间通过第二浅壕沟35b隔离。
第四层为覆于第一 P+注入区36a和第二 P+注入区36b之间的N阱表面的栅氧37 和多晶硅栅38。
该可控硅中，第一 P+注入区36a相当于PMOS结构的源极，第二 P+注入区36b相当 于PMOS结构的漏极，栅氧37上方的多晶硅栅38相当于PMOS结构的栅极，栅氧37下方的N阱为PMOS结构的沟道。本实施例中的P型衬底，P阱，N阱，N+注入区P+注入区和PMOS 场效应晶体管结构，采用现有的标准CMOS集成电路制造工艺即可实现。
应用时，第一 N+注入区3 和第一 P+注入区36a均接入电学阳极，第二 N+注入区 34b和第二 P+注入区36b均接入电学阴极；多晶硅栅38通过电阻接入芯片工作电源。在 从阳极到阴极的ESD信号下，分别由第一 P+注入区36a和第一 P阱32a_N阱33b_第二 P+ 注入区36b和第二 P阱32b-第二 N+注入区34b构成可控硅的P-N-P-N结构。在从阴极到 阳极的ESD信号下，分别由第二 P阱3 和第二 P+注入区阱33b-第一 P阱3 和 第一 P+注入区36a-第一 N+注入区3 构成反向可控硅的P-N-P-N结构。
如图5所示，由第一 N+注入区34a，第一 P阱3 和N阱3 构成NPN寄生晶体管 Ql ；由第一 P+注入区36a，N阱3 和第二 P+注入区3 构成PNP寄生晶体管Q2 ；由N阱 33b，第二 P阱32b和第二 N+注入区34b构成NPN寄生晶体管Q3。
如图5所示，当阳极出现ESD信号时，阳极和PMOS栅极间较大的电压差能导致 PMOS开启，电流从阳极先到达第一 P+注入区，经过N阱流向第二 P+注入区进入阴极，产生 的PMOS的触发电流流过第二 P阱的阱电阻产生压降，当这个压降大于NPN寄生三极管Q3 的开启电压，NPN寄生三极管Q3开启，同时由于正反馈使PNP寄生三极管Q2也开启，由PNP 寄生三极管Q2和NPN寄生三极管Q3构成的整个SCR器件被导通，开始泄放ESD电流，同时 将SCR两端电压钳制在较低电位。由于结构对称，同样的原理，当阴极出现ESD信号时，由 PNP寄生三极管Q2和NPN寄生晶体管Ql构成的整个SCR器件也可以排放从阴极到阳极的 ESD电流。
在实际应用中，改变多晶硅栅以及栅氧的长度和宽度即PMOS的长宽可以调整 PMOS触发电流的大小，从而调整该结构在ESD信号下的开启电压。改变阴极到阳极的距 离可以调整钳位电压。合理设置栅极串联电阻实现芯片在受到ESD时，电学阴极或阳极与 PMOS栅极产生电压差，从而保证PMOS及时开启以辅助触发该发明结构中的SCR。在应用中， 合理设置这些器件尺寸以保证该ESD防护器件在正常工作状态下不会发生栓锁效应，而在 ESD来临时及时开启泄放ESD电流。
权利要求
1. 一种PMOS场效应晶体管辅助触发的双向可控硅，包括P型衬底，其特征在于P型衬 底上设有深N阱，深N阱内设有N阱以及位于N阱两侧的第一 P阱和第二 P阱；第一 P阱上设有通过第一浅壕沟隔离的第一 N+注入区和第一 P+注入区，第一 P+注入 区位于内侧且横跨第一 P阱和N阱的交界处；第二 P阱上设有通过第二浅壕沟隔离的第二 N+注入区和第二 P+注入区，第二注入P+注入区位于内侧且横跨第二 P阱和N阱的交界处； 第一 P+注入区和第二 P+注入区之间的N阱表面覆有层叠的栅氧和多晶硅栅。
全文摘要
本发明公开了一种PMOS场效应晶体管辅助触发的双向可控硅，包括P型衬底，P型衬底上设有深N阱，深N阱内设有N阱以及位于N阱两侧的第一P阱和第二P阱；第一P阱上设有通过第一浅壕沟隔离的第一N+注入区和第一P+注入区，第一P+注入区位于内侧且横跨第一P阱和N阱的交界处；第二P阱上设有通过第二浅壕沟隔离的第二N+注入区和第二P+注入区，第二注入P+注入区位于内侧且横跨第二P阱和N阱的交界处；第一P+注入区和第二P+注入区之间的N阱表面覆有层叠的栅氧和多晶硅栅。本发明可控硅利用PMOS管辅助触发，开启电压小，结构简单，占用版图面积小，能提供双向电流路径，鲁棒性好，开启速度快。
文档编号H01L29/06GK102034857SQ20101052259
公开日2011年4月27日 申请日期2010年10月28日 优先权日2010年10月28日
发明者吴健, 宋波, 李明亮, 苗萌, 董树荣, 郑剑锋, 韩雁, 马飞 申请人:浙江大学