专利名称：网格保护结构肖特基二极管的制作方法
技术领域：
本实用新型涉及一种肖特基二极管结构。用于各种高压肖特基二极管产品上。属 微电子器件技术领域。
背景技术：
肖特基二极管，具有低功耗、超高速特点，其正向导通压降仅0.4V左右，反向恢复 时间极短(可以小到几纳秒)。这些优良特性使其被广泛地应用在高频电路、低电压、高电 流的电源电路以及交流-直流变换系统中。近几年来，肖特基二极管发展得很快，市场上出现了各种各样的肖特基二极管。这 些二极管具有各自特点，有的是低正向电压，有的是高击穿电压，有的是低反向漏电等。为 了使肖特基二极管达到上述特点，开发人员想法设法，其中使用最多的是更改肖特基势垒 金属，通过不同势垒金属具有不同的特点来设计这些肖特基二极管。正向电压对于肖特基二极管而言是非常关键的参数之一，尤其在大功率肖特基产 品上，因工作电流大，其损耗主要由正向压降产生。同时由于工作电流大的原因也使得芯片 的面积也相应增加，最终导致了芯片的反向漏电也随着芯片面积的增大而增大，使得工作 时的反向损耗也不断增大，使得电路的性能下降。因此降低肖特基二极管的正向压降及反 向漏电是减小损耗、提高性能的主要途径，这也是众多肖特基二极管生产厂商面临的主要 问题。众所周知，当肖特基势垒金属、势垒工艺以及芯片尺寸确定以后，肖特基二极管击穿 电压随着外延层电阻率增加逐渐增大，反向漏电逐渐减小，正向压降逐渐增大。同时肖特基 二极管的正向压降与电流大小成正比关系，当外延层的规格确定时，肖特基二极管电参数 基本就确定了。若要改善肖特基二极管正向压降，通常采用的方法是增大芯片面积，但增大 芯片面积也就增加了芯片的生产成本，同时由于面积的增加反向漏电也会增大，这是生产 厂商不愿意看到的。故如何在芯片尺寸不变的情况下改善肖特基正向电压、减小反向漏电 成为了一个具有挑战性的课题。
发明内容本实用新型的目的在于克服上述不足，提供一种能够在芯片尺寸不变基础上有效 减小大电流下肖特基二极管正向电压及反向漏电的网格保护结构肖特基二极管。本实用新型的目的是这样实现的一种网格保护结构肖特基二极管，包括硅片衬 底、硅片衬底表面的硅片外延层以及硅片外延层表面的3102层，在硅片外延层表面设置有P 型掺杂(下面简称P+)的保护环，其特征在于在硅片外延层表面还设置有P+网格，P+网格 设置在硅片外延层表面中央，P+环设置在P+网格外围；在设置有P+网格的硅片外延层表面 设置有肖特基势垒，在肖特基势垒表面、P+环、P+网格以及SiO2层表面设置有电极金属。常规结构的肖特基二极管(外延层为N型)是在肖特基势垒边缘形成一个P+保 护环，目的是提高肖特基二极管的击穿电压(如图1和图2)。其正向压降由两部分组成， 第一部分为肖特基势垒产生，其大小由肖特基势垒高度决定。第二部分为附加在硅片上的串联电阻压降，其大小由硅片体电阻大小决定，由于硅片衬底的电阻率通常很低，而外延层 电阻率通常较高，因此串联电阻压降主要产生在外延层上。同时在肖特基势垒面积确定的 情况下肖特基势垒高度也决定了其反向漏电的大小。我们知道肖特基二极管为单极多子器 件，因此其没有普通PN结二极管在大注入下的载流子电导率调制效应，在正向导通时其外 延层上体电阻随正向电流的增大基本不变，附加在外延层上的串联电阻压降随着电流的不 断增大而增大，并且在较大电流下变为正向压降的主要部分。本实用新型网格保护结构的 肖特基二极管不仅在肖特基势垒的边缘做P+环保护，同时也在势垒区内以一定的间距形成 网格状的P型区。在本实用新型网格保护结构的肖特基二极管中，网格保护形成的PN结与 肖特基势垒形成的肖特基结为并联关系。只要附加在肖特基势垒上的压降大于一定值，并 联的保护环PN结就可以开通，从而就有少子注入到外延层，随着电压的增加，注入的少子 数量不断增大，最终起到调制降低外延层电阻率的作用，进而减小了附加在外延层上的串 联电阻压降。这种调制作用在外延层电阻率较高，厚度较厚的高反压肖特基二极管上更为 明显，因其外延电阻率较高，使得肖特基势垒的高度也较高，附加在肖特基势垒上的正向压 降也越大，注入的少子数量就越多，同时由于厚度较厚，电阻率较高，与以往结构相比产生 的串联电阻压降也就越大。本实用新型的有益效果是本实用新型改变了传统肖特基二极管单P+保护环结构，将P+网格7结构用到肖特 基二极管产品上，在芯片尺寸不变基础上，使其在正向大电流下发生载流子电导率调制效 应来减小芯片的体电阻，从而减小大电流下的正向压降，达到改善肖特基二极管正向电压 目的，同时由于P+网格位于肖特基势垒区内，实际上减小了肖特基势垒的面积，因此芯片的 反向漏电可以相应的减小，该结构可用于各种高压肖特基二极管芯片制造。
图1为以往肖特基二极管竖向示意图。图2为以往肖特基二极管平面示意图。图3为本实用新型网格保护结构肖特基二极管竖向示意图。图4为本实用新型网格保护结构肖特基二极管平面示意图。图中附图标记硅片衬底(N+) 1、硅片外延层2(N_)、Si02层3、电极金属4、肖特基势垒5、P型掺杂 的保护环(P+) 6、P型掺杂的(P+)网格7、划片槽8。
具体实施方式
参见图3 4，图3为本实用新型网格保护结构肖特基二极管竖向示意图。图4为 本实用新型网格保护结构肖特基二极管平面示意图。由图3和图4可以看出，本实用新型 网格保护结构肖特基二极管，包括硅片衬底(N+) 1、硅片外延层2 (N_)和5102层3，在硅片外 延层2 (N_)表面形成P+环6和P+网格7，P+网格7设置在硅片外延层2 (N_)表面中央，P+环 6设置在P+网格7外围，再在形成有P+网格7的硅片外延层2 (N_)表面淀积金属形成肖特 基势垒5，最后在肖特基势垒5表面、P+环6、P+网格7以及SiO2层3表面淀积适合封装形 式的电极金属4，最终形成一个完整的肖特基二极管芯片。们选用了 一种网格保护结构肖特基二极管与常规肖特基二极管进行了比较，发 现反向漏电改善了 10% 30% ；正向电压改善了 5% 15%。
权利要求一种网格保护结构肖特基二极管，包括硅片衬底(1)、硅片衬底(1)表面的硅片外延层(2)以及硅片外延层(2)表面的SiO2层(3)，在硅片外延层(2)表面设置有P型掺杂的保护环(6)，其特征在于在硅片外延层(2)表面还设置有P型掺杂的网格(7)，P型掺杂的网格(7)设置在硅片外延层(2)表面中央，P型掺杂的保护环(6)设置在P型掺杂的网格(7)外围；在设置有P型掺杂的网格(7)的硅片外延层(2)表面设置有肖特基势垒(5)，在肖特基势垒(5)表面、P型掺杂的保护环(6)、P型掺杂的网格(7)以及SiO2层(3)表面设置有电极金属(4)。
专利摘要本实用新型涉及一种网格保护结构肖特基二极管，用于各种高压肖特基二极管产品上。它包括硅片衬底(1)、硅片衬底(1)表面的硅片外延层(2)以及硅片外延层(2)表面的SiO2层(3)，在硅片外延层(2)表面设置有P型掺杂的保护环(6)，在硅片外延层(2)表面还设置有P型掺杂的网格(7)，P型掺杂的网格(7)设置在硅片外延层(2)表面中央，P型掺杂的保护环(6)设置在P型掺杂的网格(7)外围；在设置有P型掺杂的网格(7)的硅片外延层(2)表面设置有肖特基势垒(5)，在肖特基势垒(5)表面、P型掺杂的保护环(6)、P型掺杂的网格(7)以及SiO2层(3)表面设置有电极金属(4)。本实用新型能够在芯片尺寸不变基础上有效减小大电流下肖特基二极管正向电压及反向漏电。
文档编号H01L29/06GK201741702SQ20102025100
公开日2011年2月9日 申请日期2010年7月1日 优先权日2010年7月1日
发明者冯东明, 叶新民, 朱瑞, 王新潮, 陈晓伦 申请人:江阴新顺微电子有限公司