专利名称：具有带着经裁制垂直氮浓度轮廓的氮化栅极介电层的场效应晶体管的结构和制造技术
方法
技术领域：
本发明涉及半导体技术，特别是绝缘栅类型的场效应晶体管(FET)。除非另外提及，否则，下文所述的所有绝缘栅场效应晶体管(IGFET)皆为表面-沟道增强模式IGFET。
背景技术：
IGFET是一种半导体装置，其中栅极介电层会电气绝缘栅极电极以及延伸在源极区带和漏极区带之间的沟道区带。增强模式IGFET中的沟道区带是主体区(其通常被称为基板或是基板区)的一部分，其会和源极及漏极形成各自的Pn结。在增强模式IGFET中， 该沟道区带由源极和漏极之间的所有半导体材料组成。在IGFET操作期间，电荷载流子会沿着上方半导体表面经由该沟道区带所诱发的沟道从源极移动至漏极。临界电压为在给定的临界(最小)导通电流定义下该IGFET开始导通电流时的栅-源电压的数值。沟道长度为沿着该上方半导体表面介于源极和漏极之间的距离。IGFET应用于集成电路(IC)中以执行各种数字和模拟功能。因为IC操作功能已经发展许多年，所以IGFET已经变得越来越小，从而导致最小沟道长度逐渐减小。以IGFET 的标准模式所规定的方式来操作的IGFET通常具有“长沟道”装置的特征。当IGFET的沟道长度缩减到让该IGFET的行为严重偏离标准IGFET模式的程度时，该IGFET便会被描述成“短沟道”装置。虽然短沟道IGFET和长沟道IGFET都被用在IC中；但是，在超大规模集成应用中用于数字功能的大多数IC都会被布置成利用可用的光刻技术便能可靠生产的最小沟道长度。耗尽区沿着该源极和该主体区之间的结延伸。另一耗尽区沿着该漏极和该主体区之间的结延伸。高电场存在于每一个耗尽区中。在特定的条件下，尤其是当该沟道长度很小时，该漏极耗尽区会横向延伸至该源极耗尽区并且沿着上方半导体表面或是在上方半导体表面下方与其结合。沿着该上方半导体表面结合源极耗尽区和漏极耗尽区称为表面穿通 (punchthrough) 0在该上方半导体表面的下方结合两个耗尽区则称为本体穿通。当发生表面穿通或本体穿通时，便无法用IGFET的栅极电极来控制该IGFET的操作。两种类型的穿通都需要避免。已经有多种技术被用于改善IGFET的性能，包括当IGFET的尺寸减少时，这些在短沟道状态下的操作。一种性能改善技术涉及提供具有双部分漏极的IGFET，用以降低漏极的电场，以防止热载流子注入栅极介电层中。所述IGFET通常还具备相同组态的双部分源极。 另一种常见的性能改善技术是增加沿着该源极在袋部中该沟道区带的掺杂物的浓度，以抑制由于沟道长度减小产生的表面穿通，并且用以将该临界电压非预期的衰减(roll-off) 移到更短的沟道长度。类似于IGFET如何具备有与双部分漏极类同的双部分源极，其同样通常沿着该漏极在袋部中增加掺杂物浓度。因此，所产生的IGFET通常会是一对称的装置。图1为如美国专利案第6，548, 842B1号(Bulucea等人)中所述的常用的长沟道对称η沟道IGFET 20。IGFET 20是由ρ型单结晶硅(单晶硅)半导体主体所制造出来的。 IGFET 20的上方表面具有凹陷的电气绝缘领域-绝缘区22，其会横向包围具有η型源极/ 漏极(“S/D”)区带沈和观的有源半导体岛Μ。每一个S/D区带沈或观由下面所组成 超重度掺杂的主要部26Μ或^M ；以及较轻度掺杂，但是仍为重度掺杂的横向延伸区26Ε或 28Ε。S/D区带沈和观由ρ型主体材料32的沟道区带30彼此分离，该沟道区带30由下面所组成轻度掺杂的下方部；34 ；重度掺杂的中间阱部36 ；及上方部38。虽然大部分的上方主体材料部38为中度掺杂；但是，上方部38包含分别沿着S/D区带沈和观延伸的离子植入的重度掺杂晕环袋(halo pocket)部40与42。IGFET 20还包含栅极介电层44 ； 上覆的超重度掺杂η型多结晶硅(多晶硅)栅极电极46 ；电气绝缘的栅极侧壁间隔部48与 50 ；及金属硅化物层52,54和56。S/D区带沈和28大部分是彼此的镜像影像。晕环袋40和42同样大部分也是彼此的镜像影像，因此，沟道区带30在沟道掺杂物浓度方面会有对称的纵向缓变。由于对称的关系，S/D区带沈或观中的任一者能够在IGFET操作期间充当源极，而另一 S/D区带观或沈则能够充当漏极。这特别适用于S/D区带沈和观在特定时间周期期间分别具有源极和漏极功能并且在其它特定时间周期期间分别具有漏极和源极功能的某些数字情况。图2阐释了在IGFET 20中净掺杂物浓度&如何沿着上方半导体表面作为纵向距离χ的函数来变化。因为IGFET 20是对称装置，所以，图2仅表现开始于沟道中心的上方半导体表面的半个轮廓。图2中的曲线段 M*、26E*、 M*、28E*、30*、40*、以及42*分别代表区域 M、 E、 M、 E、30、40、以及42的净掺杂物浓度。点状曲线段40〃或42〃表示构成晕环袋40或42的ρ型半导体掺杂物的全部浓度，其包含在构成晕环袋40或42的过程中被引入S/D区带沈或观的位置之中的ρ型掺杂物。沿着S/D区带沈或观，尤其是沿着横向S/D延伸区26Ε或28Ε的每一个晕环袋40 或42所提供的增强的ρ型掺杂物沟道掺杂物浓度可避免造成表面穿通。上方主体材料部 38同样具备被离子植入的ρ型反穿通(Anti-PunchThrough，APT)半导体掺杂物，其在S/D 区带沈和28的深度附近会抵达最大浓度。这可避免造成本体穿通。
以美国专利案第6，548, 842号中提出的信息为基础，图3a粗略描绘了全部ρ型掺杂物和全部η型掺杂物的浓度Nt如何作为沿着延伸穿过主要S/D部26Μ或^M的虚拟垂直线的深度y的函数来变化。图3a中的曲线段^M"或观^'代表定义主要S/D部26M或 ^M的η型掺杂物的全部浓度。曲线段34〃、36〃、38〃、及40〃或42〃则共同代表定义各自区域34、36、38、及40或42的ρ型掺杂物的全部浓度。阱部36利用ρ型主要阱半导体掺杂物对IGFET 20进行离子植入来定义，其会在该ρ型APT掺杂物最大浓度的深度下方的深度处达到最大浓度。虽然该ρ型主要阱掺杂物的最大浓度略大于该P型APT掺杂物的最大浓度；但是，全部ρ型掺杂物的垂直轮廓从该最大阱部掺杂物浓度的位置上至主要3/1)部沈11或^M却相对平坦。美国专利案第6，548，842 号揭示，通过植入额外的P型半导体掺杂物能够进一步平坦化沿着上述穿过主要S/D部26M 或^M的垂直线的ρ型掺杂物轮廓，其会在介于APT掺杂物的最大浓度的深度和阱掺杂物的最大浓度的深度之间的深度处达到最大浓度。此情况图解在图北中，在该图中，曲线段 58"表示因该进一步ρ型掺杂物所造成的变化。位于ρ-下方部34上面的主体材料32部分，也就是，由ρ+阱部36和包含ρ+晕环袋部40及42的ρ型上方部38所构成的区域，称为阱，因为主体材料部是由将ρ型半导体掺杂物引入半导体主体的轻度掺杂半导体材料之中而制造出来的。此处所谓的被引入的全部阱掺杂物由下面所组成Φ型主要阱掺杂物；P型APT掺杂物；ρ型晕环袋掺杂物；以及图 3b的IGFET变化例中的额外ρ型掺杂物。各种类型的阱已经被用于IC中，尤其是含有互补式IGFET的IC，其中阱必须用于 η沟道IGFET或ρ沟道IGFET，根据IGFET主体材料的轻度掺杂原始半导体材料为ρ型或η 型导电性而定。含有互补式IGFET的IC通常会用到ρ型阱和η型阱两者，以便帮助匹配η 沟道IGFET特征和ρ沟道IGFET特征。早期的互补式IGFET ( “CIGFET“)制造工艺，通常称为“CMOS”加工，经常会在形成凹陷的场绝缘区(其通常大部分由热生长的氧化硅所组成)前先通过将主要半导体阱掺杂物浅浅引入轻度掺杂半导体材料中来制造阱(此处称为“扩散”阱)。因为场氧化物生长总是在高温处实施多个小时周期，所以该阱掺杂物会被深深扩散至该半导体材料中。因此，扩散阱掺杂物的最大浓度会出现在该上方半导体表面处或非常靠近该上方半导体表面的地方。另外，该扩散阱掺杂物的垂直轮廓在该上方半导体表面附近会相对平坦。在较新的CIGFET制造工艺中，在形成场氧化物之后会在相对高的植入能量处进行离子植入来制造阱。因为阱掺杂物不会受到用于形成该场氧化物的长期高温操作的影响，所以，该阱掺杂物的最大浓度会出现在该半导体材料中明显的深度处。此种阱称为“倒退型(retrograde)，，阱，因为阱掺杂物的浓度会在从最大阱掺杂物浓度的基板位置处移动到该上方半导体表面时减小。倒退型阱通常会比扩散阱还浅。倒退型阱的优点和缺点已经在下面的文献中讨论过(a)Brown等人在1986年12月的IEEE会议记录第1678至1702 页中所发表的“先进制造技术的趋势——亚微米CMOS装置设计和制造必要条件”；及(b) Thompson等人在1998年英特尔技术期刊Q398第1至19页中所发表的“M0S缩放21世纪的晶体管挑战”。图4描述了对称η沟道IGFET 60，其运用大体如Rung等人在1981年10月的IEEE Trans. Elec. Devs.第1115至1119页中所发表的“用于较高密度CMOS的倒退型ρ阱”中所述的倒退型阱。为简化起见，图4中对应于图1的区域会以相同的组件符号来表示。要记住的是，IGFET 60是利用轻度掺杂的η型基板62所制造出来的。凹陷的场绝缘区22会根据硅的局部氧化处理沿着该上方半导体表面形成。然后，通过将P型半导体掺杂物选择性植入部分的基板62中来形成ρ型倒退型阱64。接着，形成剩余的IGFET区域，以便产生如图4所示的IGFET 60。在峰值的阱掺杂物浓度附近的倒退型阱64的ρ型掺杂物浓度为中等等级，用符号 “P”表示。该阱掺杂物浓度在该上方半导体表面处会下降至低等级，用符号“P-”表示。图 4中的点状线大体上显示出从阱64的ρ部到该上方半导体表面时阱掺杂物浓度在何处从ρ 等级转变成P-等级。图5以净掺杂物浓度 来表示沿着穿过IGFET 60的纵向中心的虚拟垂直线的掺杂物轮廓的一般性质。曲线段62*和64*分别代表η型基板62的净掺杂物浓度和ρ型倒退型阱64的净掺杂物浓度。箭头66表示阱64中的最大子表面ρ型掺杂物浓度的位置。为达比较的目的，曲线段68*代表一典型较深ρ型扩散阱的垂直掺杂物轮廓。 由Rung所模拟的以净掺杂物浓度&来表示沿着穿过倒退型阱64纵向中心的虚拟垂直线的掺杂物轮廓的特定实施例绘制在图6中。曲线段沈‘或观‘表示Rung所模拟的 IGFET 60沿着穿过S/D区带沈或28的虚拟垂直线的各自η型掺杂物浓度。如图6所示， P型阱掺杂物的浓度在从阱64中的最大ρ型掺杂物浓度的位置66移动至该上方半导体表面时会降低至不到1/10。图6还表示位置66的深度约为IGFET 60中S/D区带沈或28的两倍。像阱64那样具有下面条件的倒退型IGFET阱可被视为“空”阱，因为在该IGFET 沟道形成的阱的顶端附近的阱掺杂物数额非常少(i)最大阱掺杂物浓度至少为该上方半导体表面阱掺杂物浓度的10倍大；及( 最大阱掺杂物浓度出现在比该S/D区带的最大值深度还深的地方。相反地，扩散阱，即，半导体阱掺杂物被浅浅的引入轻度掺杂半导体材料中，然后被深深扩散至该半导体材料之中的阱，为“满阱”。图1中对称的IGFET 20的阱同样能够被视为满阱，因为APT掺杂物会“填充”该倒退型阱，就如同主要阱掺杂物为仅有的阱掺杂物时所发生的情况。在装置操作期间电流仅在一个方向中流过IGFET的情况通常并不需用到对称 IGFET结构。如美国专利案第6，548, 842号中进一步讨论，删除对称IGFET 20的漏极侧晕环袋部42以产生如图7a中的长η沟道IGFET 70。IGFET 70为非对称装置，因为沟道区带 30具有非对称纵向掺杂物缓变。IGFET 70中的S/D区带沈和观通常分别具有源极和漏极的功能。图7b为对应长沟道IGFET70的非对称短η沟道IGFET 72。在IGFET 72中，源极侧晕环袋40非常靠近漏极28。IGFET 70和72中作为沿着上方半导体表面的纵向距离 Χ的函数的净掺杂物浓度K分别显示在图8a和8b中。非对称IGFET 70和72会接收和对称IGFET 60相同的APT植入及阱植入。沿着穿过源极沈和漏极28的垂直线，IGFET70和72因而会有如图3a所示的掺杂物分布，除了虚线曲线段74"代表的由于没有晕环袋42所造成的穿过漏极观的垂直掺杂物分布之外。 当该IGFET结构具备额外的阱植入以进一步平坦化该垂直掺杂物轮廓时，图北则再次表示受到代表穿过漏极观的掺杂物分布的曲线段74"影响所产生的垂直掺杂物分布。美国专利案第6，078，082号及第6，127，700号(两案皆为Bulucea所提申)描述了具有非对称沟道区带，但是和美国专利案第6，548，842号的发明IGFET中所运用的具有不同垂直掺杂物特征。在下面其它优先的技术文件中同样公开过具有非对称沟道区带的IGFET，例如(a) Buti等人在1989年12月的IEDM Tech. Dig.，3至6，第洸.2. 1至 26. 2. 4页中所发表的“针对可靠度和效能的非对称晕环形源极金质漏极(HS-GOLD)深次微米n-MOSFET设计，，;(b)Chai 等人在 2000年 9 月的 2000 Bipolar/BiCMOS Circs. And Tech. Meeting会议记录，M至沈，第110至113页中所发表的“用于RF无线应用的具有缓变沟道CMOS (GCMOS)和准自我对准(QSA) NPN特征的低成本0. 25 μ m Leff BiCMOS技术”；(C)Ma 等人在1997年12月的IEEE Trans. VLSI Systs. Dig.，第352至358页中所发表的“用于高性能低电压DSP应用的缓变沟道MOSFET (GCM0SFET) ”; (d) Su等人在1991年12月的IEDM Tech. Dig.，第367至370页中所发表的“用于混合式模拟/数字应用的高效能可缩放次微米 M0SFET”；以及(e)Tsui 等人在 1995 年 3 月的 IEEE Trans. Elec. Devs.第 564 至 570 页中所发表的“基于微处理器的智能型电力应用的挥发性次微米互补式BiCMOS技术”。Choi等人在2001年的固态电子学第45卷第1673至1678页中所发表的“用于深次微米MOSFET的新型自我对准非对称结构的设计与分析”中描述了一种和IGFET 70或72 具有相似组态的非对称η沟道道IGFET，除了源极延伸区的掺杂程度重过漏极延伸区。Choi 的IGFET还少了对应中间阱部36的阱区。图9为Choi的IGFET 80，其使用和IGFET 70或 72相同的组件符号来表示对应区域。尽管图9中的源极延伸区26Ε及漏极延伸区28Ε两者都标示“η+” ；但是IGFET 80的源极延伸区^E中的掺杂略大于漏极延伸区^E中的掺杂 10倍。Choi表示，较重的源极延伸区掺杂会降低因沿着源极沈中晕环袋40的存在而造成的源极相关的寄生电容的增大。图IOa至IOd(统称“图10”)代表用于制作IGFET 80的Choi制造中的步骤。参考图10a，分别为栅极介电层44和多晶硅栅极电极46的前驱层44P和46P沿着构成主体材料部34前驱的轻度掺杂ρ型单晶硅晶圆34P依序被形成。垫氧化层被沉积在前驱栅极电极层46P上且被图样化以产生垫氧化层82。氮化硅层被沉积在该结构的顶端且被部分移除以产生氮化物区84，其会横向邻接垫氧化层82且露出部分栅极电极层46P。在移除栅极电极层46P的裸露部分后，已单离子化的砷便以10千电子伏特 (“keV”)的能量及IxlO15个离子/cm2的高剂量穿过介电层44P的裸露部分并且被离子植入晶圆MP中，用以定义源极延伸区^E的重度掺杂η型前驱*^EP。参见图10b。已单离子化的二氟化硼同样穿过介电层44P的裸露部分并且被离子植入晶圆34P中，用以定义源极侧晕环袋40的重度掺杂ρ型前驱物40P。该晕环植入以65keV的能量及hlO13个离子/cm2的剂量来进行。氮化物区84会被转换成氮化硅区86，其会横向邻接垫氧化层82并且覆盖介电层 44P先前裸露的部分。参见图10c。在移除垫氧化层82后，栅极电极层46P的裸露部分便会被移除，以便让层46P的剩余部分具有栅极电极46的形状，如图IOd中所示。介电层44P 的另一部分从而会露出。已单离子化的砷便会穿过介电层44P的新露出的部分并且被离子植入晶圆34P中，用以定义漏极延伸区^E的重度掺杂η型前驱物^ΕΡ。该漏极延伸区植入以和源极延伸区植入相同的能量，lOkeV，但是相对低的剂量，5χ1013个离子/cm2，来进行。 因此，漏极延伸区植入物和源极延伸区植入物基本上会在晶圆34P中相同的深度处达到最大浓度。在后面的步骤中(未图示)，氮化物86会被移除，形成栅极侧壁间隔部48和50，砷被离子植入用以定义η++主要S/D部26Μ和^Μ，并且会实施快速热退火，以便产生如图 9 中 IGFET 80。Choi先降低源极延伸区植入物和漏极延伸区植入物的连结性，然后以远高于漏极延伸区^E的掺杂程度形成源极延伸区^ ，用以减轻因源极侧晕环袋40而造成的源极相关的寄生电容的增大，优点非常显著；然而，Choi在图10的制造中连结栅极电极46的形成和源极延伸区/漏极延伸区26Ε与^E的形成却非常费事并且可能使得难以将Choi的制造并入提供其它类型IGFET的较大型半导体制造之中。希望能以较简单的技术来制造此非对称IGFET。明确地说，希望能减低栅极电极形成和具有不同掺杂的源极延伸区/漏极延伸区形成的连结性。IC中提到的“混合信号”包含数字电路系统方块和模拟电路系统方块两者。数字电路系统通常会运用最小型(most aggressively scaled)的η沟道IGFET和ρ沟道IGFET，以便在给定的漏电流规格下达到最大可能数字速度。模拟电路系统会运用具有和数字IGFET 不同性能要求的IGFET及/或双极晶体管。模拟IGFET的要求通常包含高线性电压增益； 高频率处有良好的小信号和大信号频率响应；良好的参数匹配；低输入噪声；有源元件和无源元件中易控制的电参数；以及减小的寄生元件，尤其是减小的寄生电容。尽管在模拟方块和数字方块中利用相同的晶体管有经济上的吸引力；但是，如此一来通常会导致模拟性能变差。模拟IGFET性能上的众多要求都与数字缩放结果有冲突。更明确地说，相较于数字块中的IGFET，模拟IGFET的电参数有更严格的规格。在作为放大器的模拟IGFET中，该IGFET的输出电阻必须要最大化，方能最大化其本征增益。 对设定模拟IGFET的高频性能来说，输出电阻同样重要。相反地，输出电阻在数字电路系统中不甚重要。在数字电路系统中容许低数值的输出电阻，以换取较高驱动电流以及随之产生的较高的数字转换速度，只要该数字电路系统能够区分其逻辑状态，例如，逻辑“O”和逻辑 “1”。通过模拟晶体管的电信号的形状对电路性能非常重要，且通常须在合理的情况下尽可能保持无谐波失真和噪声。谐波失真主要由晶体管增益和晶体管电容的非线性所造成。所以，模拟晶体管的线性要求非常高。在模拟块中，必须降低Pn结处寄生电容固有的电压非线性。相反地，在数字电路系统中，信号线性通常为第二重要。模拟放大器中所使用的IGFET的小信号模拟速度性能取决于小信号频率极限，并且涉及到小信号增益以及源极和漏极的Pn结中的寄生电容。模拟放大器IGFET的大信号模拟速度性能同样取决于大信号频率极限并涉及到该IGFET特征的非线性。逻辑门的数字速度以晶体管/负载组合的大信号转换时间来定义，因而涉及到驱动电流和输出电容。所以，模拟速度性能的决定方式不同于数字速度性能。模拟速度和数字速度的最佳化方式可能会不同，从而导致不同的晶体管参数要求。数字电路系统方块主要使用能被制造的最小IGFET。因为最终的维度分布范围本质上很大，所以数字电路系统中的参数匹配相对差劲。相反地，模拟电路系统中却经常需要良好的参数匹配以达到需要的性能。这通常需要在制造尽可能短的模拟IGFET的条件下来制造维度大于数字IGFET的模拟晶体管，以尽可能有低的源极至漏极传播延迟。基于前面考虑，希望有一种提供IGFET良好模拟特征的半导体制造平台。该模拟 IGFET应该有高的本征增益；高输出电阻；减小的寄生电容的高小信号转换速度，尤其是沿着源极-主体结和漏极-主体结的减小的寄生电容。还希望该制造平台能够提供高性能数字 IGFET。
发明内容
本发明提供形成自半导体主体的IGFET的栅极介电层，所含的氮具有根据本发明裁制的垂直浓度轮廓，以防止上方栅极电极中的硼经由该栅极介电层明显渗入该半导体主体中充当该IGFET的沟道区带的部分中，且同时避免氮从该栅极介电层移到该半导体主体中。因而实质上可避免发生因沟道区带中所不希望的硼及半导体主体中所不希望的氮导致的损坏。该IGFET通常是ρ沟道装置，其一般为一组高性能IGFET中的一个，该IGFET的介电层具有类似的垂直氮浓度轮廓，该IGFET具有各种不同的特征，而且该IGFET适合并入半导体制造平台中，该半导体制造平台会提供电路设计者各式各样先进功能的IGFET，让电路设计者能够从中选择用于特定的电路应用。更明确的说，根据本发明所组态的IGFET含有半导体主体的沟道区带、一对位于该半导体主体中的源极/漏极区带、具有上方与下方栅极电介质表面的栅极介电层、以及上覆该沟道区带上方的栅极介电层上的栅极电极。该栅极介电层由半导体材料、氧、及氮所组成。该半导体材料通常为硅。该栅极介电层中的氮通常会构成该栅极介电层的6至12% 的质量百分比。该栅极介电层中的氮的垂直浓度轮廓可方便的以该栅极介电层中的正规化深度的函数来表示。该正规化深度的定义为该上方栅极电介质表面下方的真实深度除以平均栅极电介质厚度。该正规化深度会从该上方栅极电介质表面处的0变成该下方栅极电介质表面处的1。当该上方栅极电介质表面下方的正规化深度为不超过0.2(优选的为0.05至 0. 15)的正规化最大氮浓度深度数值时，氮的浓度会沿着该栅极介电层中的最大氮浓度位置达到hio21至6xl021个原子/cm3的最大浓度。当正规化深度为较高数值时(通常至少 0. 6且会高达0. 9)，氮浓度会下降至1χ102°个原子/cm3。在该下方栅极电介质表面处，该氮浓度优选的实质为零。此外，在该上方栅极电介质表面处的氮浓度会略低于最大氮浓度处的氮浓度。在该上方栅极电介质表面处的氮浓度通常为IxlO21至切1021个原子/cm3。据此，氮浓度通常会从该上方栅极电介质表面处的IxlO21至切1021个原子/cm3沿着该最大氮浓度位置(优选的在0. 05至0. 15的正规化深度处)提高到hlO21至6xl021个原子/cm3，在正规化深度 0. 6至0. 9处下降到IxlO^1个原子/cm3，并且在该下方栅极电介质表面处实质上为零。在典型的较佳轮廓中，氮会从该上方栅极电介质表面处的虹1021个原子/cm3沿着该最大氮浓度位置(优选的在0. 1的正规化深度处)提高到切1021个原子/cm3，在正规化深度0.8处下降到IxlO2ci个原子/cm3，并且在该下方栅极电介质表面处实质上为零。借由将该栅极介电层中的垂直氮浓度轮廓安排成属于前述范围边界内，优选的接近该典型较佳轮廓，该栅极介电层便会含有足够的氮以便实质上防止该栅极电极中的硼通过该栅极介电层及进入充当该沟道区带的半导体材料中。栅极介电层中的氮在该下方栅极电介质表面上足够距离的位置处实质上会下降至微不足道的水平。该栅极介电层中的氮实质上没有任何一个会进入该半导体主体。结果，栅极介电层中的硼及用以阻止硼的氮都不会大量进入该半导体主体。因此，其实质上会避免发生可能因沟道区带中的硼所导致的不希望的临界电压漂移及低频“1/f”噪声。同样地，其实质上会避免发生可能因沟道区带中的氮所导致的不希望的临界电压漂移及低电荷移动能力。根据本发明来制造IGFET包括沿着半导体主体形成主要介电层，其至少一部分会充当该栅极介电层。形成该主要介电层通常必须先沿着该半导体主体提供初始的半导体氧化物层，且接着将氮引入该初始的半导体氧化物层中，用以将其转换成含氮的半导体氧化物层。氮优选的会通过含氮等离子体被引入该半导体氧化物层中。该含氮半导体氧化物层优选的会被退火。这可增加该含氮半导体层的厚度。在氮引入操作与退火操作之间的时间区间，该含氮半导体氧化物层中一部分的氮通常会从该含氮半导体氧化物层处沿着其上方表面向外扩散。由于氮被引入该半导体氧化物层中的方式的关系以及由于从该含氮半导体氧化物层处所发生的任何后续上方表面氮向外扩散作用的关系，该含氮半导体氧化物层中氮的最大浓度通常会出现在其上方表面下方。该栅极电极会被定义在预期要成为沟道区带的一部分半导体主体的上方且会借由该栅极介电层与该部分的半导体主体垂直分离。将半导体掺杂物引入该半导体主体中以形成该源极/漏极区带。该掺杂物通常包括硼。在将硼引入该源极/漏极区带中的过程中， 硼会被引入该栅极电极中。因此，该IGFET是ρ沟道装置。在完成该IGFET的制造后，该栅极介电层中的氮的浓度便会具有上述的垂直轮廓特征。另外，在将硼引入该栅极电极中之前氮会先被弓I入该栅极介电层中，使得在具备用以阻止硼的氮之前让硼无法通过该栅极介电层。简言之，该栅极介电层具有足够的氮以便实质上防止栅极电极中的硼通过该栅极介电层并进入该沟道区带。该栅极介电层中氮浓度的垂直轮廓的特性不会让该栅极介电层中大量的氮移到该沟道区带中。该IGFET实质上会避免因该栅极电极中的硼通过该栅极介电层进入该沟道区带中及因氮从该栅极介电层中移到该半导体主体中所造成的损坏。因此，本发明大幅超越先前技术。
图1为使用满阱的现有技术对称长η沟道IGFET的正面剖视图。图2为针对图1的IGFET，沿着上方半导体表面的净掺杂物浓度与和沟道中心相隔的纵向距离的函数关系图。图3a与北为针对图1，7a，及7b的IGFET，在两种各自不同的阱掺杂条件下，全部掺杂物浓度和沿着穿过该源极/漏极区带的虚拟垂直线的深度的函数关系图。图4为使用倒退型空阱的现有技术对称长η沟道IGFET的正面剖视图。图5与6分别为全部掺杂物浓度和沿着穿过图4的IGFET的纵向中心的虚拟垂直线的深度的函数的定性与定量关系图。图7a与7b分别为现有技术非对称长η沟道IGFET和非对称短η沟道IGFET的正面剖视图。图fe与8b为针对图7a及7b各自的IGFET，沿着该上方半导体表面的净掺杂物浓度与和沟道中心相隔的纵向距离的函数关系图。图9分别为先、现有技术非对称长η沟道IGFET的正面剖视图。图IOa至IOd为制造图9IGFET的代表步骤的正面剖视图。图11. 1至11. 9为根据本发明所组态的CIGFET半导体结构的九个部分各自的正面剖视图。图12为图11. 1的非对称η沟道IGFET的核心的放大正面剖视图。图13a至13c分别为针对图12的非对称η沟道IGFET的个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着该上方半导体表面的纵向距离的函数关系图。图1 至Hc分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图12的非对称η沟道IGFET的主要源极部的虚拟垂直线的深度的函数关系图。图1 至15c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图12的非对称η沟道IGFET的源极延伸区的虚拟垂直线的深度的函数关系图。图16a至16c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图12的非对称η沟道IGFET的沟道区带的虚拟垂直线的深度的函数关系图。图17a至17c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图12的非对称η沟道IGFET的漏极延伸区的虚拟垂直线的深度的函数关系图。图18a至18c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图12的非对称η沟道IGFET的主要漏极部的虚拟垂直线的深度的函数关系图。图19a与19b分别为图11. 1的非对称η沟道IGFET与非对称ρ沟道IGFET的核心的变化部分的放大正面剖视图。图20a至20c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图19a的非对称η沟道IGFET的晕环袋部的虚拟垂直线的深度的函数关系图。图21a至21c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图19a的非对称η沟道IGFET的源极延伸区的虚拟垂直线的深度的函数关系图。图22a与22b分别为图11. 2的延伸型漏极η沟道IGFET与延伸型漏极ρ沟道 IGFET的核心的放大正面剖视图。图23a至23c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着分别穿过图22a的延伸型漏极η沟道IGFET的主要阱区的一对虚拟垂直线的深度的函数关系图。图Ma至2 分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着分别穿过图22b的延伸型漏极η沟道IGFET的主要阱区的一对虚拟垂直线的深度的函数关系图。图2 与2 分别为针对图2 与22b的延伸型漏极η沟道IGFET与延伸型漏极 ρ沟道IGFET的各自制造实施方式，在多个栅极至源极电压数值处的线性漏极电流和漏极至源极电压的函数关系图。图26a与26b分别为针对图2 与22b的延伸型漏极η沟道IGFET与延伸型漏极 ρ沟道IGFET的各自制造实施方式的击穿电压和阱至阱间隔距离的函数关系图。图27为针对图22a的延伸型漏极η沟道IGFET的实施方式在选定的阱至阱间隔距离处以及针对图2 的IGFET延伸到零阱至阱间隔距离处的线性漏极电流和漏极至源极电压的函数关系图。图28a与28b分别为图22a的延伸型漏极η沟道IGFET与参考延伸型漏极η沟道 IGFET的计算机仿真的剖视图。图四分别为图11. 3的对称低漏电型η沟道IGFET的核心的放大正面剖视图。图30a至30c分别为针对图四的对称低漏电型η沟道IGFET的个别掺杂物浓度、 全部掺杂物浓度、及净掺杂物浓度和沿着该上方半导体表面的纵向距离的函数关系图。图31a至31c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图四的对称低漏电型η沟道IGFET的任一源极/漏极区带的主要部的虚拟垂直线的深度的函数关系图。图3 至32c分别为个别掺杂物浓度、全部掺杂物浓度、及净掺杂物浓度和沿着穿过图四的对称低漏电型η沟道IGFET的沟道区带的虚拟垂直线的深度的函数关系图。图 33a 至 33c,33d. 1 至 33y. l、33d. 2 至 33y. 2,33d. 3 至 33y. 3,33d. 4 至 33y. 4、及 33d. 5至33y. 5为制造根据本发明图11. 1至11. 9的CIGFET半导体结构中图11. 1至11. 5 描述的五个部分的代表步骤的正面剖视图。图33a至33c的步骤应用于图11. 1至11. 5中全部结构部分。图33d. 1至33y.l呈现导致图11. 1的结构部分的进一步步骤。图33d. 2 至33y. 2呈现导致图11. 2的结构部分的进一步步骤。图33d. 3至33y. 3呈现导致图11. 3 的结构部分的进一步步骤。图33d. 4至33y. 4呈现导致图11. 4的结构部分的进一步步骤。 图33d. 5至33y. 5呈现导致图11. 5的结构部分的进一步步骤。图34. 1至34. 3为图11. 1至11. 3分别所示CIGFET半导体结构部分根据本发明所组态三个变化部分的正面剖视图。图3 至35c分别为个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着穿过图34. 1的非对称η沟道IGFET的主要源极部和下方源极部的虚拟垂直线的深度的函数关系图。图36a至36c分别为个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着穿过图34. 1的非对称η沟道IGFET的主要漏极部和下方漏极部的虚拟垂直线的深度的函数关系图。图37a至37c分别为个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着穿过图34. 3的对称低漏电型η沟道IGFET的任一源极/漏极区带的主要部和下方部的虚拟垂直线的深度的函数关系图。图38为根据另一 CIGFET半导体结构的η沟道部分的正面剖视图。图39a至39c分别为个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着穿过图38的非对称η沟道IGFET的主要源极部的虚拟垂直线的深度的函数关系图。图40a至40c分别为个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着穿过图38的非对称η沟道IGFET的源极延伸区的虚拟垂直线的深度的函数关系图。图41a至41f为制造图38的CIGFET的代表步骤的正面剖视图，它们基本上是从图331. 1,331. 3以及331. 4的阶段开始。图4 至42c分别为个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着穿过图12的非对称η沟道IGFET的变化的主要源极部的虚拟垂直线的深度的函数关系图。图43a至43c分别为个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着穿过图12的非对称η沟道IGFET前述变化的沟道区带的虚拟垂直线的深度的函数关系图。图4 至Mc分别为个别掺杂物浓度、全部掺杂物浓度、以及净掺杂物浓度和沿着穿过图12的非对称η沟道IGFET前述变化的主要漏极部的虚拟垂直线的深度的函数关系图。图45为根据本发明在ρ沟道IGFET (例如图11. 3、11. 4、或11. 6的ρ沟道IGFET) 的栅极介电层中氮浓度和与该栅极介电层的上方表面相隔的正规化深度的函数关系图。图46a至46g为根据本发明生产图11. 4与11. 5的对称ρ沟道IGFET的氮化栅极介电层的代表步骤的正面剖视图，它们是从图33i. 4以及33i. 5的阶段之后所存在的结构处开始。在优选的实施例的图式和说明中会运用相同的组件符号来表示相同或非常相似的项目或多个项目。在含有掺杂物分布关系图的图式中，有单撇记号(‘)、双撇记号(“)、 星号(*)、以及阱号(#)的组件符号数值部分分别表示其它图式中相同编号的区域或位置。 就此来说，在不同掺杂物分布关系图中相同组件符号数所表示的曲线有相同的意义。在掺杂物分布关系图中，“个别，，掺杂物浓度的意义为每一个分开引入的η型掺杂物及每一个分开引入的P型掺杂物的单个浓度；而“全部”掺杂物浓度的意义则为全部(或绝对的)η型掺杂物浓度及全部(或绝对的)P型掺杂物浓度。掺杂物分布关系图中的“净” 掺杂物浓度则为全部η型掺杂物浓度和全部ρ型掺杂物浓度之间的差异。当全部η型掺杂物浓度超过全部P型掺杂物浓度时，该净掺杂物浓度会被表示为净“η型”，而当全部ρ型掺杂物浓度超过全部η型掺杂物浓度时，该净掺杂物浓度则会被表示为净“P型”。介电层厚度，尤其是栅极介电层的厚度会远小于许多其它IGFET组件和区域的维度。为清楚表示介电层，在IGFET的剖视图中通常会放大它们的厚度。在某一实施例中，半导体区域的导电类型取决于在单组掺杂物引入条件下(也就是，基本上在单掺杂操作中)被引入至该区域中的半导体掺杂物，且该区域中的掺杂物浓度会从一个通用掺杂等级(举例来说，由“P”或“η”表示的中等等级)改变成另一通用掺杂物等级(举例来说，由“P-”或“η-”表示的轻度等级)，该区域中位于两个掺杂等级处的部分通常会以点状线来表示。IGFET的剖视图中的点虚线代表该垂直掺杂物分布关系图中的掺杂物分布位置。IGFET剖视图中的最大掺杂物浓度则是由含有缩写“MAX”的双点虚线来表不。为方便起见，图11. 3至11. 9中对称IGFET的栅极电极全部显示为相同长度，尽管如下面给定的沟道长度数值所示，图U. 4,11. 5、及11. 7至11. 9中的IGFET的沟道长度通常会远大于图11. 3与11. 6的IGFET沟道长度。代表制造过程中某步骤的图中的组件符号末端的字母“P”表示代表该制造过程的后期阶段(包含最终阶段在内)的图中某一区域的前驱物，而在该后期阶段图中“P”前面的组件符号部分便是表示该区域。
具体实施例方式
内容清单
A.参考符号和其它预备信息
B.适用于混合信号应用的互补式IGFET结构C.阱结构和掺杂特征
D.非对称高电压IGFET
Dl.非对称高电压η沟道IGFET的结构
D2.非对称高电压η沟道IGFET的源极/漏极延伸区
D3.非对称高电压η沟道IGFET的源极/漏极延伸区中不同的掺杂物
D4.非对称高电压η沟道IGFET中的掺杂物分布
D5.非对称高电压ρ沟道IGFET的结构
D6.非对称高电压ρ沟道IGFET的源极/漏极延伸区
D7.非对称高电压ρ沟道IGFET的源极/漏极延伸区中不同的掺杂物
D8.非对称高电压ρ沟道IGFET中的掺杂物分布
D9.非对称高电压IGFET的共同特性
D10.非对称高电压IGFET的性能优点
Dll.具有经特殊裁制晕环袋部的非对称高电压IGFET
Ε.延伸型漏极IGFET
El.延伸型漏极η沟道IGFET的结构
Ε2.延伸型漏极η沟道IGFET中的掺杂物分布
Ε3.延伸型漏极η沟道IGFET的操作物理性
Ε4.延伸型漏极ρ沟道IGFET的结构
Ε5.延伸型漏极ρ沟道IGFET中的掺杂物分布
Ε6.延伸型漏极ρ沟道IGFET的操作物理性
Ε7.延伸型漏极IGFET的共同特性
Ε8.延伸型漏极IGFET的性能优点
Ε9.具有经特殊裁制晕环袋部的延伸型漏极IGFET
F.对称低电压低漏电IGFET
Fl.对称低电压低漏电η沟道IGFET的结构 F2.对称低电压低漏电η沟道IGFET中掺杂物分布 F3.对称低电压低漏电ρ沟道IGFET
G.对称低电压低临界电压IGFET
H.标称临界电压大小的对称高电压IGFET
I.标称临界电压大小的对称低电压IGFET J.对称高电压低临界电压IGFET
K.对称原生(native)低电压η沟道IGFET
L.对称原生高电压η沟道IGFET
Μ.大体上可应用于全部现有IGFET的信息
N.适用于混合信号应用的互补式IGFET结构的制造
Ni.通用制造信息
Ν2.阱构成
Ν3.栅极构成
Ν4.源极/漏极延伸区和晕环袋部的构成N5.栅极侧壁间隔部和源极/漏极区带主要部的构成 N6.最终处理
N7. ρ型深源极/漏极延伸区掺杂物的明显斜向植入
N8.非对称IGFET的源极/漏极延伸区中不同掺杂物的植入
N9.具有经特殊裁制晕环袋部的非对称IGFET的构成
0.垂直缓变源极-主体结和漏极-主体结
P.具有经多重植入源极延伸区的非对称IGFET
Pl.具有经多重植入源极延伸区的非对称η沟道IGFET的结构
Ρ2.具有经多重植入源极延伸区的非对称η沟道IGFET的制造
Q.源极-主体结和漏极-主体结下面的低突变(hypoabrupt)垂直掺杂物轮廓
R.氮化栅极介电层
Rl.氮化栅极介电层中的垂直氮浓度轮廓 R2.氮化栅极介电层的制造 S.变化例
A.参考符号和其它预备信息 下文及图中运用的组件符号具有下面的意义，形容词“线性(lineal) ”表示每单位 IGFET宽度
权利要求
1.一种包括主要场效应晶体管的结构，其包括 半导体主体的沟道区带；一对源极/漏极区带，其位于该半导体主体中且被该沟道区带横向分离； 栅极介电层，其上覆该沟道区带，具有上方与下方栅极电介质表面，具有平均栅极电介质厚度，且包括半导体材料、氧、与栅极电介质氮浓度的氮，其中(i)当该栅极介电层中的正规化深度为不超过0. 2的正规化最大氮浓度深度数值时，该氮浓度会沿着该栅极介电层中的最大氮浓度位置达到至6xl021个原子/cm3的最大浓度，及(ii)当正规化深度为高达0. 9的较高数值时，该氮浓度会下降至IxlO2ci个原子/cm3，该正规化深度为该上方栅极电介质表面下方的真实深度除以平均栅极电介质厚度；以及栅极电极，上覆该沟道区带上方的该栅极介电层。
2.根据权利要求1所述结构，其中所述正规化最大氮浓度深度数值为0.05至0. 15。
3.根据权利要求1所述结构，其中沿着该最大氮浓度位置中所述的氮浓度至少为 4xl021 个原子 /cm3。
4.根据权利要求1所述结构，其中沿着该最大氮浓度位置中所述的氮浓度不超过 5. 5xl021 个原子 /cm3。
5.根据权利要求1所述结构，其中当该栅极电介质氮浓度为IxlO2ci个原子述正规化深度至少为0. 6。
6.根据权利要求1所述结构，其中当该栅极电介质氮浓度为IxlO2ci个原子述正规化深度至少为0. 7。
7.根据权利要求1所述结构，其中当该栅极电介质氮浓度为IxlO2ci个原子述正规化深度不超过0. 85。
8.根据权利要求1所述结构，其中在该下方栅极电介质表面处，所述氮浓度实质上为零。
9.根据权利要求1所述结构，其中在该上方栅极电介质表面处，所述氮浓度为IxlO21至 5x1021 个原子 /cm3。
10.根据权利要求1所述结构，其中在该上方栅极电介质表面处，所述氮浓度为3xl021 至 4. 5xl021 个原子 /cm3。
11.根据权利要求1所述结构，其中所述平均栅极电介质厚度为1至3nm。
12.根据权利要求1所述结构，其中所述栅极介电层的半导体材料包括硅。
13.根据权利要求1所述结构，其中所述栅极电极包括利用硼进行ρ型掺杂的非单晶娃。
14.根据权利要求13所述结构，其中所述晶体管为ρ沟道晶体管。
15.根据权利要求1所述结构，其中所述每一个S/D区带都包括主要部及较轻度掺杂的横向延伸区，该较轻度掺杂的横向延伸区会横向接续该主要部且横向延伸在该栅极电极下方，使得该沟道区带终止于该横向延伸区。
16.根据权利要求1所述结构，其中该沟道区带为主体区的部分，其会和每一个源极/漏极区带形成pn结；以及主体区中掺杂程度重过该主体区的横向邻接材料的袋部会沿着该源极/漏极区带中的一个延伸。
17.根据权利要求1至16项中任一所述结构，其中所述栅极介电层中的所述氮会构成该栅极介电层的6 %至12 %的质量百分比。
18.根据权利要求17所述结构，其进一步包括和该主要晶体管同极性的额外场效应晶体管，该额外晶体管包括额外沟道区带；一对额外源极/漏极区带，其被该额外沟道区带横向分离；额外栅极介电层，其上覆该额外沟道区带，而且厚度明显大于该主要晶体管的栅极介电层；以及额外栅极电极，其上覆该额外沟道区带上方的额外栅极介电层。
19.一种制造包括主要场效应晶体管的结构的方法，该方法包括在半导体主体中形成栅极介电层；定义栅极电极，该栅极电极在预期要成为沟道区带的部分半导体主体的上方，且会借由该栅极介电层与部分的该半导体主体垂直分离；以及将半导体掺杂物引入该半导体主体中以形成一对源极/漏极区带，它们会被该沟道区带横向分离，使得在完成该结构的制造后，该栅极介电层具有上方与下方栅极电介质表面和平均栅极电介质厚度，且包括半导体材料、氧、与栅极电介质氮浓度的氮，其中(i)当该栅极介电层中的正规化深度为不超过0. 2的正规化最大氮浓度深度数值时，该氮浓度会沿着该栅极介电层中的最大氮浓度位置达到至6xl021个原子/cm3的最大浓度，且(ii) 当正规化深度为高达0. 9的较高数值时，该氮浓度会下降至IxlO2ci个原子/cm3，该正规化深度为该上方栅极电介质表面下方的真实深度除以该平均栅极电介质厚度。
20.根据权利要求19所述方法，其中该形成行为包括沿着该半导体主体提供初始的半导体氧化物层；以及将氮引入该初始的半导体氧化物层中，用以将其转换成含氮的半导体氧化物层。
21.根据权利要求20所述方法，其中所述氮引入行为包括让该初始半导体氧化物层受到含氮等离子体的作用。
22.根据权利要求20所述方法，其中所述形成行为进一步包括在该氮引入行为后将该含氮半导体氧化物层退火。
23.根据权利要求22所述方法，其中在该氮引入行为与退火行为之间，该含氮半导体氧化物层中部分的氮会从该含氮半导体氧化物层处沿着其上方表面向外扩散，使得该含氮半导体表面中氮的浓度会在其上方表面下方达到最大浓度。
24.根据权利要求19所述方法，其中在完成该结构的制造后，所述正规化最大氮浓度深度数值为0. 05至0. 15。
25.根据权利要求19所述方法，其中在完成该结构的制造后，沿着该最大氮浓度位置中的该氮浓度至少为个原子/cm3。
26.根据权利要求19所述方法，其中在完成该结构的制造后，沿着该最大氮浓度位置中的该氮浓度不超过5. 5xl021个原子/cm3。
27.根据权利要求19所述方法，其中在完成该结构的制造后，当该栅极电介质氮浓度为1χ102°个原子/cm3时，所述正规化深度至少为0. 6。
28.根据权利要求19所述方法，其中在完成该结构的制造后，当该栅极电介质氮浓度为1χ102°个原子/cm3时，所述正规化深度不超过0. 85。
29.根据权利要求19所述方法，其中在完成该结构的制造后，在该下方栅极电介质表面处，所述氮浓度实质上为零。
30.根据权利要求19所述方法，其中在完成该结构的制造后，在该上方栅极电介质表面处，所述氮浓度为IxlO21至切1021个原子/cm3。
31.根据权利要求19所述方法，其中所述栅极介电层的半导体材料包括硅。
32.根据权利要求19所述方法，其中所述定义行为包括至少利用非单晶硅来定义该栅极电极。
33.根据权利要求19所述方法，其中该掺杂物的引入行为包含将硼引入该栅极电极中；以及该晶体管为P沟道晶体管。
34.根据权利要求19至33项中任一所述方法，其中在完成该结构的制造后，所述栅极介电层中的氮会构成该栅极介电层的6 %至12 %的质量百分比。
全文摘要
本发明中的绝缘栅场效应晶体管(110、114或122)的栅极介电层(500、566或700)所含有氮的垂直浓度轮廓经过特殊裁制，用以防止上方栅极电极(502、568或702)中的硼经由该栅极介电层明显渗入下方的沟道区带(484、554或684)中，且同时避免氮从该栅极介电层移到下方的半导体主体中。因而实质上可以避免发生因沟道区带中所不希望的硼以及半导体主体中所不希望的氮所导致的损坏。
文档编号H01L29/10GK102365727SQ201080013824
公开日2012年2月29日 申请日期2010年3月25日 优先权日2009年3月27日
发明者D·考特尼·帕克, 普拉萨德·查帕腊拉 申请人:国家半导体公司