专利名称：多层堆栈的半导体器件的结构及形成方法
技术领域：
本发明涉及半导体领域，尤其涉及一种多层堆栈的半导体器件的结构及形成方法。
背景技术：
为了提高双极器件和集成电路的性能，通常需要在硅基底表面淀积一个或多个外延层。特别在超结技术中的P体注入过程之前，需要先在初始外延层上标上记号，然后透过所述初始外延层至上的多个外延层来对准记号。而由于在制作外延层时，由于所述外延层中的单晶硅具有取向附生的特性，而单晶硅生长的晶向与工艺有关，如果工艺正确，那么单晶硅就会沿着正确的方向生长；如果工艺不正确，那么单晶硅就不能沿着正确的晶向生长。但是由于每一外延层的材料相同，因此在判断所述外延层是否沿着正确的晶向生长就存在困难，而如果外延层中的单晶硅没有沿着正确的晶向生长，那么对于具有多层堆栈结构的半导体器件而言，精确判断光刻的位置或者在超结技术中时精确判断P体注入的位置存在困难。图1为现有技术多层堆栈的半导体器件的位置对准方法示意图。请参考图1，提供硅基底101，形成覆盖所述硅基底101的初始外延层103，所述初始外延层103内形成有标识结构113，所述标识结构113用于光刻或P体注入时的位置对准。所述初始外延层103表面依次形成有第一外延层105、第二外延层107、第三外延层109、第四外延层111。如果所述外延层103、105、107、109、111没有沿着正确的晶向生长，那么在判断所述标识结构113 的位置时就会存在误差，请参考如图1所示，在判断时可能出现认为所述标识结构113位于 115或其他位置的情况。从而导致光刻或P体注入的位置出现偏差，影响所述多层堆栈结构的半导体器件的性能。现有技术中用于检测晶向的多层堆栈的半导体器件的结构，通常采用在每一外延层内掺杂砷，并在一定工艺条件下形成含有砷硅的标记层的方法，来判断外延层是否沿着正确的晶向生长。然而，由于标记层中的砷容易在外延层中扩散，不利于观察晶向，影响观察记号实际所在的位置，从而导致光刻或P体注入的位置精度差。而且在掺杂砷形成标记层之后，需要对该表面进行清洗，再形成下一外延层，工艺复杂。
发明内容
本发明解决的问题是提供了一种多层堆栈的半导体器件的结构及形成方法，利用本发明的多层堆栈的半导体器件来检测晶向，避免了判断记号所在位置的精确度差的问题。为解决上述问题，本发明提供了一种多层堆栈的半导体器件的结构，包括衬底，所述衬底内具有标识结构；位于所述衬底表面的交替的至少两层外延层和至少三层标记层，且所述标记层为锗硅。
可选地，所述外延层的材料为硅。可选地，所述标记层中锗的含量为7% 12%。本发明提供了一种多层堆栈的半导体器件的形成方法，包括提供衬底，所述衬底内形成有标识结构；在所述衬底表面依次交替形成至少两层外延层和至少三层标记层，且所述标记层为锗硅。可选地，所述标记层的形成工艺为离子注入。可选地，所述离子注入的离子为锗离子。可选地，所述标记层的形成工艺为化学气相沉积。可选地，所述化学气相沉积工艺的沉积温度为600 800°C，压力为^661 5333Pa，厚度为40nm 80nm，保持时间为40 60s。可选地，所述标记层中锗的含量为7% 12%。可选地，所述剖开所述半导体器件的形成工艺为化学刻蚀。与现有技术相比，本发明具有以下优点本发明提供了一种多层堆栈的半导体器件的结构及形成方法，在相邻两外延层之间增加一层锗硅薄膜作为标记层，由于锗在硅中的扩散速率较小，因此所形成的标记层锗硅具有清晰的截面，采用本发明的多层堆栈的半导体器件的结构来检测外延层的晶向，结果更加准确，提高了半导体工艺中光刻或P体注入的位置精度。进一步的，如果本发明采用直接在所述外延层表面形成标记层的方法，则无需对该表面进行清洗，即可形成下一外延层，所述多层堆栈的半导体器件的形成工艺简单。
图1是现有技术多层堆栈的半导体器件的位置对准方法；图2是本发明一实施例的多层堆栈的半导体器件的剖面结构示意图；图3是本发明一实施例的多层堆栈的半导体器件的形成方法的流程示意图；图4 图5是本发明一实施例中多层堆栈的半导体器件的形成方法的剖面结构示意图；图6是本发明一实施例中多层堆栈的半导体器件的剖面结构示意图；图7是本发明一实施例中多层堆栈的半导体器件的微观结构示意图；图8是本发明另一实施例中多层堆栈的半导体器件的剖面结构示意图。
具体实施例方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。正如背景技术部分所述，现有技术的多层堆栈的半导体器件为采用掺杂砷到所述外延层内形成砷硅薄膜作为标记层，由于砷在硅中的扩散速率较高，因此形成的标记层的轮廓不是很明显，采用此种多层堆栈的半导体器件来检测晶向的精确度不高，而且工艺复杂，此种方法存在问题。针对上述问题，本发明的发明人经研究发现，锗在硅中的扩散速率较小，可以采用锗硅薄膜替代砷硅薄膜作为标记层来制造多层堆栈的半导体器件，所述标记层的轮廓清晰，用所述标记层为锗硅薄膜的多层堆栈的半导体器件来检测晶向更加准确，并且所述多层堆栈的半导体器件的形成工艺简单。本发明提供了一种多层堆栈的半导体器件的结构，包括衬底，所述衬底内具有标识结构；位于所述衬底表面的交替的至少两层外延层和至少三层标记层，其特征在于，所述标记层为锗硅。其中，所述外延层的材料为硅；所述标记层中锗的含量为7% 12%。在本发明具体实施例中，所述外延层优选为三层，所述标记层优选为三层。图2是本发明具体实施例的多层堆栈的半导体器件的剖面图。请参考图2，本发明具体实施例的多层堆栈的半导体器件的结构包括衬底201，所述衬底201内具有标识结构20 ；位于所述衬底201表面的第一外延层203 ；位于所述第一外延层203表面的第一标记层205 ；位于所述第一标记层205表面的第二外延层207 ；位于所述第二外延层207表面的第二标记层209 ；位于所述第二标记层209表面的第三外延层211 ；位于所述第三外延层211表面的第三标记层213。其中，所述衬底201包括基底21和初始外延层22，所述记号结构20位于初始外延层22内。所述第一标记层205、第二标记层209、第三标记层213的材料为锗硅薄膜，且所述锗硅薄膜中锗的含量为7% 12%。所述第一外延层203、第二外延层207、第三外延层211的材料为硅。本发明提供了一种层堆栈的半导体器件的形成方法，包括提供衬底，所述衬底内形成有标识结构；在所述衬底表面依次交替形成至少两层外延层和至少三层标记层，且所述标记层为锗硅。其中，所述衬底包括基底和初始外延层，所述标识结构形成在初始外延层内。所述标记层的形成工艺为离子注入，所述离子注入的离子为锗离子；或者所述标记层的形成工艺为化学气相沉积，所述化学气相沉积工艺的沉积温度为600 800°C，压力为^66Pa 5333Pa，厚度为40nm 80nm，保持时间为40 60s。并且，为了使所述标记层的轮廓最清晰，所述标记层中锗的含量为 % 12%。图3是本发明具体实施例的多层堆栈的半导体器件的形成方法的流程图。请参考图3，本发明多层堆栈的半导体器件的形成方法，包括步骤S31，提供衬底，所述衬底内形成有标识结构；步骤S32，形成覆盖所述衬底的第一外延层；
5
步骤S33，形成覆盖所述第一外延层的第一标记层，所述第一标记层为锗硅；步骤S34，形成覆盖所述第一标记层的第二外延层；步骤S35，形成覆盖所述第二外延层的第二标记层，所述第二标记层为锗硅；步骤S36，形 成覆盖所述第二标记层的第三外延层；步骤S37，形成覆盖所述第三外延层的第三标记层，所述第三标记层为锗硅。执行完步骤S31 S37之后，本发明的多层堆栈的半导体器件制作完成。图4至图5示出了本发明具体实施例中多层堆栈的半导体器件的形成方法的示意图。请参考图4，执行步骤S31，提供衬底301，所述衬底301内形成有标识结构30。在本发明具体实施例中，所述衬底301包括基底31和初始外延层32，所述标识结构30形成在初始外延层32内。所述基底31的材料为单晶硅。所述基底31中可以掺杂N型或P型杂质，以满足实际的工业需求。在本发明具体实施例中，所述基底31内掺杂有N型杂质，例如P、As、Sb 等五价元素。所述初始外延层32的材料为硅，所述初始外延层32的形成方法为化学气相沉积。 采用刻蚀的方法在初始外延层32内形成标识结构30，所述标识结构30用于后续半导体工艺中的晶向检测，或者用于对光刻或P体注入的位置进行对准标记。请参考图5，执行步骤S32 步骤S37。具体如下在提供所述衬底之后，执行步骤S32，形成覆盖所述基底的第一外延层303。所述第一外延层303的材料为硅，所述第一外延层303的形成方法为化学气相沉积(chemical vapor exposition，CVD)，由于形成所述第一外延层303的工艺与现有的外延层形成工艺一致，在此不再一一赘述。在本实施例中，为了节省时间，所述第一外延层303的厚度优选为4 8μπι。需要说明的是，所述第一外延层303做好之后，若长期放置在空气中，而没有进行下一步工艺，那么所述第一外延层303中的硅将会被氧化，或者空气中的尘埃将会落在所述第一外延层303的表面，影响其清洁，这将对下一步的工序产生不良的影响。因此，形成所述第一外延层303与形成第一标记层305的时间差小于两小时。之后，执行步骤S33，形成覆盖所述第一外延层的第一标记层305，所述第一标记层305为锗硅。所述第一标记层305为厚度为40nm SOnm的锗硅薄膜，所述锗硅薄膜的形成方法有两种—种是在所述第一外延层303内掺杂锗，锗与所述第一外延层303中的硅相结合形成锗硅，形成所述第一标记层305。如果用此种方法在所述第一外延层303内掺杂锗形成具有锗硅的第一标记层305之后，需要对所述第一标记层305表面进行清洗，才能形成第二外延层309。另一种是采用化学气相沉积(CVD)的方法，在所述第一外延层303表面形成具有锗硅的第一标记层305。此种方法无需对第一标记层305进行清洗，即可进行后续工艺，形成工艺简单。在本发明的具体实施例中，为使第一标记层更加清晰，并且形成工艺更加简单，优选采用第二种方法，即化学气相沉积(CVD)的方法形成所述第一标记层305。 形成所述第一标记层305时，所述化学气相沉积(CVD)的具体参数优选为沉积温度为600 800°C，压力为2666Pa 5333Pa，厚度为40nm 80nm，保持时间为40 60s。并且，为使锗硅薄膜形成的标记层最清晰，所述第一标记层中锗的含量优选为 % 12%。接着，执行步骤S34，形成覆盖所述第一标记层305的第二外延层307。所述第二外延层307的材料为硅，所述第二外延层307的形成方法为化学气相沉积；所述第二外延层307的厚度优选为4 8 μ m ；形成所述第二外延层307与形成第二标记层309的时间差小于两小时。具体请参考所述第一外延层303的形成方法。接着，执行步骤S35，形成覆盖所述第二外延层307的第二标记层309，所述第二标记层309为锗硅。所述第二标记层309的形成方法为离子注入或者化学气相沉积；所述第二标记层 309中锗的含量优选为7% 12%。所述第二标记层309的形成方法和参数请参考第一标记层305。然后，执行步骤S36，形成覆盖所述第二标记层309的第三外延层311。所述第三外延层311的材料为硅，所述第三外延层311的形成方法为化学气相沉积；所述第三外延层311的厚度优选为4 8 μ m ；形成所述第三外延层311与形成第二标记层309的时间差小于两小时。具体请参考所述第一外延层303的形成方法。最后，执行步骤S37，形成覆盖所述第三外延层311的第三标记层313，所述第三标记层313为锗硅。所述第三标记层313的形成方法为离子注入或者化学气相沉积；所述第三标记层 313中锗的含量优选为 % 12%。所述第三标记层313的形成方法和参数请参考第一标记层305。在形成第一外延层303、第二外延层307、第三外延层311与第一标记层305、第二标记层309、第二标记层313相互交叠的结构之后，所述具有多层堆栈结构的半导体器件制作完成。采用本发明具体实施例中制作的多层堆栈结构的半导体器件来检测晶向，具体方法见图6至图7。请参考图6，在本发明具体实施例的具有多层堆栈的半导体器件结构制作完成之后，沿垂直于所述半导体器件衬底的方向剖开所述多层堆栈的半导体器件，使所述半导体器件的截面400具有暴露出所述半导体层内的子截面组405、409、413以及标识结构的截面 50。在本发明的具体实施例中，剖开所述半导体器件的形成工艺为化学刻蚀。所述化学刻蚀采用H2O2和HF。H2O2用于氧化所述半导体器件待刻蚀处，生成氧化物层(未图示)， HF用于去除所述氧化物层。具体为=H2O2以较快的速率氧化所述半导体器件，生成氧化物层，之后，HF与所述氧化物层反应，去除所述氧化物层。为使剖开的半导体器件截面质量好， 所述H2O2和HF的比例优选为1 50 1 70。所述子截面组405、409、413为多层标记层(未图示)的截面。由于采用化学刻蚀的方法剖开所述半导体器件，HF去除所述半导体器件的截面的氧化物层，因此，在所述半导体器件剖开之后，可直接在扫描电子显微镜(SEM)下观察。具体为将所述半导体器件的截面400放大到适于观察子截面组405、409、413的放大倍率，观察所述子截面组405、409、413的轮廓形状。需要说明的是，由于衬底501内刻蚀形成有标识结构的截面50，因此在后续形成外延层和标记层时，所述外延层和标记层的表面并非完全平坦，而是存在凹陷的区域。该凹陷的区域在宏观条件下不易观察到，只有在扫描电子显微镜下放大到合适的倍率时才可以观察到。请参考图7，图7为本发明在扫描电子显微镜(SEM)下的示意图。在扫描电子显微镜下，观察到的子截面组在与所述标记层相对应的位置存在凹陷的区域，选取所述凹陷的区域中的最低点，并根据标记层将位于不同层且垂直于基底51表面的直线的邻近的那些最低点归于一组。比较所述每组的最低点是否位于一直线上，并以此为依据判断该工艺条件下形成的半导体器件在后续的光刻或P体注入时是否容易精确对准。具体为若所述子截面组 505,509,513中每组的最低点位于一条直线上，则表示外延层503、507、511沿着相同的晶向生长，那么在该工艺条件下形成的半导体器件在后续的光刻或P体注入时比较容易精确对准；若所述子截面组505、509、513中每组相应位置的最低点不位于一条直线上，则表示外延层503、507、511沿着不同的晶向生长，那么在该工艺条件下形成的半导体器件在后续的光刻或P体注入时不容易精确对准。在本实施例中，在所述半导体器件的子截面组505、509、513中优选与标识结构 50a和标识结构50b相对应的两组最低点进行比较。在本发明的具体实施例中，比较所述最低点是否位于一直线上的具体方法为选取所述子截面组505、509、513中的两组最低点A1、B1、C1和A2、B2、C2，观察最低点A1、B1、 Cl和A2、B2、C2是否分别位于直线515、517上，为便于观察和理解，图中示出了直线515、 517。若最低点Al、Bi、Cl和A2、B2、C2分别位于直线515,517上，则表示所述外延层503、 507、511沿着相同的晶向生长，那么在该工艺条件下形成的半导体器件在后续的光刻或P 体注入时比较容易精确对准；若最低点Al、Bi、Cl和A2、B2、C2均不位于直线515、517上， 则表示所述外延层503、507、511沿着不同的晶向生长，那么在该工艺条件下形成的半导体器件在后续的光刻或P体注入时不容易精确对准；若最低点A1、B1、C1位于直线515上，而 A2、B2、C2不位于直线517上，则需要再引入其他组的最低点进行比较。在本实施例中，优选所述直线515、517与基底501垂直条件下的工艺，在此工艺下形成的具有多层堆栈结构的半导体器件中在进行光刻或P体注入的位置精度高，工艺简需要说明的是，判断该工艺条件下形成的半导体器件在后续的光刻或P体注入时比较容易精确对准的条件为至少两组选定的最低点位于一直线上。上述过程执行结束之后，多层堆栈的半导体器件的晶向的检测完成。在本发明的另一实施例中，在衬底表面交替形成有三层标记层和两层外延层。如图8所示，在所述衬底601表面依次形成有第一标记层603、第一外延层605、第二标记层 607、第二外延层609和第三标记层611。其中所述衬底601包括基底61和初始外延层62，所述标识结构60形成在初始外延层62内。
所述第一标记层603、第二标记层607、第三标记层611的材料为锗硅，具体形成方法为离子注入或者化学气相沉积；所述第一、第二、第三标记层603、607、611中锗的含量优选为7% 12%。所述第一外延层605、第二外延层609的材料为硅，具体形成方法为化学气相沉积；所述第一、第二外延层605、609的厚度优选为4 8 μ m ；所述第一外延层605与形成第二标记层607的时间差小于两小时，所述第二外延层609与形成第三标记层611的时间差小于两小时。采用该实施例的多层堆栈结构的半导体器件来检测晶向，也能够判断该工艺条件下形成的半导体器件在后续的光刻或P体注入时是否容易精确对准，具体方法请参考上一实施例，在此不再一一赘述。综上所述，本发明提供了一种多层堆栈的半导体器件的结构及其形成方法，在相邻两外延层之间增加一层锗硅薄膜作为标记层，由于锗在硅层中的扩散速率较小，因此本发明中的标记层具有清晰的界面。采用本发明的多层堆栈的半导体器件的结构来检测外延层的晶向，结果更加准确，提高了半导体工艺中光刻或P体注入的位置精度。而且如果本发明采用直接在所述外延层表面形成标记层的方法，则无需对该表面进行清洗，即可形成下一外延层，所述多层堆栈的半导体器件的形成方法工艺简单。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范 围。
权利要求
1.一种多层堆栈的半导体器件的结构，包括衬底，所述衬底内具有标识结构；位于所述衬底表面的交替的至少两层外延层和至少三层标记层，其特征在于，所述标记层为锗硅。
2.如权利要求1所述的多层堆栈的半导体器件的结构，其特征在于，所述外延层的材料为硅。
3.如权利要求1所述的多层堆栈的半导体器件的结构，其特征在于，所述标记层中锗的含量为70A 12%。
4.一种多层堆栈的半导体器件的形成方法，包括提供衬底，所述衬底内形成有标识结构；在所述衬底表面依次交替形成至少两层外延层和至少三层标记层，其特征在于，所述标记层为锗硅。
5.如权利要求4所述的多层堆栈的半导体器件的形成方法，其特征在于，所述标记层的形成工艺为离子注入。
6.如权利要求5所述的多层堆栈的半导体器件的形成方法，其特征在于，所述离子注入的离子为锗离子。
7.如权利要求4所述的多层堆栈的半导体器件的形成方法，其特征在于，所述标记层的形成工艺为化学气相沉积。
8.如权利要求7所述的多层堆栈的半导体器件的形成方法，其特征在于，所述化学气相沉积工艺的沉积温度为600 800°C，压力为^661 5333Pa，厚度为40nm 80nm，保持时间为40 60s。
9.如权利要求4所述的多层堆栈的半导体器件的形成方法，其特征在于，所述标记层中锗的含量为7% 12%。
10.如权利要求4所述的多层堆栈的半导体器件的形成方法，其特征在于，还包括剖开所述半导体器件，所述剖开所述半导体器件的工艺为化学刻蚀。
全文摘要
一种多层堆栈的半导体器件的结构，包括衬底，所述衬底内具有标识结构；位于所述衬底表面的交替的至少两层外延层和至少三层标记层，所述标记层为锗硅，且所述标记层覆盖所述外延层。本发明在相邻两外延层之间增加一层锗硅薄膜作为标记层，由于锗在硅中的扩散速率较小，因此所形成的锗硅标记层具有清晰的截面，采用本发明的多层堆栈的半导体器件的结构来检测外延层的晶向，结果更加准确，提高了半导体工艺中光刻或P体注入的位置精度。进一步的，如果本发明采用直接在所述外延层表面形成标记层的方法，则无需对该表面进行清洗，即可形成下一外延层，所述多层堆栈的半导体器件的形成工艺简单。
文档编号H01L23/544GK102157497SQ20111002818
公开日2011年8月17日 申请日期2011年1月26日 优先权日2011年1月26日
发明者黄锦才 申请人:上海宏力半导体制造有限公司