专利名称：混合晶向硅衬底的制造方法
技术领域：
本发明涉及一种混合晶向硅衬底的制造方法，它适用于高速模拟集成电路和MEMS 器件的制造领域。
背景技术：
常规的CMOS工艺通常都制作在<100>晶面的硅衬底上，因为<100>晶向的Si/SiA 界面电荷密度较低，电子的迁移率最高，但空穴在该晶向上的迁移率只有电子迁移率的1/2 到1/3，更好的选择是改变衬底晶面本身的取向——采用<110>晶向，因此为提高CMOS电路驱动能力等性能，将NMOS管和PMOS管集成在相同硅衬底的不同晶向的区域上，就产生了混合晶向技术。混合晶向的硅衬底工艺技术，简称HOT技术，从1998年起已有报道，专利文献 1 (MasaakiAoki 等人，美国专利 4768076 号，Recrystallized CMOS with different crystal planes)中，提出了混合晶向的CMOS倒相器。它采用N型<110>晶向硅片制备PMOS 管，然后在PMOS管上淀积Si02、Si3N4、仔晶层和多晶硅，采用多晶硅激光退火形成<100>晶向的硅片，将NMOS管形成于<100>晶面上。但该工艺采用了叠层结构，制作难度很大，结晶过程难于控制，且后续工艺中的热过程对PMOS器件的性能影响偏大。专利文献2 (宋均镛等人，中国专利CN 184831A号，半导体器件以及制造半导体器件的方法)中，提出了具有两种晶向的半导体材料，它的第一晶体管在具有第一晶向的半导体材料中形成，第二晶体管在具有第二晶向的半导体层中形成。但此方法中需要在第二晶向硅表面额外生长SiO2掩蔽层，做为选择性外延的基础，并且要做spacer氧化，采用了两次化学机械抛光(CMP)，其工艺设备昂贵，成本高，工艺过程复杂，且选择性外延所生长材料表面缺陷多，生长速率慢为几纳米/分。它主要用于亚微米级的集成电路中，其电路的工作电压低，只有几伏。
发明内容
本发明的目的是提供一种混合晶向硅衬底的制造方法，以达到用于高压模拟集成电路和MEMS器件制造中的目的，并且工艺简单、制造成本低。本发明的一种混合晶向硅衬底的制造方法，包括以下步骤(1)在第一晶向硅片上生长第一氧化层；(2)将带有所述第一氧化层的第一晶向硅片与第二晶向硅片键合，形成SOI片。(3)对所述SOI片进行常规工艺的减薄、化学机械抛光，至直第二晶向硅片的厚度满足器件制造所需，形成所述混合晶向硅衬底。所述在第一晶向硅片上生长第一氧化层的步骤包括常规清洗；常规氧化，氧化层厚度为100-500nm。将带有所述氧化层的第一晶向硅片与第二晶向硅片键合，形成SOI片的步骤包括常规清洗；常规的硅-硅键合。
对所述SOI片进行常规工艺的减薄、化学机械抛光，至直第二晶向硅片的厚度满足器件制造所需，形成所述混合晶向硅衬底的步骤包括1)采用常规减薄、化学机械抛光工艺，对第二晶向硅片进行减薄、化学机械抛光， 得到第二晶向硅片厚度为3 5 μ m的混合晶向的SOI片；2)对所述SOI片涂覆光致掩蔽层，进行常规光刻、曝光、显影，制作出所需的图形区域；3)湿法腐蚀去掉表面的自然氧化层后，在所需的图形区域，采用干法腐蚀，腐蚀第二晶向的硅层，腐蚀至SOI片的中间第一氧化层为止；4)湿法腐蚀所需的图形区域，去掉第一氧化层和光致掩蔽层；5)采用常规外延工艺，生长外延层，其厚度大于等于第二晶向硅片的厚度和第一氧化层的厚度之和；6)对外延层进行进行常规减薄、化学机械抛光后，第二晶向硅片和和第二晶向硅片上的外延层的厚度之和大于5 μ m，最终，形成所述混合晶向硅衬底。有益效果本发明的混合晶向硅衬底的制造方法，只需采用常规的硅硅晶片键合、光刻、腐蚀、常规外延、化学机械抛光和减薄工艺，就能制成混合晶向的硅衬底。与常规的硅衬底制造方法相比，它具有以下特点1)采用常规的硅-硅晶片键合工艺，就能形成了不同晶向的SOI片；无需淀积SiA 做为掩蔽层，无需做SPACER氧化；只需使用一块掩膜版，且不需要做槽隔离，如果选择现成的SOI片，则只需一次化学机械抛光工艺，因此本发明方法的工序简单，制造成本低。2)通过常规的化学机械抛光工艺，抛去多余的第二晶向的外延层，因此本发明方法形成的混合晶向的硅衬底具有更为平整的平面，且平面上具有不同晶向区域。3)通过常规外延工艺，使外延层与淀积区域的硅衬底具有一致的晶向，其厚度可根据具体器件的需要，通过外延生长时间来控制，具有生长速度快的特点，且与选择性外延方式相比，本发明的外延层表面缺陷更少。因此，本发明方法的混合晶向的硅衬底可适用于 15 40V的高压模拟集成电路。4)由于<110>晶面材料具有高的压阻系数特性，对压力敏感，因此本发明方法的混合晶向的硅衬底可适用于MEMS器件的制造。
图1为本发明带氧化层的第一晶向硅片的剖面示意图；图2为本发明图1的<100>型第一晶向硅片与第二晶向硅片<110>形成所述SOI 片后的剖面示意图；图3为本发明图2的SOI片减薄、化学机械抛光后的剖面示意图；图4为本发明图3的SOI片光刻/曝光/显影后的剖面示意图；图5为本发明图4的SOI片干法腐蚀硅后的剖面示意图；图6为本发明图5的SOI片湿法腐蚀氧化层后的剖面示意图；图7为本发明图6的SOI片生长外延层后的剖面示意图；图8为本发明图7的SOI片形成所述混合晶向硅衬底后的剖面示意图。
具体实施例方式本发明的具体实施方式
不仅限于下面的描述。结合附图对本发明加以进一步说明。以第一晶向半导体材料硅片晶向为<100>晶向，第二晶向半导体材料硅片晶向为 <110>晶向为例。1.在第一晶向硅片2上生长第一氧化层1 将第一晶向硅片2 用 1# 液(NH4OH H2O2 H2O = 1 2 7)和 2# 液 (HCl H2O2 H2O=I 2 7)，各清洗lOmin，以下简称RCA清洗；在第一晶向硅片2上进行常规氧化，氧化层厚度为100-500nm，形成带氧化层1的第一晶向半导体材料硅片2，如图1所示；2.将带有所述第一氧化层1的第一晶向硅片2与第二晶向硅片3键合，形成SOI 片1)将第一晶向硅片2和第二晶向硅片3各进行RCA清洗，时间IOmin ；2)将第一晶向硅片2与未经氧化的第二晶向硅片3，在如KARLSUSS公司的CL200 键合机中，按常规工艺，进行常温硅/硅键合，形成SOI片，得到如图2所示的结构；3.对所述SOI片进行常规工艺的减薄、化学机械抛光，至直第二晶向硅片3厚度满足器件制造所需，形成所述混合晶向硅衬底 1)采用减薄设备如EVG公司的VG200MKH减薄机，对第二晶向硅片3按常规减薄工艺，进行减薄；采用化学机械抛光设备如美国的AVANTI472化学机械抛光机，按常规工艺进行化学机械抛光，得到第二晶向硅片3厚度为3 5μ m的混合晶向的SOI片，如图3所示。2)对所述SOI片涂覆光致掩蔽层7，进行常规光刻、曝光、显影，曝露出部分第二晶向硅片，即制作出所需的图形区域4，形成如图4所示的结构；3)湿法腐蚀去掉表面的自然氧化层后，在所需的图形区域4，采用干法腐蚀，腐蚀第二晶向的硅层3，腐蚀至SOI片的中间第一氧化层1为止，如图5所示；4)湿法腐蚀，在所需的图形区域4，去掉第一氧化层1和光致掩蔽层7，如图6所示；5)采用常规外延工艺，生长外延层5，其厚度大于等于第二晶向硅片3的厚度和第一氧化层1的厚度之和，如图7所示；6)对图7所述硅片采用减薄、化学机械抛光工艺后，减薄后，第二晶向硅片3和第二晶向硅片上的外延层6的厚度之和大于5 μ m,最终，形成所述混合晶向硅衬底，如图8所示。本发明方法中所用单项工艺，除已经作了详细描述的外，其他的，如清洗、氧化、光刻、腐蚀、常规外延、减薄、化学机械抛光等的单项工艺、设备及化工材料、试剂均为本领域通用技术，不再详述。
权利要求
1.一种混合晶向硅衬底的制造方法，其特征在于包括以下步骤(1)在第一晶向硅片上生长第一氧化层；(2)将带有所述第一氧化层的第一晶向硅片与第二晶向硅片键合，形成SOI片。(3)对所述SOI片进行常规工艺的减薄、化学机械抛光，至直第二晶向硅片的厚度满足器件制造所需，形成所述混合晶向硅衬底。
2.根据权利要求1所述的一种硅混合晶向衬底制造方法，其特征在于所述在第一晶向硅片上生长第一氧化层的步骤包括常规清洗；常规氧化，氧化层厚度为100-500nm。
3.根据权利要求1所述的一种硅混合晶向衬底制造方法，其特征在于将带有所述氧化层的第一晶向硅片与第二晶向硅片键合，形成SOI片的步骤包括常规清洗；常规的硅-硅键合。
4.根据权利要求1所述的一种硅混合晶向衬底制造方法，其特征在于对所述SOI片进行常规工艺的减薄、化学机械抛光，至直第二晶向硅片的厚度满足器件制造所需，形成所述混合晶向硅衬底的步骤包括1)采用常规减薄、化学机械抛光工艺，对第二晶向硅片进行减薄、化学机械抛光，得到第二晶向硅片厚度为3 5μπι的混合晶向的SOI片；2)对所述SOI片涂覆光致掩蔽层，进行常规光刻、曝光、显影，制作出所需的图形区域；3)湿法腐蚀去掉表面的自然氧化层后，在所需的图形区域，采用干法腐蚀，腐蚀第二晶向的硅层，腐蚀至SOI片的中间第一氧化层为止；4)湿法腐蚀，所需的图形区域，去掉第一氧化层和光致掩蔽层；5)采用常规外延工艺，生长外延层，其厚度大于等于第二晶向硅片的厚度和第一氧化层的厚度之和；6)对外延层进行进行常规减薄、化学机械抛光后，第二晶向硅片和第二晶向硅片上的外延层的厚度之和大于5 μ m，最终，形成所述混合晶向硅衬底。
全文摘要
本发明涉及一种混合晶向硅衬底的制造方法。采用常规的硅硅晶片键合、光刻、腐蚀、常规外延、化学机械抛光和减薄工艺，就能制成混合晶向的硅衬底。只需使用一块掩膜版，无需淀积SiO2做为掩蔽层，不需做SPACER氧化和槽隔离。具有工艺简单、外延层生长速度稳定可控，材料表面平整、缺陷少等优点，具有高的压阻系数特性，对压力敏感。它适用于15～40V的高压模拟集成电路和MEMS器件的制造领域。
文档编号H01L21/762GK102226989SQ201110161889
公开日2011年10月26日 申请日期2011年6月16日 优先权日2011年6月16日
发明者崔伟, 张正璠, 张静, 徐世六, 徐学良, 杨永晖, 梁涛, 王斌, 谭开州, 陈俊, 陈光炳 申请人:中国电子科技集团公司第二十四研究所