具有非导电层的半导体封装及其制造方法

文档序号:7003983阅读:210来源:国知局
专利名称:具有非导电层的半导体封装及其制造方法
技术领域
本发明是有 关于一种半导体封装及其制造方法,且特别是有关于一种其电性接点完全被包覆的半导体封装及其制造方法。
背景技术
传统的半导体结构包括基材、数个电性接点及保护层。保护层包覆局部的电性接点,使电性接点露出的部分可电性接触于一外部电路。为增加电性接触的面积,电性接点露出的部分通常包括端面及大部分的侧面,也就是说电性接点几乎整个露出在大气。然而,电性接点露出的部分直接受到大气环境的侵害。例如,在半导体结构制造完成后,通常会放置在库存一段长期间,使半导体结构中露出的电性接点极易氧化。此外,传统电性接点的材质金(Au)。虽然金的抗氧化能力佳,但由于金的价格过于昂贵,导致半导体结构的价格无法降低。

发明内容
本发明有关于一种半导体封装及其制造方法,半导体封装的电性接点完全被包覆而不外露,在此情况下,电性接点可采用低或甚至不具抗氧化效果的材料制成,可降低半导体封装的制作成本。根据本发明的一实施例,提出一种半导体封装的制造方法。制造方法包括以下步骤。提供一基板,基板包括数个芯片;形成数个导电柱邻近该些芯片的主动表面;形成一非导电层完全包覆该些导电柱;以及,单一化基板。根据本发明的另一实施例,提出一种半导体封装。半导体封装包括一芯片、数个导电柱及一非导电层。芯片具有一主动表面。导电柱邻近芯片的主动表面设置。非导电层覆盖主动表面且完全包覆导电柱。根据本发明的又一实施例,提出一种半导体封装。半导体封装包括一芯片、数个导电柱、一非导电层及一包覆层。芯片具有一主动表面。导电柱邻近芯片的主动表面设置,各导电柱具有一端面及一侧面。非导电层覆盖主动表面且包覆各导电柱的侧面,露出各导电柱的端面。包覆层覆盖各导电柱的端面。为了对本发明的上述及其它方面有更佳的了解,下文特举较佳实施例,并配合所附图式,作详细说明如下


图IA绘示依照本发明一实施例的半导体封装的剖视图。图IB绘示图IA中局部1B’的放大示意图。图2A至2E绘示依照本发明一实施例的半导体封装的制造流程图。图3A至3C绘示图IA的半导体封装安装至外部组件的过程示意图。图4绘示依照本发明另一实施例的半导体封装的剖视图。
图5A至5C绘示图4的半导体封装的制造流程图。图6绘示依照本发明又一实施例的半导体封装的剖视图。图7A至7C绘示图6的半导体封装的制造流程图。图8绘示依照本发明又一实施例的半导体封装的剖视图。 图9A至9C绘示图8的半导体封装的制造流程图。主要组件符号说明100、200、300、400 半导体封装110:芯片IlOu:主动表面111 基板Illb:背面112:导电柱112u:端面110s、112s、115s、120s 侧面113:保护层113a、114a:开孔114:聚酰亚胺层115:底部凸块金属116:接垫120:非导电层120u、350u 上表面130:异方性导电胶I3I 导电粒子140 玻璃基板141 接点250、350:导电层P:压力H 热量
具体实施例方式参照图1A,其绘示依照本发明一实施例的半导体封装的剖视图。一半导体封装100包含一芯片(die) 110、多个导电柱(conductive pillars) 112及一非导电层 (nonconductive layer)120。芯片110具有主动表面110u。导电柱112邻近芯片110的主动表面IlOu设置,其材质包括铜(Cu)或铝(Al)。导电柱112可作为输/出入(I/O)接点。非导电层120邻近芯片110的主动表面1 IOu设置,并且完全包覆导电柱112且覆盖主动表面llOu。本实施例中,非导电层120直接接触并完全包覆导电柱112的侧面112s 及端面112u。非导电层120的侧面120s与芯片110的侧面IlOs实质上对齐,例如是共面。 非导电层120的材质可例如是具有B阶段(B-stage)特性的热固性树脂。
具有B阶段特性的非导电层120可被加热软化,在液体中亦可溶胀,但不能完全溶解和熔融。此外,其外观呈现半固态(例如呈果冻般胶态),具有一定程度的稳定性不会轻易沾黏到其它物体,但尚未达到完全固化的相态(亦即是C阶段)。当采用表面黏着技术 (surface mount technology, SMT)安装半导体封装100至外部组件时,非导电层120可被挤开露出导电柱112表面,使导电柱与外部组件电连接(将详述于后)。非导电层120的颜色具有透光性,从上方可以光学检测到被非导电层120所覆盖的组件,例如导电柱112。此有助于进行单一化工艺时芯片110的定位。由于非导电层120完全覆盖导电柱112,可防止导电柱的腐蚀及氧化,并且也可防止半导体封装100在操作的过程中,相邻二导电柱112之间发生电子迁移。请参照图1B,其 绘示图IA中局部1B’的放大示意图。芯片110更包括至少一接垫 116、保护层(passvation layer) 113。接垫116形成于芯片110的主动表面IlOu上。保护层113覆盖接垫116并具有至少一开孔113a,接垫116从对应的开孔113a露出。一聚酰亚胺层(PI层)114可选择性地形成于主动表面IlOu上。聚酰亚胺层114覆盖保护层113并具有至少一开孔114a,接垫116从对应的开孔113a及114a露出。一底部凸块金属(Under Bump Metallurgy,UBM) 115形成于对应的开孔113a及114a并透过开孔113a及114a电性接触接垫116。底部凸块金属115的材质可选自于钛、铜、钨及其组合构成的群组。例如,一实施例中,底部凸块金属115包括铜层及钛层;或者,底部凸块金属115可包括钨化钛层及铜层。导电柱112形成于底部凸块金属115上。导电柱112的侧面112s与底部凸块金属 115的侧面115s实质上对齐,例如是共面。请参照图2A至2E,其绘示依照本发明一实施例的半导体封装的制造流程图。如图2A所示,提供基板111,基板111例如是硅晶圆(wafer),其至少一多个芯片 110。形成多个导电柱112,其中导电柱112邻近芯片110的主动表面IlOu设置。形成导电柱112的方法可例如是电镀、溅镀或其它金属图案化方法。如图2B所示,可以例如是磨削方法,从基板111的背面Illb (背面Illb绘示于图 2A)薄化基板111。在薄化之前,可贴附研磨胶带(未绘示)于薄化面的相对侧,例如是贴附于主动表面IlOu上。如此一来,基板111可透过研磨胶带稳固地黏附在一磨削载台上, 使基板111在磨削过程中不致随意晃动。此外,在基板111的厚度适当的情况的下,亦可省略本薄化步骤。如图2C所示,可采用例如是机械磨削或化学研磨方式,平坦化该些导电柱112,使各导电柱112的端面112u实质上对齐,例如是共面。在例如使用异方向性导电胶来安装半导体封装100至外部组件的情况,由于异方向性导电胶是采用尺寸大致相同的导电粒子来电连接半导体封装100的导电柱112至外部组件,故任二个导电柱的高度差异的容许公差 (tolerance)小的,较佳是使单一芯片110中的任二导电柱112的高度差小于2 μ m,单一导电柱的端面112u的平坦度小于2μπι。此外,若在形成导电柱工艺时可控制好平坦度,亦可省略此平坦化步骤。如图2D所示,形成非导电层120完全包覆些导电柱112。非导电层120可使用例如是非导电胶(Non-Conductive Paste,NCP)或非导电膜(Non-Conductive Film,NCF)来形成。当使用非导电胶时,可采用例如是旋涂(spinning)、喷涂(spraying)或滚轮涂布 (roller coating)方式涂布在基板111的表面,再添加熟化制成使非导电胶转换至B阶段形成非导电层120。当使用非导电膜时,可采用例如是层压(lamination)方式将已经是B 阶段非导电膜设置在基板111的表面形成非导电层120。如图2E所示,单一化(singulating)基板111 (基板111绘示于图2D)。例如,可采用例如是激光或刀具,切割基板111及非导电层120,以形成至少一半导体封装100。半导体封装100例如是驱动芯片。由于导电柱112受到非导电层120的包覆,可以避免腐蚀及氧化。综合上述,在半导体封装100结合至外部组件之前,半导体封装100的导电柱112 可受到非导电层120的完整保护。此外,在半导体封装100需要结合至外部基板时,透过转变非导电层120的性质,可使半导体封装100轻易地结合至外部组件。以下进一步说明半导体封装100结合至外部组件的过程。请参照图3A至3C,其绘示图IA的半导体封装安装至外部组件的过程示意图。以半导体封装100结合至显示面板的玻璃基板为例说明。如图3A所示,在例如是平板显示 装置的COG(Chip-On-Glass)工艺中,提供玻璃基板140,其中玻璃基板140包含至少一接点141设置于其表面,接点141的材质例如是铟锡氧化物(Indium Tin Oxide, IT0)或铟锌氧化物(Indium Zinc Oxide,IZO)。设置异方性导电胶130至玻璃基板140表面并覆盖接点141,异方性导电胶130包含多个导电粒子131 ; 然后,以吸力(未绘示)吸附半导体封装100,例如是吸附半导体封装100的背面,并以非导电层120面向异方性导电胶130。如图3B所示,施加热量H及压力P于半导体封装100的背面上,使异方性导电胶 130挤压非导电层120。由于非导电层120呈B阶段特性可被加热软化,在受热后暂时转变至A阶段,亦即呈现热固性树脂反应的早期阶段,该材料仍可以熔融和溶解于溶剂或流体中,其外观呈现液态。转变至A阶段的非导电层120具有佳的可塑性,在压力P的作用下, 其可流动地重新分布而使导电粒子131可轻易地挤开呈A阶段的非导电层120然后接触于导电柱112。如图3C所示,当导电粒子131挤开呈A阶段的非导电层120后,导电粒子131可实质且电性接触(physically and electrically contact)于导电柱112,以电性连接导电柱112及接点141。之后持续加热让非导电层120完全熟化至C阶段,亦即是热固性树脂反应的最终阶段,该材料不能熔融和溶解,其外观呈现固态。在导电柱112的端面112u实质上共面的情况下,导电柱112与接点141的间距实质上相等,让位在其间的导电粒子131受到实质相同的压缩量,可确保每个电连接处都维持一定的质量,此使得工艺可稳定地被控制且半导体封装100与玻璃基板140的电性质量佳的。虽然上述以半导体封装100应用于显示面板领域为例说明,然本发明实施例的半导体封装100的应用不限于显示面板,其可应用于任何有需要使用到半导体封装100的领域。请参照图4,其绘示依照本发明另一实施例的半导体封装的剖视图。半导体封装 200包括芯片110、多个导电柱112、非导电层120及包覆层。非导电层120覆盖主动表面 IlOu且包覆各导电柱112的侧面112s,并露出各导电柱112的端面112u。包覆层例如是抗氧化导电层250,其覆盖导电柱112的端面112u。由于导电柱112受到非导电层120及导电层250的包覆,故可避免被腐蚀及氧化。请参照图5A至5C,其绘示图4的半导体封装的制造流程图。如图5A所示,在形成导电柱112 (如图2A所示)及形成非导电层120覆盖导电柱 112后(如图2D所示),可采用例如是机械磨削或化学研磨方式,平坦化非导电层120及该些导电柱112,使非导电层120的上表面120u及各导电柱112的端面112u实质上对齐,例如是共面。本实施例中,图2C的平坦化步骤可延后至非导电层120覆盖导电柱112后执行; 或者,于导电柱112形成后可执行平坦化步骤,且于非导电层120覆盖导电柱112后,可再执行平坦化步骤。此外,在一实施例中,在平坦化非导电层120 的过程中亦可不磨削到导电柱112。 例如,在平坦化非导电层120的过程,只要导电柱112的端面112u从非导电层120露出即可停止平坦化动作,如此一来可不磨削到导电柱112或磨削到甚少量的导电柱112。如图5B所示,形成导电层250覆盖各导电柱112的端面112u。较佳但非限定地, 导电层250抗氧化层。导电层250例如是表面处理层(surface finishing),其材质可选自于金(Au)、钯(Pd)、锡(Sn)、银(Ag)及其组合所构成的群组。另一实施例中,导电层250 也可为有机保焊层(Organic Solderability Preservative, 0SP)或等离子体处理层。导电层250的形成过程中,可利用化学气相沉积、无电镀法(electroless plating)、电解电镀(electrolytic plating)、印刷、旋涂、喷涂、溅镀(sputtering)或真空沉积法(vacuum deposition)形成。另一实施例中,可选择性地搭配图案化方法形成导电层250,其中图案化方法例如是微影工艺(photolithography)、化学蚀刻(chemical etching)、激光钻孑 L (laser drilling)或机械钻孑 L (mechanical drilling)。如图5C所示,单一化基板111 (基板111绘示于图5B)。例如,可采用例如是激光或刀具,切割基板111及非导电层120,以形成至少一半导体封装200。半导体封装200例如是驱动芯片。由于导电柱112受到非导电层120及导电层250的包覆,故可避免被腐蚀及氧化。请参照图6,其绘示依照本发明又一实施例的半导体封装的剖视图。半导体封装 300包括芯片110、多个导电柱112、非导电层120及包覆层。包覆层例如是抗氧化导电层 350。本实施例中,导电层350完全包覆导电柱112,其中非导电层120完全包覆导电层350。 由于导电柱112受到导电层250的包覆,故可避免被腐蚀及氧化。请参照图7A至7C,其绘示图6的半导体封装的制造流程图。如图7A所示,形成导电层350完全包覆各导电柱112。图7A的导电层350的材质及形成方法相似于导电层250,容此不再赘述。导电层350覆盖导电柱112的侧面112s,如此可防止半导体封装300 (绘示于图 7C)在操作的过程中,相邻二导电柱112之间发生电子迁移。如图7B所示,形成非导电层120完全包覆该些导电柱112及导电层350。如图7C所示,单一化基板111 (基板111绘示于图7B)。例如,可采用例如是激光或刀具,切割基板111及非导电层120,以形成至少一半导体封装300。—实施例中,于图7A的导电层350形成之前,可平坦化导电柱112,使各导电柱 112形成一平坦化上表面。平坦化后,导电层350形成一平坦化上表面350u,各导电层350的平坦化的上表面350u实值上对齐,例如是共面;然后,形成非导电层120完全包覆平坦化的导电层350 ;然后,切割基板111及非导电层120,以形成至少一半导体封装。请参照图8,其绘示依照本发明又一实施例的半导体封装的剖视图。半导体封装 400包括芯片110、多个导电柱112、非导电层120及包覆层。包覆层例如是抗氧化导电层 350。导电层350覆盖各导电柱112的侧面112s,非导电层120直接接触并完全包覆导电柱 112的端面112u。由于导电柱112受到非导电层120及导电层350的包覆,故可避免被腐蚀及氧化。请参照图9A至9C,其绘示图8的半导体封装的制造流程图。如图9A所示,于图9A的导电层350形成后,可平坦化导电层350及导电柱112,使导电层350的上表面350u及导电柱112的端面112u实质上对齐,例如是共面。

另一实施例中,图9A的导电层350也可以使用绝缘层取代,该绝缘层例如是对二甲苯(parylene)。对二甲苯层可使用例如是化学蒸镀(CVD)方式形成。进一步地说,本实施例(图9A)中覆盖导电柱112的包覆层可以是导电层或绝缘层,其可覆盖导电柱112的侧面112s或端面112u。如图9B所示,形成非导电层120完全包覆平坦化的导电层350及导电柱112。如图9C所示,单一化基板111 (基板111绘示于图9B)。例如,可采用例如是激光或刀具,切割基板111及非导电层120,以形成至少一半导体封装400。综合上述,导电柱112可被非导电层120与导电层(例如是导电层250或350)中至少一者包覆。例如,非导电层120可完全包覆导电柱112至少一部分;或者,非导电层120 可隔着导电层间接包覆导电柱112的至少一部分。或者,导电层可选择性地包覆导电柱112 的至少一部分。综上所述,虽然本发明已以实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视权利要求书所界定者为准。
权利要求
1.一种半导体封装的制造方法,包括 提供一基板,该基板包括数个芯片;形成数个导电柱邻近各该芯片的一主动表面; 形成一非导电层完全包覆该些导电柱;以及单一化该基板。
2.如权利要求1所述的制造方法,其中该非导电层为热固性树脂。
3.如权利要求2所述的制造方法,其中该热固性树脂处于B阶段。
4.如权利要求1所述的制造方法,其中于形成该非导电层的该步骤之前,该制造方法更包括平坦化该些导电柱。
5.如权利要求1所述的制造方法,更包括平坦化该非导电层,以露出各该导电柱的一端面;以及形成一导电层覆盖各该导电柱的该端面。
6.如权利要求5所述的制造方法,其中该导电层的材质选自于材质可选自于金、钯、 锡、银及其组合所构成的群组。
7.如权利要求1所述的制造方法,更包括 形成一导电层完全包覆各该导电柱;于形成该非导电层的该步骤中,该非导电层完全包覆该些导电柱及该导电层。
8.如权利要求1所述的制造方法,更包括 形成一对二甲苯层完全包覆各该导电柱。
9.如权利要求1所述的制造方法,其中该芯片更具有一背面,该背面相对该主动表面, 该制造方法更包括从该基板的该背面,薄化该基板。
10.一种半导体封装,包括 一芯片,具有一主动表面;数个导电柱,邻近该芯片的该主动表面设置;以及一非导电层,完全包覆该些导电柱。
11.如权利要求10所述的半导体封装,其中各该导电柱具有一侧面及一端面,该非导电层直接接触并完全包覆各该导电柱的该侧面及该端面。
12.如权利要求10所述的半导体封装,其中该非导电层为热固性树脂。
13.如权利要求11所述的半导体封装,其中该热固性树脂处于B阶段。
14.如权利要求10所述的半导体封装,更包括一导电层,完全包覆该些导电柱,其中该非导电层完全包覆该导电层。
15.如权利要求10所述的半导体封装,其中各该导电柱具有一侧面及一端面,更包括 一导电层,覆盖各该导电柱的该侧面,该非导电层直接接触并完全包覆各该导电柱的该端面。
16.如权利要求10所述的半导体封装,其中该非导电层的侧面与该芯片侧面实质上对齐。
17.如权利要求10所述的半导体封装,其中各该导电柱具有一侧面及一端面,更包括一包覆层,覆盖各该导电柱的该侧面,该非导电层直接接触并完全包覆各该导电柱的该端面,其中该包覆层的材质包括对二甲苯。
18.一种半导体封装,包括 一芯片,具有一主动表面;数个导电柱,邻近该芯片的该主动表面设置,各该导电柱具有一端面及一侧面; 一非导电层,包覆各该导电柱的该侧面,且露出各该导电柱的该端面;以及一包覆层,覆盖各该导电柱的该端面。
19.如权利要求18所述的半导体封装,其中该包覆层抗氧化导电层。
20.如权利要求18所述的半导体封装,其中该包覆层抗氧化导电层,该包覆层更覆盖各该导电柱的该侧面。
全文摘要
一种具有非导电层的半导体封装及其制造方法。制造方法包括以下步骤。首先,提供基板,基板包括多个芯片。然后,形成多个导电柱邻近芯片的主动表面。然后,形成非导电层完全包覆导电柱。然后,单一化基板。
文档编号H01L21/56GK102226987SQ20111017090
公开日2011年10月26日 申请日期2011年6月14日 优先权日2011年6月14日
发明者唐和明, 张效铨, 蔡宗岳, 赖逸少 申请人:日月光半导体制造股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1